KR100406725B1 - 극미세 다중 패턴의 형성 방법 - Google Patents
극미세 다중 패턴의 형성 방법 Download PDFInfo
- Publication number
- KR100406725B1 KR100406725B1 KR10-2001-0059254A KR20010059254A KR100406725B1 KR 100406725 B1 KR100406725 B1 KR 100406725B1 KR 20010059254 A KR20010059254 A KR 20010059254A KR 100406725 B1 KR100406725 B1 KR 100406725B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- buffer layer
- sidewalls
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000000872 buffer Substances 0.000 claims abstract description 78
- 238000005530 etching Methods 0.000 claims abstract description 18
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000206 photolithography Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000008021 deposition Effects 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
Claims (5)
- 기판의 상부에 최종 패턴층, 제 2 버퍼층, 제 2 패턴층, 제 1 버퍼층, 제 1 패턴층을 순차적으로 형성하는 제 1 단계와;상기 제 1 패턴층에 사진 식각 공정을 수행하여 제 1 패턴을 형성하는 제 2 단계와;상기 제 1 패턴과 제 1 버퍼층의 상부에 제 1 측벽층을 증착하고, 측벽 패터닝 기법으로 상기 제 1 패턴의 측부에 제 1 측벽들을 형성하는 제 3 단계와;상기 제 1 측벽들만 상기 제 1 버퍼층의 상부에 남겨놓기 위하여 상기 제 1 패턴을 제거하는 제 4 단계와;상기 제 1 측벽들을 하드 마스크로 하여 상기 제 1 버퍼층과 상기 제 2 패턴층을 식각하는 제 5 단계와;상기 제 1 측벽들을 제거하여 남아 있는 제 1 버퍼층과 제 2 패턴층의 미세 패턴으로 이루어진 제 2 패턴을 제 2 버퍼층의 상부에 형성하는 제 6 단계와;상기 제 2 패턴과 제 2 버퍼층의 상부에 제 2 측벽층을 증착하고, 측벽 패터닝 기법에 의해 상기 제 2 패턴의 측부에 제 2 측벽들을 형성하는 제 7 단계와;상기 제 2 측벽들만 상기 제 2 버퍼층의 상부에 남겨 놓기 위하여 상기 제 2 패턴을 제거하는 제 8 단계와;상기 제 2 측벽들을 하드 마스크로 하여 상기 제 2 버퍼층과 최종 패턴층을 식각하는 제 9 단계와;상기 제 2 측벽들을 제거하는 제 10 단계와;상기 제 2 버퍼층을 제거하여 기판의 상부에 최종 패턴층으로 이루어진 간격이 미세한 패턴을 형성하는 제 11 단계로 이루어진 것을 특징으로 하는 극미세 다중 패턴의 형성방법.
- 제 1 항에 있어서,제 1 단계에서 상기 최종 패턴층과 제 2 버퍼층 사이에 n개의 버퍼층 및 패턴층을 교대로 더 적층하고;상기 제 6 단계까지의 공정을 진행하여 제 2 패턴을 형성한 후에,상기 버퍼층과 패턴층의 미세패턴으로 이루어진 제 2 패턴에 측벽을 형성하고, 상기 제 2 패턴을 제거한 다음, 상기 측벽으로 버퍼층과 패턴층으로 이루어진 미세 패턴을 형성하는 상기 제 7 단계에서 제 10 단계까지 공정들을 n+1회 반복하는 것을 특징으로 하는 극미세 다중 패턴의 형성방법.
- 제 1 항에 있어서, 상기 제 7 단계의 상기 제 2 패턴의 상부에 제 2 측벽층을 증착하여, 측벽 패터닝 기법에 의해 상기 제 2 패턴의 측부에 형성되는 제 2차 측벽들의 높이(t2)가 상기 제 1 패턴의 높이(t1)보다 작은 것을 특징으로 하는 극미세 다중 패턴의 형성방법.
- 제 1 항 내지 제 3 항의 어느 한 항에 있어서, 상기 제 8 단계의 제 2 패턴을 제거하는 것은, 리프트 오프(lift-off)공정으로 상기 제 1 버퍼층과 제 2 패턴층을 제거하는 것, 즉, 상기 제 2 패턴 중 제 2 패턴층을 습식 식각하여 제 1 버퍼층을 제거하는 것을 특징으로 하는 극미세 다중 패턴의 형성방법.
- 제 1 항 내지 제 3 항의 어느 한 항에 있어서, 상기 제 5 단계에서 상기 제 1 측벽들을 하드 마스크로 하여 상기 제 1 버퍼층과 상기 제 2 패턴층을 식각하는데 있어서,상기 제 1 측벽들을 하드 마스크로 하여 제 1 버퍼층을 이방성 식각하고;상기 제 1 측벽들과 패턴된 제 1 버퍼층을 하드 마스크로 하여 제 2 패턴층을 이방성 식각하는 것으로 이루어 진 것을 특징으로 하는 극미세 다중 패턴의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0059254A KR100406725B1 (ko) | 2001-09-25 | 2001-09-25 | 극미세 다중 패턴의 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0059254A KR100406725B1 (ko) | 2001-09-25 | 2001-09-25 | 극미세 다중 패턴의 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030026435A KR20030026435A (ko) | 2003-04-03 |
| KR100406725B1 true KR100406725B1 (ko) | 2003-11-21 |
Family
ID=29562129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0059254A Expired - Lifetime KR100406725B1 (ko) | 2001-09-25 | 2001-09-25 | 극미세 다중 패턴의 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406725B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100555518B1 (ko) | 2003-09-16 | 2006-03-03 | 삼성전자주식회사 | 이중 게이트 전계 효과 트랜지스터 및 그 제조방법 |
| KR100623147B1 (ko) * | 2004-03-04 | 2006-09-18 | (주)씨앤피하이텍 | 렌티큘러 방식이 적용된 이동통신 단말기의 윈도우 커버및 그 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307333A (ja) * | 1994-05-10 | 1995-11-21 | Sony Corp | パターン形成方法 |
| KR950034415A (ko) * | 1994-05-20 | 1995-12-28 | 김주용 | 반도체 소자의 미세패턴 제조방법 |
| KR960015751A (ko) * | 1994-10-31 | 1996-05-22 | 김주용 | 반도체소자의 미세패턴 형성방법 |
| KR19990027887A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 스페이서를 이용한 반도체장치의 미세 패턴 형성방법 |
-
2001
- 2001-09-25 KR KR10-2001-0059254A patent/KR100406725B1/ko not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307333A (ja) * | 1994-05-10 | 1995-11-21 | Sony Corp | パターン形成方法 |
| KR950034415A (ko) * | 1994-05-20 | 1995-12-28 | 김주용 | 반도체 소자의 미세패턴 제조방법 |
| KR960015751A (ko) * | 1994-10-31 | 1996-05-22 | 김주용 | 반도체소자의 미세패턴 형성방법 |
| KR19990027887A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 스페이서를 이용한 반도체장치의 미세 패턴 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030026435A (ko) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220254644A1 (en) | Pitch Reduction Technology Using Alternating Spacer Depositions During the Formation of a Semiconductor Device and Systems Including Same | |
| US7911034B2 (en) | Techniques for precision pattern transfer of carbon nanotubes from photo mask to wafers | |
| US7736954B2 (en) | Methods for nanoscale feature imprint molding | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| US9224617B2 (en) | Forming cross-coupled line segments | |
| US9214356B2 (en) | Mechanisms for forming patterns | |
| CN102446703A (zh) | 双重图形化方法 | |
| JP2505359B2 (ja) | 半導体装置のコンタクトホ―ル形成方法 | |
| CN102446704A (zh) | 双重图形化方法 | |
| CN111986983B (zh) | 半导体结构及其形成方法 | |
| CN100524618C (zh) | 制造精细结构的无抗蚀剂光刻方法 | |
| KR100406725B1 (ko) | 극미세 다중 패턴의 형성 방법 | |
| CN111524793A (zh) | 一种半导体结构及形成方法 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| US7939451B2 (en) | Method for fabricating a pattern | |
| CN111584431B (zh) | 一种自对准四重图形形成方法 | |
| KR100396137B1 (ko) | 극미세 다중 패턴의 형성방법 | |
| KR100650859B1 (ko) | 반도체 소자의 미세패턴 형성방법 | |
| CN118156223B (zh) | 半导体结构的制备方法 | |
| CN110021525A (zh) | 制造半导体器件的方法 | |
| US20040266155A1 (en) | Formation of small gates beyond lithographic limits | |
| KR100367744B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR100263671B1 (ko) | 반도체 장치의 나노급 미세 패턴 형성방법 | |
| US20040132273A1 (en) | Formation method of gate electrode in semiconductor | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20010925 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030813 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20031110 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20031111 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20061109 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071019 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081031 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091110 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101102 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111130 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20121106 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20121106 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131030 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20131030 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141104 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20141104 Start annual number: 12 End annual number: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20151028 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160219 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20171023 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20181101 Start annual number: 16 End annual number: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20191101 Start annual number: 17 End annual number: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20201118 Start annual number: 18 End annual number: 18 |
|
| PC1801 | Expiration of term |