[go: up one dir, main page]

KR100405146B1 - 구조화된 금속 산화물 함유 층의 제조 방법 - Google Patents

구조화된 금속 산화물 함유 층의 제조 방법 Download PDF

Info

Publication number
KR100405146B1
KR100405146B1 KR10-2000-0083627A KR20000083627A KR100405146B1 KR 100405146 B1 KR100405146 B1 KR 100405146B1 KR 20000083627 A KR20000083627 A KR 20000083627A KR 100405146 B1 KR100405146 B1 KR 100405146B1
Authority
KR
South Korea
Prior art keywords
layer
metal oxide
oxide containing
containing layer
curing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2000-0083627A
Other languages
English (en)
Other versions
KR20010062806A (ko
Inventor
발터 하르트너
귄터 쉰들러
폴커 바인리히
마티아스 알스테트
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010062806A publication Critical patent/KR20010062806A/ko
Application granted granted Critical
Publication of KR100405146B1 publication Critical patent/KR100405146B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

금속 산화물 함유 층(32)의 구조화시 발생하는 에지 섹션(32A)의 손상은 큐어링 층(34)의 디포지션 및 후속하는 열처리 단계에 의해 보상될 수 있다. 상기 열처리 단계에 의해 큐어링 층(34)의 물질이 손상된 에지 섹션(32)으로 흐른다. 금속 산화물 함유 층(32)은 DRAM 메모리 셀의 메모리 커패시터(3)의 유전체를 형성할 수 있다.

Description

구조화된 금속 산화물 함유 층의 제조 방법 {PROCESS FOR PRODUCING A STRUCTURED METAL OXIDE-CONTAINING LAYER}
본 발명은 청구항 제 1항에 따른 구조화된 금속 산화물 함유 층의 제조 방법에 관한 것이다. 특히, 본 발명은 DRAM 메모리 셀의 메모리 커패시터에 강유전 또는 상유전성 유전체로서 사용되는 구조화된 금속 산화물 함유 층의 제조에 관한 것이다.
마이크로 일렉트로닉 기술로 제조된 다이내믹 반도체 메모리 소자(DRAM)는 선택 또는 스위칭 트랜지스터 및 메모리 커패시터로 이루어진다. 상기 메모리 커패시터에서 2개의 커패시터 플레이트 사이에는 유전 물질이 삽입된다. 유전체로는 통상적으로 대개 최대 약 8의 유전 상수를 가진 산화물 또는 질화물 층이 사용된다. 메모리 커패시터의 축소를 위해 그리고 비휘발성 메모리의 제조를 위해, 현저히 높은 유전 상수를 가진 강유전 또는 상유전성 물질과 같은 "새로운" 커패시터 물질이 필요하다. 상기 물질 쌍은 W. Hoenlein의 간행물 "Neue Dielektrika fuer Gbit-Speicherchips", Phys. B1. 55(1999)에 공지되어 있다. 고 집적밀도를 가진 상기 방식의 비휘발성 반도체 메모리 소자에 사용하기 위한 강유전 커패시터의 제조를 위해, 예컨대 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN), Pb (Zr, Ti)O3(PZT), 또는 Bi4Ti3O12(BTO)와 같은 강유전 물질이 유전체로서 커패시터 플레이트 사이에 사용될 수 있다. 그러나, 예컨대 (BaSr) TiO3(BST)와 같은 상유전성 물질도 사용될 수 있다.
그러나, 이러한 새로운 강유전 또는 상유전성 유전체의 사용은 반도체 제조 기술에 있어 새로운 문제를 야기시킨다. 먼저, 이러한 새로운 물질은 종래의 전극 물질 폴리실리콘과 더 이상 조합될 수 없다. 따라서, 불활성 전극 물질, 예컨대 백금속, 즉 Pt, Pd, Ir, Rh, Ru 또는 Os, 또는 그 전도성 산화물(예컨대 RuO2)이 사용되어야 한다. 일반적으로 LaSrCoOx 또는 SrRuO3와 같은 전도성 산화물이 사용될 수 있다. 그 이유는 강유전 유전체의 디포짓 후 상기 유전체가 산소 함유 분위기에서 약 550 - 800℃의 온도로 여러 번 템퍼링("컨디셔닝") 되어야 하기 때문이다. 따라서, 강유전 유전체와 전극의 바람직하지 않은 화학적 반응을 피하기 위해, 전극은 대개 백금으로 제조되거나 또는 예컨대 다른 백금속 또는 전도성 산화물과 같은 다른 충분한 내열성의 불활성 물질로 제조된다.
메모리 커패시터의 제조시, 강유전 층이 에칭 단계에 의해 부분적으로 제거되는 구조화 단계가 필요하다. 이 경우, 강유전 층의 남아있는 에지 섹션이 특정 방식으로 손상되는 것으로 나타났다. 특히, 에지 섹션에서 SBT 층의 화학량론적 조성이 원래의 화학량론적 조성과 다르고 부족한 양의 비스무트를 함유하는 것으로 나타났다. 삼성에 의해, 에칭 단계 후 PZT 물질로 제조된 메모리 커패시터 둘레의 손상된 영역을 제거하는 습식 화학적 방법이 공지되어 있다. 그러나, 이것은 강유전 층 재료의 손실을 야기시키므로, 제조될 메모리 커패시터의 메모리 용량의 손실을 야기시킨다.
본 발명의 목적은 구조화 동안 발생하는 금속 산화물 함유 층의 손상이 재료의 손실 없이 보상될 수 있는, 구조화된 금속 산화물 함유 층의 제조 방법을 제공하는 것이다.
도 1은 2가지 상이한 메모리 개념에서 종래의 DRAM 메모리 셀의 횡단면도.
도 2a 내지 2c는 본 발명의 실시예에 따른 개별 단계 후 본 발명에 따라 제조된 메모리 커패시터의 횡단면도.
*도면의 주요 부분에 대한 부호의 설명*
1: 반도체 기판 2: 스위칭 트랜지스터
3: 메모리 커패시터 4: 절연층
31, 33: 전극 32: 금속 산화물 함유 층
32A: 에지 섹션 34: 큐어링(curing) 층
상기 목적은 청구항 제 1항의 특징에 의해 달성된다.
본 발명에 따른 구조화된, 금속 산화물 함유 층의 제조 방법은 하기 단계를포함한다:
- 기판을 준비하는 단계;
- 상기 기판 위에 금속 산화물 함유 층을 제공하는 단계;
- 상기 금속 산화물 함유 층의 구조화 단계;
- 상기 금속 산화물 함유 층에 포함되지만 구조화로 인해 에지 섹션에서 부족한 양의 화학량론적 조성을 가진 적어도 하나의 원소를 함유하며, 금속 산화물 함유 층을 적어도 에지 섹션에서 커버하는 큐어링 층을 제공하는 단계;
- 상기 원소가 큐어링 층으로부터 금속 산화물 함유 층의 에지 섹션의 손상된 영역 내로 확산되도록 열처리를 수행하는 단계.
본 발명에 따른 방법은 노출된 금속 산화물 함유 층에서 수행될 수 있다. 큐어링 층이 금속 산화물 함유 층을 바람직하게는 완전히 커버하므로, 어떤 경우에도 에지 섹션 상에 놓이지 않는다. 그러나, 구조화 전에 금속 산화물 함유 층에 부가의 층이 제공될 수도 있고 2개의 층이 공통으로 구조화될 수도 있다. 상기 큐어링 층은 후속해서 그것이 금속 산화물 함유 층의 적어도 측면 에지 영역을 커버하도록 상기 부가의 층 및 금속 산화물 함유 층 상에 제공된다. 이 경우, 금속 산화물 함유 층은 메모리 커패시터의 유전체를 형성하고, 부가의 층은 메모리 커패시터의 상부 전극을 형성할 수 있으며, 기판은 메모리 커패시터의 하부 전극으로 형성될 수 있다.
그리고 나서, 큐어링 층이 금속 산화물 함유 층 및 경우에 따라 부가의 층으로부터 제거될 수 있다. 물론, 상기 큐어링 층이 금속 산화물 함유 층 및 경우에따라 부가의 층 상에 남겨질 수 있으나, 경우에 따라 부가의 층의 접촉을 위해 큐어링 층을 관통하는 콘택홀이 에칭되어야 한다. 특히, 부가의 층이 메모리 커패시터의 상부 전극으로 사용되어야 하면, 큐어링 층을 관통하는 콘택 홀이 형성되어야 한다.
열처리 단계는 바람직하게는 500 - 800℃의 온도 범위에서 5 내지 30분 동안 O2또는 N2분위기에서 수행된다.
DRAM 메모리 셀용 메모리 커패시터를 제조하기 위해, 금속 산화물 함유 층이 강유전 또는 상유전성 물질로 형성되는 것이 바람직하다. 첫 번째 경우에는 금속 산화물 함유 층이 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN), Pb (Zr, Ti)O3(PZT) 또는 Bi4Ti3O12(BTO) 중 하나를 함유하는 것이 바람직하다. 두 번째 경우에는 금속 산화물 함유 층이 예컨대 (BaSr) TiO3(BST)를 함유한다.
금속 산화물 함유 층이 SBT로 형성되면, 큐어링 층이 예컨대 하기 물질 중 하나 또는 다수를 함유할 수 있다: SBT, BiOX/SBT, SBT + BiOX, BiTiOX, BiTiOX/SBT, SBT/BiTiOx또는 BiOx.
금속 산화물 함유 층 및/또는 큐어링 층은 유기 금속 디포지션(MOD), 유기 금속 기상 증착(MOCVD) 또는 스퍼터링 공정에 의해 디포짓될 수 있다.
메모리 커패시터를 제조하는 경우, 전극 물질로는 백금속 또는 백금속의 전도성 산화물이 사용될 수 있다.
본 발명에 따른 방법은 반도체 소자의, 특히 DRAM 메모리 셀의 제조 방법에 결합될 수 있다.
이하, 첨부한 도면을 참고로 본 발명의 실시예를 구체적으로 설명한다.
DRAM 메모리 셀의 구성에는 2가지의 상이한 구조 개념이 있다. 상기 2가지 개념에서 스위칭 트랜지스터가 하부 평면에서 반도체 기판 상에 직접 형성되고 메모리 커패시터가 상부 평면에 배치되는 것은 공통이다. 상기 스위칭 트랜지터와 메모리 커패시터는 둘다 그 사이에 놓인 절연층에 의해 서로 분리된다.
제 1 구조 개념에 따르면("스택 셀") 스위칭 트랜지스터 및 메모리 커패시터가 직접 층층이 배치되고, 메모리 커패시터의 하부 전극은 절연층을 관통하는 전도성 물질로 채워진 콘택홀("플러그")을 통해 MOS 트랜지스터의 드레인 영역에 전기 접속된다.
제 2 구조 개념에 따르면("오프셋 셀") 스위칭 트랜지스터 및 메모리 커패시터가 서로 변위되어 배치되고, 메모리 커패시터의 상부 전극은 2개의 콘택홀을 통해 MOS 트랜지스터의 드레인 영역에 전기 접속된다.
도 1에서는 종래의 DRAM 메모리 셀의 2개의 구조 개념이 편의상 단 하나의 소자에 통합되어 도시된다. 이하, 소자 구조를 "스택 셀"로 보다 구체적으로 설명한다.
도핑에 의해 드레인 영역(21) 및 소오스 영역(23)이 형성되고, 그들 사이에, 채널 위에 배치된 게이트(22)에 의해 제어될 수 있는 전도율을 가진 채널이 형성되는 방식으로, 반도체 기판(1) 상에 먼저 MOS 트랜지스터(2)가 형성된다.게이트(22)는 메모리 소자의 워드 라인(WL)으로 형성되거나 또는 이것에 접속될 수 있다. 소오스 영역(23)이 메모리 소자의 비트 라인(BL)에 접속된다. 그리고 나서, MOS 트랜지스터(2)가 평탄화 절연층(4), 예컨대 SiO2와 같은 산화물로 커버된다. 예컨대 다결정 실리콘과 같은 전도성 물질로 채워진 콘택홀(41)을 통해 MOS 트랜지스터(2)의 드레인 영역(21)에 전기 접속되는 하부 전극이 제공되어 구조 화되는 방식으로, 상기 절연층(4) 상에 메모리 커패시터(3)가 형성된다. 지금까지 형성된 구조가 본 발명의 의미에서 기판이다.
상기 기판, 즉 하부 전극(31) 상에 커패시터 유전체를 형성하는 강유전 또는 상유전성 물질의 금속 산화물 함유 층(32)이 디포짓된다. 상기 층(32)은 측방향으로 하부 전극(31)을 지나 연장되며, 상기 층(32)의 전체 표면 상에 상부 전극(33)이 디포짓되어 구조화된다. 이렇게 해서 얻어진 구조는 제 2 평탄화 절연층(5), 예컨대 SiO2와 같은 산화물층에 의해 커버된다. 부가의 콘택홀(51)이 상기 층 내에 형성되고, 상기 콘택홀(51)을 통해 메모리 커패시터(3)의 상부 전극(33)이 적합한 전도성 물질에 의해 외부 전기 단자(P)(공통 커패시터 플레이트)에 접속될 수 있다. 2개의 절연층(4) 및 (5)을 관통하는 콘택홀(45)이 형성되고 예컨대 다결정 실리콘과 같은 전도성 물질로 채워짐으로써, MOS 트랜지스터(2)의 소오스 영역(23)이 비트 라인(BL)에 접속된다.
"오프셋 셀" 구조는 유사한 방식으로 제조되며, 2개의 절연층(4) 및 (5)을 관통하는 콘택홀(46)이 형성됨으로써, MOS 트랜지스터의 드레인 영역(24)이 전도성횡방향 접속부(8), 및 절연층(5)을 관통하는 부가의 콘택홀(52)에 의해 메모리 커패시터의 상부 전극에 접속된다.
따라서, 2가지 메모리 변형예에서는 금속 산화물 함유 층(32)을 구조화시킬 필요가 있다. 구조화 동안 발생하는 손상을 보상하기 위해, 도 2a-c를 참고로 하기에 설명되는 방법이 실행된다.
백금으로 이루어진 하부 전극(31) 상에 금속 산화물 함유 층(32), 본 경우에는 SBT 층이 디포짓된다. 상기 디포짓은 선택적으로 MOD(metal organic deposition) 방법 또는 MOCVD(metal organic chemical vapour deposition) 방법에 의해 디포짓될 수 있다. 층(32)의 SBT 물질은 디포짓 후에 비정질 또는 다결정 상태로 주어진다. 그리고 나서, 백금으로 이루어진 상부 전극(33)이 SBT 층 상에 디포짓된 다음, 2개의 층(32) 및 (33)이 종래의 포토리소그래피 기술 및 에칭 기술에 의해 공통의 형상 및 크기로 구조화된다. 상기 단계의 최종 상태가 도 2a에 도시된다. 에칭 단계에 의해 SBT 층의 에지 섹션(32A)이 구조적 손상을 가질 수 있다. 특히, 에칭 과정 후에 상기 에지 섹션(32A)에서 비스무트 성분이 감소되는 것으로 나타났다. 이것은 대개 층(32)의 전기적 특성 저하 및 메모리 커패시터(3)의 메모리 용량 감소를 수반한다.
도 2b에 따른 후속 단계에서, 상기 구조 상에 비스무트 함유 큐어링 층(34)이 제공된다. 상기 큐어링 층(34)의 물질은 하기 물질 중 하나 또는 다수를 함유할 수 있다: SBT, BiOx/SBT, SBT + BiOX, BiTiOx, BiTiOx/SBT, SBT/BiTiOx. 상기 물질을 사용하는 경우, 상기 방법의 수행 후 큐어링 층(34)의 제거가 불가능하거나 또는 어렵다. 따라서, 상부 전극(34)의 나중 접촉을 위해 큐어링 층(34)을 관통하는 콘택홀이 에칭되어야 한다. 대안으로서, 예컨대 순수한 비스무트 산화물층이 구조물 상에 디포짓될 수 있다. 상기 물질은 고온에서 휘발성을 갖기 때문에 방법의 수행 후에 구조물로부터 비교적 간단히 제거될 수 있다. 따라서, 후속하는 상부 전극(33)의 접촉이 용이해진다.
비스무트 물질을 큐어링층(34)으로부터 층(32)의 손상된 에지 섹션(32A) 으로 이송함으로써 에지 섹션(32A)을 큐어링 할 목적으로, 후속해서 열처리가 수행된다. 상기 열처리는 동시에 비정질 또는 약한 다결정 층(32)을 단결정 또는 큰 입자의 다결정 층으로 변환시키기 위해 사용될 수 있다. 물론, 구조화 전에 제 1 열처리 단계가 수행됨으로써, 디포짓된 금속 산화물 함유 층(32)이 결정화될 수도 있다.
상기 열처리는 바람직하게는 500 내지 800℃의 온도 범위에서 5 내지 30분 동안 선택적으로 O2분위기 또는 N2분위기에서 이루어진다. 상기 열처리의 수행시 비스무트가 손상된 영역 내로 확산됨으로써 거기의 비스무트 부족을 보상한다. 따라서, 손상된 에지 섹션(32A)의 화학량론이 회복되고, 금속 산화물 함유 층(32)이 완전한 값으로 될 수 있다.
비스무트 산화물의 사용시, 그것의 높은 휘발성으로 인해 400℃ 부터 사용될 수 있다.
금속 산화물 함유 층의 에칭 또는 구조화시 가장 큰 휘발성을 가진 원소 또는 성분이 제거된다면, 본 발명이 다른 강자성 물질에도 적용될 수 있다. 예컨대, 금속 산화물 함유 층(32)에 PZT 물질이 사용될 수도 있다. 이 경우에는 휘발성 성분이 Pb이므로, 구조화 후에 부족한 양의 Pb를 함유하는 층(32)의 에지 섹션(32A)이 나타난다. 이 경우, 큐어링 층(34)에는 Pb 함유 층이 구조물 상에 디포짓된다. 후속하는 열처리 단계에서 큐어링 층의 원소 Pb가 손상된 영역, 즉 층(32)의 에지 섹션으로 확산된다.
동일한 방식으로 본 발명은 특히 DRAM용 메모리 커패시터의 제조와 관련한 다른 강자성 또는 상유전성 물질에 적용될 수 있다.
본 발명에 따른 제조 방법에 의해, 구조화 동안 발생하는 금속 산화물 함유 층의 손상이 재료의 손실 없이 보상될 수 있다.

Claims (12)

  1. 구조화된 금속 산화물 함유 층(32)의 제조 방법에 있어서,
    - 기판을 준비하는 단계;
    - 상기 기판 위에 금속 산화물 함유 층(32)을 제공하는 단계;
    - 상기 금속 산화물 함유 층(32) 위에 부가의 층을 제공하는 단계;
    - 상기 금속 산화물 함유 층(32) 및 상기 부가의 층을 구조화하는 단계;
    - 상기 금속 산화물 함유 층(32)에 포함되지만 구조화로 인해 에지 섹션(32A)에서 부족한 양의 화학량론적 조성을 가진 적어도 하나의 원소를 함유하며, 금속 산화물 함유 층(32)을 적어도 에지 섹션(32A)에서 커버하는 큐어링 층(34)을 제공하는 단계;
    - 상기 원소가 큐어링 층(34)으로부터 금속 산화물 함유 층(32)의 에지 섹션(32A)의 손상된 영역 내로 확산되도록 열처리를 수행하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 삭제
  3. 제 1항에 있어서,
    - 상기 금속 산화물 함유 층(32)이 메모리 커패시터(3)의 유전체를 형성하고,
    - 상기 부가의 층이 메모리 커패시터(3)의 상부 전극(33)을 형성하며,
    - 상기 기판이 메모리 커패시터(3)의 하부 전극(31)으로 형성되는 것을 특징으로 하는 방법.
  4. 제 1항 또는 제 3항에 있어서,
    - 상기 큐어링 층(34)이 열처리 단계 후에 금속 산화물 함유 층(32) 및 선택적으로 부가의 층으로부터 제거되는 것을 특징으로 하는 방법.
  5. 제 1항 또는 제 3항에 있어서,
    - 상기 큐어링 층(34)이 열처리 단계 후에 금속 산화물 함유 층(32) 및 선택적으로 부가의 층으로부터 제거되지 않는 것을 특징으로 하는 방법.
  6. 제 1항 또는 제 3항에 있어서,
    - 상기 금속 산화물 함유 층(32)을 둘러싸는 층(31, 33)이 백금속, 즉 Pt, Pd, Ir, Rh, Ru 또는 Os, 또는 전도성 산화물로 형성되는 것을 특징으로 하는 방법.
  7. 제 1항 또는 제 3항에 있어서,
    상기 열처리 단계가 500 내지 800℃의 온도 범위에서, 5 내지 30분 동안 선택적으로 O2또는 N2분위기에서 수행되는 것을 특징으로 하는 방법.
  8. 제 1항 또는 제 3항에 있어서,
    - 상기 금속 산화물 함유 층(32)이 SrBi2(Ta, Nb)2O9(SBT 또는 SBTN)을 함유하고, 큐어링 층(34)으로부터 공급되는 원소가 비스무트(Bi)인 것을 특징으로 하는 방법.
  9. 제 8항에 있어서,
    - 상기 큐어링 층(34)이 하기 물질
    SBT, BiOX/SBT, SBT + BiOX, BiTiOX, BiTiOX/SBT, SBT/BiTiOx또는 BiOx
    중 하나 또는 다수를 함유하는 것을 특징으로 하는 방법.
  10. 제 1항 또는 제 3항에 있어서,
    - 상기 금속 산화물 함유 층(32)이 Pb (Zr, Ti)O3(PZT)를 함유하고 큐어링 층(34)으로부터 공급되는 원소가 납(Pb)인 것을 특징으로 하는 방법.
  11. 제 1항 또는 제 3항에 있어서,
    - 상기 금속 산화물 함유 층(32) 및/또는 큐어링 층(34)이 유기 금속 디포지션(MOD), 유기 금속 기상 증착(MOCVD) 또는 스퍼터링 공정에 의해 디포짓되는 것을 특징으로 하는 방법.
  12. 반도체 소자, 특히 DRAM 메모리 셀의 제조 방법에 있어서,
    - 반도체 기판(1) 상에 스위칭 트랜지스터(2)가 형성되는 단계,
    - 상기 스위칭 트랜지스터(2) 상에 제 1 절연층(4)이 제공되는 단계, 및
    - 상기 절연층(4) 상에 메모리 커패시터(3)가 형성되는 단계를 포함하며, 상기 메모리 커패시터의 유전체가 제 1항 또는 제 3항에 따라 금속 산화물 함유 층(32)의 제공 및 구조화에 의해 형성되는 것을 특징으로 하는 방법.
KR10-2000-0083627A 1999-12-28 2000-12-28 구조화된 금속 산화물 함유 층의 제조 방법 Expired - Fee Related KR100405146B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19963500.5 1999-12-28
DE19963500A DE19963500C2 (de) 1999-12-28 1999-12-28 Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht

Publications (2)

Publication Number Publication Date
KR20010062806A KR20010062806A (ko) 2001-07-07
KR100405146B1 true KR100405146B1 (ko) 2003-11-10

Family

ID=7934827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0083627A Expired - Fee Related KR100405146B1 (ko) 1999-12-28 2000-12-28 구조화된 금속 산화물 함유 층의 제조 방법

Country Status (6)

Country Link
US (1) US6503792B2 (ko)
EP (1) EP1113488A3 (ko)
JP (1) JP3638518B2 (ko)
KR (1) KR100405146B1 (ko)
CN (1) CN1156905C (ko)
DE (1) DE19963500C2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382719B1 (ko) * 2000-08-25 2003-05-09 삼성전자주식회사 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법
US20040259316A1 (en) * 2001-12-05 2004-12-23 Baki Acikel Fabrication of parallel plate capacitors using BST thin films
JP3921401B2 (ja) 2002-03-15 2007-05-30 松下電器産業株式会社 容量素子の製造方法
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
US7495886B2 (en) * 2005-07-27 2009-02-24 Agile Rf, Inc. Dampening of electric field-induced resonance in parallel plate capacitors
US20070024393A1 (en) * 2005-07-27 2007-02-01 Forse Roger J Tunable notch duplexer
US7304339B2 (en) * 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
US7728377B2 (en) * 2005-09-23 2010-06-01 Agile Rf, Inc. Varactor design using area to perimeter ratio for improved tuning range
US7675388B2 (en) * 2006-03-07 2010-03-09 Agile Rf, Inc. Switchable tunable acoustic resonator using BST material
KR102801928B1 (ko) 2020-07-13 2025-04-28 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980082909A (ko) * 1997-05-09 1998-12-05 김영환 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법
KR19990057820A (ko) * 1997-12-30 1999-07-15 김영환 캐패시터의 강유전체 박막 형성방법
KR19990057818A (ko) * 1997-12-30 1999-07-15 김영환 유전손실을 감소시킨 강유전체 캐패시터 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589907A1 (de) * 1966-11-23 1970-05-14 Hiradastechnikai Ipari Ki Selbstheilender elektrischer Duennschichtkondensator sowie Verfahren zur Herstellung desselben
US5434102A (en) * 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5612082A (en) * 1991-12-13 1997-03-18 Symetrix Corporation Process for making metal oxides
US5624707A (en) * 1991-12-13 1997-04-29 Symetrix Corporation Method of forming ABO3 films with excess B-site modifiers
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
TW345723B (en) * 1996-07-09 1998-11-21 Hitachi Ltd Semiconductor memory and process for producing the same
WO1998005071A1 (en) * 1996-07-26 1998-02-05 Symetrix Corporation Method of fabricating an integrated circuit using self-patterned thin films
JPH10313097A (ja) * 1997-05-13 1998-11-24 Sharp Corp 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子
DE19851280A1 (de) * 1998-11-06 2000-05-11 Siemens Ag Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980082909A (ko) * 1997-05-09 1998-12-05 김영환 다층 구조를 이용한 강유전체 캐패시터 및 그 제조 방법
KR19990057820A (ko) * 1997-12-30 1999-07-15 김영환 캐패시터의 강유전체 박막 형성방법
KR19990057818A (ko) * 1997-12-30 1999-07-15 김영환 유전손실을 감소시킨 강유전체 캐패시터 제조방법

Also Published As

Publication number Publication date
US6503792B2 (en) 2003-01-07
EP1113488A2 (de) 2001-07-04
US20010044160A1 (en) 2001-11-22
EP1113488A3 (de) 2003-05-21
KR20010062806A (ko) 2001-07-07
CN1316774A (zh) 2001-10-10
JP3638518B2 (ja) 2005-04-13
DE19963500C2 (de) 2002-10-02
DE19963500A1 (de) 2001-07-26
CN1156905C (zh) 2004-07-07
JP2001237402A (ja) 2001-08-31

Similar Documents

Publication Publication Date Title
US6737694B2 (en) Ferroelectric memory device and method of forming the same
JP3759859B2 (ja) 半導体装置およびその製造方法
US20030183936A1 (en) Semiconductor device and method for fabricating the same
US20020195633A1 (en) Capacitor, semiconductor memory device, and method for manufacturing the same
KR19990023091A (ko) 반도체장치와 그 제조방법
KR100405146B1 (ko) 구조화된 금속 산화물 함유 층의 제조 방법
US6291292B1 (en) Method for fabricating a semiconductor memory device
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
US20100102370A1 (en) Non-volatile memory device and method of manufacturing non-volatile memory device
US6146963A (en) Methods for forming ferroelectric capacitors having a bottom electrode with decreased leakage current
US6284588B1 (en) Method for fabricating ferroelectric memory devices capable of preventing volatility of elements in ferroelectric films
US20090321803A1 (en) Semiconductor device and method of manufacturing the same
KR100489845B1 (ko) 커패시터 구조물의 제조 방법
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
JP2004023086A (ja) 半導体装置の製造方法
JP2000349249A (ja) 半導体記憶装置の製造方法
KR100607163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
KR100633330B1 (ko) 반도체 장치의 캐패시터 제조방법
US20050274999A1 (en) Semiconductor device and method of manufacturing the same
US6783996B2 (en) Capacitor of semiconductor device and fabrication method thereof
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
JP2004153293A (ja) 容量素子、半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001228

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010112

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20001228

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021220

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030926

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20031030

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20031031

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060929

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070928

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080924

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20101022

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20111021

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20121019

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20131017

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20141017

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160909