[go: up one dir, main page]

KR100400711B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100400711B1
KR100400711B1 KR10-2001-0021280A KR20010021280A KR100400711B1 KR 100400711 B1 KR100400711 B1 KR 100400711B1 KR 20010021280 A KR20010021280 A KR 20010021280A KR 100400711 B1 KR100400711 B1 KR 100400711B1
Authority
KR
South Korea
Prior art keywords
support spacer
liquid crystal
substrate portion
substrate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0021280A
Other languages
English (en)
Other versions
KR20010103611A (ko
Inventor
마쯔모토키미카즈
Original Assignee
엔이씨 엘씨디 테크놀로지스, 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 엘씨디 테크놀로지스, 엘티디. filed Critical 엔이씨 엘씨디 테크놀로지스, 엘티디.
Publication of KR20010103611A publication Critical patent/KR20010103611A/ko
Application granted granted Critical
Publication of KR100400711B1 publication Critical patent/KR100400711B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

박막 트랜지스터를 사용하는 액정 표시 장치는 제1 및 제2의 기판부와, 상기 제1의 기판부와 상기 제2의 기판부 사이에 제공된 액정층을 포함한다. 지지 스페이서는 상기 제1의 기판으로부터 연장된다. 상기 제2의 기판부는 오목부를 구비한다. 상기 지지 스페이서의 끝부분은 상기 오목부와 맞물려 제1의 기판부로부터의 간격을 유지시킨다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
본 발명은 액정층에 대한 셀 간격을 유지하는 지지 스페이서를 구비한 액정 표시 장치에 관한 것이다.
박막 트랜지스터(TFT)를 사용하는 여러 종류의 액정 표시 장치가 그 형태에 따라 여러가지 공지되어 있다. 그 형태의 일 예로서, 역스태거형 박막 트랜지스터를 사용하는 액정 표시 장치가 실시되고 있다. 액정 표시 장치는 상기 역스태거형의 박막 트랜지스터를 이용하는 액정 표시 장치를 참조로 하여 기술될 것이다.
액정층에 대한 셀 간격이 투명 기판 사이에서 형성되는 경우에 스페이서가 사용된다. 상기 스페이서에 의해 기판의 크기가 대형인 액정 표시 장치에서 셀 간격의 균일성이 향상될 수 있다.
도 1은 액정 표시 장치의 종래의 일 예에서의 스페이서의 개념을 도시하고 있다. 도 1에서, 지지 스페이서(500c, 500d)가 사용된다. 상기 지지 스페이서(500c, 500d)는 차광층(블랙 매트릭스)(12)에 대응하는 영역에 위치한다. 차광층(12)의 사이에는 컬러 필터(컬러층)(13)가 평행하게 배치된다. 차광층(12) 및 컬러 필터(13)의 상부에는 투명 기판(14)이 위치한다.
도 2는 제1의 종래의 예에서의 인-페이스(in-phase) 스위치형 액정 표시 장치의 개략 단면도이다. 표시 셀(501)은 투명 기판(14)의 정면상에 형성된 편광판(17)과 도전층(16)과, 상기 투명 기판(14)의 후면상에 형성된 컬러 필터(13)와 평탄화막 또는 차광층(12)으로부터 연장되는 지지 스페이서(500c, 500d)로 구성된다. 상기 표시 셀(501)은 상기 투명 기판(9)의 정면상에 형성된 패시베이션막(22)과, 층간 절연막(10)과, 게이트 전극(3)과 공통 전극(4)과, 상기 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다. 상기 지지 스페이서(500c, 500d)는 차광층(12)과 패시베이션막(22)에 접착된다. 투명 기판(14) 측상의 차광층(12)으로의 지지 스페이서의 접착 강도는 투명 기판(9) 측상의 패시베이션막(22)으로의 지지 스페이서의 접착 강도 보다 높다. 따라서, 외부 압력이 표시 셀(501)에 인가되는 경우에 지지 스페이서(500c, 500d)는 외부 압력에 기인하여 패시베이션막(22)의 측상의 소정의 위치로부터 이동된다. 지지 스페이서(500c, 500d)의 상기와 같은 이동은 색을 얼룩지게 한다.
도 3은 제2의 종래의 예에서의 인-페이스(in-phase) 스위치형 액정 표시 장치의 개략 단면도이다. 표시 셀(502)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(500)로 구성된다. 도 4는 도 3의 X-X′선에 따른 지지 스페이서(500)의 영역에서의 표시 셀(502)의 개략 단면도이다. 도 4에서, 상기 표시 셀의 상부 기판부는 투명 기판(14)의 정면상에 형성된 편광판(17)과 도전층(16)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 상기 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 상기 평탄화막(15)의 일부는 지지 스페이서(500)로서 기능한다. 도 4에서, 표시 셀(500)의 하부 기판부는 배향막(11)과, 패시베이션막(22)과, 투명 기판(9)의 정면상에 형성된 층간 절연막(10)과 게이트 전극(3)과, 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다. 액정층(20)은 상기 지지 스페이서(500)에 의해 지지된 셀 간격 내에서 형성된다. 상기 지지 스페이서(500)는 표시 셀 (500)의 하부 기판부측에 약하게 접합된다. 따라서, 표시 셀이 압력을 받는 경우에 지지 스페이서(500)는 이동할 수 있다. 만일 지지 스페이서(500)가 이동한다면 색의 얼룩이 발생된다.
도 5는 제3의 종래의 예에서의 인-페이스(in-phase) 스위치형 액정 표시 장치의 평면도이다. 표시 셀(503)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(500)로 구성된다. 상기 표시 셀(503)에서, 게이트 전극(1)상에는 지지 스페이서(500)가 배치된다. 도 6은 도 5의 Y-Y′선에 따른 지지 스페이서(500)의 영역내의 표시 셀(503)의 횡단면도이다. 도 6에서, 상기 표시 셀의 상부 기판부는 투명 기판(14)의 정면상에 형성된 편광판(17)과 도전층(16)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 상기 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 평탄화막(15)의 일부는 지지 스페이서(500)로서 기능한다. 반면에, 하부 기판부는 배향막(11)과, 패시베이션막(22)과, 투명 기판(9)의 정면상에 형성된 층간 절연막(10)과 게이트 전극(3)과, 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다. 패시베이션막(22)은 오목부를 구비하도록 형성된다. 상기 오목부에는 지지 스페이서(500)가 적재된다. 지지 스페이서(500)에 의해 형성된 셀 간격 사이에는 액정층(20)이 배치된다.
지지 스페이서(500)가 오목부 상에 적재되므로 가로방향으로의 이동에 대항하는 저항력은 도 3 및 도 4에 도시된 지지 스페이서 보다는 높다. 그렇지만, 오목부의 깊이가 대단히 얕기 때문에 대폭적인 강도 향상을 기대할 수는 없는 노릇이다. 이 때문에, 셀 표면이 과도히 눌려지면 지지 스페이서(500)가 이동할 염려가 있다. 지지 스페이서(500)가 이동하면 색 얼룩이 발생한다.
도 7은 제4의 종래의 예에서의 인-페이스(in-phase) 스위치형 액정 표시 장치의 평면도. 표시 셀(504)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(500a, 500b)로 구성된다. 상기 표시 셀(504)에서, 데이터선(5)상에는 지지 스페이서(500a, 500b)가 위치한다. 도 8은 도 7의 Z-Z′선에 따른 지지 스페이서(500a, 500b)의 영역에서의 표시 셀(504)의 횡단면도이다. 도 8에서, 표시 셀(504)의 상부 기판부는 편광판(17)과, 투명 기판(14)의 정면상에 형성된 도전층(16)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 평탄화막(15)의 일부는 지지 스페이서(500a, 500b)를 구비하도록 형성된다. 도 8에서, 표시 셀(504)의 하부 기판부는 배향막(11)과, 패시베이션막(22)과, 데이터선(5, 5')과, 화소 전극(2)과, 층간 절연막(10)과, 투명 기판(9)의 정면상에 형성된 공통 전극(4)과, 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다.
액정층(20)은 지지 스페이서(500a, 500b)에 의해 지지되는 셀 간격 내에 제공된다. 지지 스페이서(500a, 500b)는 도 3 및 도 4 도시된 지지 스페이서(500)의 경우처럼 투명 기판(9) 측의 접착 강도가 낮다. 표시 셀이 과도하게 눌려지면 지지 스페이서(500a, 500b)가 이동할 염려가 있다. 지지 스페이서(500a, 500b)가 이동하면 그 결과로서 색 얼룩이 발생한다.
전술한 기술과 관련된 기술이 일본국 특허공개공보 평6-175156호 공보에 개시되어 있다. 상기 개시된 기술에서, 액정 표시 장치는 박막 트랜지스터가 액정을 구동하도록 상부에 형성되는 기판과, 투명 전극이 상부에 형성되는 기판으로 구성된다. 액정층은 상기 두 기판 사이에 형성된다. 블랙 매트릭스층은 전술한 박막 트랜지스터가 상부에 형성되는 기판상에 형성된다. 전술한 박막 트랜지스터의 소스 배선은 상기 블랙 매트릭스층을 위해서 사용된다. 차광부는 아일런드 방식(island manner)으로 형성되어 이전 단계의 박막 트랜지스터의 게이트 배선을 통해 매트릭스층과 절연막을 겹치게 한다. 또한, 차광부는 절연막을 통해 드레인 전극과 전기적으로 접속된다.
일본국 특허공개공보 평10-96955호 공보에는 액정 표시 장치가 또한 개시되어 있다. 상기 개시된 기술에서, 액정 표시 장치는 다수의 어드레스 배선, 다수의 데이터 배선, 및 다수의 스위치 소자가 절연 기판 상에 형성되는 제1의 기판으로 구성되고, 화소 전극(2)은 상기 절연막을 경유하여 상기 스위치 소자상에 형성되고, 보조 용량부는 상기 화소 전극(2)에 전기적으로 접속된다. 액정 표시 장치는 대향 전극이 절연기판 상에 형성된 제2의 기판과, 제1의 기판과 제2의 기판 사이의액정층으로 구성된다. 보조 용량부는 데이터 배선과 동일한 층에 형성된 보조 용량전극과, 절연막을 경유하여 보조 용량 전극에 대한 대향측의 상부에 위치된 보조 용량 전극으로 구성된다. 컬럼 스페이서는 보조 용량 전극과 화소 전극 사이의 접속을 위해 콘택트 홀에 설치되어 제2의 기판으로부터의 간격을 유지하도록 한다.
또한, 다른 액정 표시 장치는 일본국 특허공개공보 평10-228023호 공보에 개시되어 있다. 상기 기술에서, 액정 표시 장치는 전극을 구비한 기판 사이의 액정층으로 구성된다. 액정 표시 장치는 배향 제어층과, 형상 기억 특성이 있는 유기 재료층과, 배향 제어층상에 컬럼 또는 벽(wall) 형상을 구비하도록 형성된다. 배향 제어층에 대한 연마 처리는 스페이서의 형성 이후에 실행되고 유리 전이점 이상까지의 열처리는 상기 연마 처리의 이후에 실행이 된다.
따라서, 본 발명의 목적은 지지 스페이서의 고정 강도가 향상될 수 있는 액정 표시 장치를 제공함에 있다.
본 발명의 다른 목적은 셀 간격이 균일하게 형성되어 표시 얼룩이 적은 액정 표시 장치를 제공함에 있다.
본 발명에 따른 박막 트랜지스터를 사용하는 액정 표시 장치는 제1 및 제2의 기판부와, 상기 제1의 기판부와 상기 제2의 기판부 사이에 제공된 액정층을 포함한다. 지지 스페이서는 상기 제1의 기판부로부터 연장된다. 상기 제2의 기판부는 오목부를 구비한다. 상기 지지 스페이서의 끝부분은 상기 제1의 기판부로부터 간격을 유지하도록 상기 오목부와 맞물린다.
여기서, 상기 지지 스페이서는 지지 스페이서가 연장되는 방향과 직교하는 방향으로 상기 끝부분에서의 연장부를 구비하면 양호하다.
또한, 상기 지지 스페이서가 배향막에 의해 피복되면 양호하고, 상기 오목부가 배향막에 의해 피복되면 양호하다.
또한, 박막 트랜지스터가 게이트 전극, 화소 전극에 접속된 소스 전극, 및 상기 게이트 전극의 방향과 직교하는 방향으로 연장되는 데이터선에 접속된 드레인 전극을 구비하는 경우에, 상기 지지 스페이서 및 상기 오목부가 상기 게이트 전극의 상부에 제공되면 양호하다. 상기의 경우에, 상기 제1 및 제2의 기판부의 한 쪽이 화소 전극과, 상기 화소 전극과 더불어 액정 분자를 구동하기 위해 제공된 공통 전극을 포함하면 바람직하다. 또한, 상기 제1 및 제2의 기판부의 한쪽이 화소 전극을 포함하면 양호하고, 상기 제1 및 제2의 기판부의 다른 한 쪽이 상기 화소 전극과 더불어 액정 분자를 구동하도록 제공된 공통 전극을 포함하면 양호하다.
또한, 박막 트랜지스터가 게이트 전극, 상기 화소 전극에 접속된 소스 전극, 및 상기 게이트 전극의 방향과 직교하는 방향으로 연장되는 데이터선에 접속된 드레인 전극을 구비하는 경우에, 상기 지지 스페이서 및 상기 오목부가 상기 데이터선의 상부에 제공되면 양호하다. 상기 경우에, 상기 제1 및 제2의 기판부의 한쪽이 화소 전극과, 상기 화소 전극과 더불어 액정 분자를 구동하도록 제공된 공통 전극을 포함하면 양호하다. 또한, 상기 제1 및 제2의 기판부의 한 쪽이 화소 전극을 포함하면 양호하고, 상기 제1 및 제2이 기판부의 다른 한 쪽이 상기 화소 전극과 더불어 액정 분자를 구동하도록 제공된 공통 전극을 포함하면 양호하다.
또한, 지지 스페이서가 무기 재료 또는 유기 재료로 형성되면 양호하다.
또한, 상기 제1의 기판부가 제1의 투명 기판과, 상기 제2의 투명 기판부에 대한 상기 제1의 투명 기판의 대향면 상부의 화소 영역을 제외한 영역에 형성된 차광층과, 상기 차광층을 피복하도록 형성된 평탄화막을 구비하면 양호하다. 상기 경우에, 상기 지지 스페이서가 상기 차광층이 형성되는 영역에 형성되면 바람직하다. 상기의 경우에, 상기 스페이서가 상기 평탄화막의 일부로부터 형성되면 양호하다. 또한, 상기 평탄화막이 투명성 재료로 형성되면 바람직하다. 또한, 상기 스페이서가 상기 제1의 기판부에 접착되면 양호하다. 상기의 경우에, 상기 제1의 기판부가 상기 지지 스페이서가 맞물리는 다른 오목부를 구비하면 양호하고, 상기 지지 스페이서는 다른 오목부에 부착된다. 상기 경우에, 상기 지지 스페이서는 금속 또는 유지 재료로 형성될 수 있다.
도 1은 액정 표시 장치의 종래의 예에서의 스페이서의 개념도.
도 2는 인-페이스(in-phase) 스위치형 액정 표시 장치의 제1의 종래의 예의 개략 단면도.
도 3은 인-페이스(in-phase) 스위치형 액정 표시 장치의 제2의 종래의 예의 표시 셀에 관한 평면도.
도 4는 도 3의 E-E′선에 따른 지지 스페이서의 영역내의 표시 셀의 횡 단면도.
도 5는 인-페이스(in-phase) 스위치형 액정 표시 장치의 제3의 종래의 예에서의 표시 셀의 평면도.
도 6은 도 5의 F-F′선에 따른 지지 스페이서의 영역내의 표시 셀의 횡단면도.
도 7은 인-페이스(in-phase) 스위치형 액정 표시 장치의 제4의 종래의 예의 표시 셀의 평면도.
도 8은 도 7의 G-G′선에 따른 지지 스페이서의 영역내의 표시 셀의 횡단면도.
도 9는 본 발명의 제1의 실시예에 따른 인-페이스(in-phase) 스위치형 액정표시 장치의 표시 셀의 평면도.
도 10은 도 9의 A-A′선에 따른 본 발명의 제1의 실시예에 따른 표시 셀의 횡단면도.
도 11은 도 9의 B-B′선에 따른 본 발명의 제1의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 지지 스페이서의 횡단면도.
도 12는 본 발명의 제2의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 표시 셀의 평면도.
도 13은 도 12의 C-C′선에 따른 본 발명의 제2의 실시예에서의 인-페이스(in-phase) 스위치형 액정 표시 장치의 지지 스페이서의 횡단면도.
도 14의 a 및 b는 본 발명에서 오목부와 지지 스페이서 사이의 관계를 도시하는 도면.
도 15의 a 내지 e는 본 발명의 오목부의 형성을 도시하는 횡단면도.
도 16의 a 내지 e는 본 발명의 오목부의 형성을 도시하는 횡단면도.
도 17은 본 발명의 제3의 실시예에 따른 트위스트 네마틱형 액정 표시 장치의 표시 셀의 평면도.
도 18은 도 17의 D-D′선에 따른 본 발명의 제3의 실시예에 따른 표시 셀(203)의 횡단면도.
도 19는 도 17의 E-E′선에 따른 본 발명의 제3의 실시예에 따른 표시 셀(203)의 지지 스페이서의 횡단면도.
도 20은 본 발명의 제4의 실시예에 따른 트위스트 네마틱형 액정 표시 장치의 표시 셀의 평면도.
도 21은 도 20의 F-F′선에 따른 지지 스페이서의 횡단면도.
도 22는 본 발명의 지지 스페이서에 관한 개념도.
도 23은 본 발명의 제5의 실시예에 따른 지지 스페이서의 횡단면도.
도 24의 a 내지 l은 본 발명의 오목부를 형성하는 공정을 도시하는 횡단면도.
도 25의 a 내지 m은 도 12에 도시된 C-C′선에 따른 본 발명의 제2의 실시예에서의 오목부의 횡단면도.
도 26은 본 발명의 제6의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 평면도.
도 27은 본 발명의 제6의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 지지 스페이서를 도시하는 횡단면도.
도 28은 본 발명의 제7의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 지지 스페이서를 도시하는 횡단면도.
<도면의 주요 부분에 대한 간단한 설명>
1 : 비정질 실리콘 2 : 화소 전극
3 : 게이트 전극 4 : 공통 전극
5 : 데이터선 6 : 소스 전극
7 : 드레인 전극 9 : 제1 투명 기판
10 : 층간 절연막 11 : 배향막
12 : 블랙 매트릭스 13 : 컬러층
14 : 제2 투명 기판 15 : 평탄화막
16 : 도전층 17, 18 : 편광판
이하, 본 발명의 액정 표시 장치는 첨부된 상세하게 도면을 참조하여 상세하게 기술될 것이다. 이하의 도면에서, 역스태거형의 박막 트랜지스터를 이용한 액정 표시 장치를 예를 들어 설명한다. 본 발명은 상기에 한정되는 것이 아니다.
도 9는 본 발명의 제1의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 표시 셀의 평면도이다. 표시 셀(101)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(100)로 구성된다. 표시 셀(101)은 수평 방향으로연장되는 인접한 게이트 전극(3)의 사이 및 수직 방향으로 연장되도록 게이트 전극의 상부에 형성된 인접한 데이터선(5)의 사이에서 그 경계가 정의된다. 구동 TFT 트랜지스터는 표시 셀(101)의 하부 좌측 코너에 형성된다. 절연막으로서의 상기 비정질 실리콘막(1)은 상기 게이트 전극상에 형성되고, 상기 데이터선에 접속된 드레인 전극(7) 및 상기 화소 전극(2)에 접속된 소스 전극은 상기 비정질 실리콘막(1)상에 형성된다. 상기 공통 전극(4)은 수평 방향으로 연장되는 사다리꼴의 모양으로 되어 있으면서 상기 데이터선(5)의 하부에 형성된다. 상기 화소 전극(2)은 공통 전극(4)의 상부에서 사각형의 링 형상을 갖도록 형성된다. 수직한 변은 공통 전극(4)의 사다리의 층계 사이에 제공된다. 지지 스페이서(100)는 트랜지스터의 우측 방향으로 게이트 전극(3)의 상부에 제공된다.
도 10은 도 9의 A-A' 선을 따른 본 발명의 제1의 실시예의 표시 셀(101)의 횡단면도이다. 도 10에서, 액정층(20)의 상부에 위치하는 상부 기판부는 투명 기판(14)의 정면상에 형성된 도전층(16)과 편광판(17)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 상기 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 상기 컬러층(13)은 상기 투명 기판(14)의 후면상에 부분적으로 형성된다. 상기 블랙 매트릭스층(12)은 컬러층(13)이 투명 기판(14)에 접속되는 영역을 제외한 영역에 형성된다. 액정층(20)에 위치하는 하부 기판부는 공통 전극(4)과, 게이트 전극(3)과, 층간 절연막(10)과, 데이터선(5, 5')과 화소 전극(2)과, 패시베이션막(22)과, 투명 기판(9)의 정면상에 형성된 배향막(11)과, 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다. 공통 전극(4) 및 게이트 전극(3)은 투명 기판(9)상에 형성되고 층간 절연막(10)에 의해 피복된다. 데이터선(5, 5')과 화소 전극(2)은 층간 절연막(10)상에 형성되어 패시베이션막(22)에 의해 피복된다. 액정층은 상부 기판부와 하부 기판부 사이에 제공된다. 액정 분자는 전계가 없는 수평 방향으로 연장된다.
도 11은 도 9의 B-B′선에 따른 본 발명의 제1의 실시예에 따른 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 표시 셀(101)의 지지 스페이서(100)의 횡단면도이다. 도 11에서, 상부 기판부는 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 평탄화막(15)은 게이트 전극(3)의 일부에서 하향으로 연장되어 지지 스페이서(100)를 형성한다. 상기 지지 스페이서(100)는 직선의 컬럼 형상이면 양호하지만 수평으로 연장되는 바닥부를 구비하면 바람직하다. 배향막(11)은 평탄화막(15)을 완전히 피복한다. 평탄화막은 무기 재료 또는 유기 재료로 형성된다.
도 11에서, 하부 기판부는 게이트 전극(3)과, 층간 절연막(10)과, 투명 기판(9)의 정면상에 형성된 배향막(11)과 패시베이션막(22)으로 구성된다. 층간 절연막(10) 및 패시베이션막(22)은 오목부를 형성하도록 개구를 구비한다. 따라서, 게이트 전극(3)의 일부의 표면은 노출된다. 배향막(11)은 패시베이션막(22)의 상부 표면과, 상기 오목부의 측벽과, 게이트 전극(3)의 노출된 표면을 피복한다. 지지 스페이서(100)의 바닥부는 오목부 속으로 적재된다. 지지 스페이서(100)의 총 높이의 약 10%는 오목부에 매입된다. 따라서, 수평 방향으로의 이동에 대항하는 높은저항력이 얻어지게 된다. 액정층의 두께가 4.5㎛인 경우에 게이트 절연막으로서의 층간 절연막과 평탄화막은 각각 0.7㎛이고 전극의 높이는 0.2㎛이고 만일 표시 셀 간격이 전혀 부셔지지 않고 지지 스페이서에 의해 형성되면 지지 스페이서의 높이는 약 5.0㎛ 정도로 설정된다. 표시 셀 간격이 협소하게 제조되는 경우에 오목부에 의한 효과는 보다 현저해 진다.
도 12는 본 발명의 제2의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치의 표시 셀(102)의 평면도이다. 상기 표시 셀(102)은 제1의 실시예에서의 표시 셀과 유사하다. 즉, 상기 표시 셀(102)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(100a, 100b)로 구성된다. 제2의 실시예는 지지 스페이서(100a, 100b)가 데이터선(5, 5')의 중간부상에 제공된다는 점에서 제1의 실시예와 상이하다.
도 13은 도 12의 C-C′선에 따른 제2의 실시예의 인-페이스(in-phase) 스위치형 액정 표시 장치의 지지 스페이서(100a, 100b)의 횡단면도이다. 도 13에서, 표시 셀(102)의 상부 기판부는 제1의 실시예에서의 표시 셀의 상부 기판부와 유사하다. 즉, 상부 기판부는 투명 기판(14)의 정면상에 형성된 편광판(17)과 도전층(16)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 평탄화막(15)은 데이터선(5, 5')의 중간부에서 하향으로 연장되어 지지 스페이서(100a, 100b)를 형성한다. 지지 스페이서가 수평하게 연장된 바닥부를 구비하면 양호하다. 블랙 매트릭스층(12)은 컬러층(13)을 경유하여 지지 스페이서(100a, 100b)상에 형성된다. 도 13에서, 하부 기판부는 제1의 실시예와 유사하다. 즉, 하부 기판부는 데이터선(5, 5')과, 공통 전극(4)과, 층간 절연막(10)과, 화소 전극(2)과, 패시베이션막(22)과, 투명 기판(9)의 정면상에 형성된 배향막(11)으로 형성된다. 데이터선(5, 5')과 공통 전극(4)은 투명 기판(9)의 정면상에 형성된다. 편광판(18)은 투명 기판(9)의 후면상에 형성된다. 패시베이션막(22)과 층간 절연막(10)은 개구부를 구비하여 지지 스페이서(100a, 100b)에 대응하는 오목부를 형성한다. 따라서, 데이터선(5, 5')의 일부가 노출된다. 배향막(11)은 패시베이션막(22)의 표면, 개구의 측벽, 및 데이터선(5, 5')의 노출부를 피복한다. 액정층은 상부 기판부와 하부 기판부 사이의 표시 셀 간격에 형성된다. 지지 스페이서(100a, 100b)의 총 높이의 약 10%는 오목부에 매입된다. 따라서, 수평 방향으로의 이동에 저항하는 높은 저항력이 얻어지게 된다.
도 14의 a 및 b는 본 발명의 오목부와 지지 스페이서의 관계를 도시하고 있다. 도 14의 a 및 b에서, 그 구성은 단순하다. 오목부의 지름 W(h)과 지지 스페이서(100)의 지름 W(sp)은 이하의 관계 즉, 지름 W(sp) ≤ 지름 W(h)의 관계를 만족시킨다. 상기 지름의 차이가 과도하게 크면 지지 스페이서(100)의 어긋남이 쉽게 발생하게 된다. 지름 W(sp)의 값이 지름 W(h)의 값에 근접할 수록 지지 스페이서(100)의 어긋남에 대한 저항력이 증가하게 된다.
도 15 a 내지 e를 참조하여, 본 발명의 오목부의 형성 공정이 기술될 것이다.
도 15의 a에 도시된 바와 같이, 투명 기판(9)상에는 게이트 전극(3)이 제공된다. 다음에, 도 15의 b에 도시된 바와 같이, 층간 절연막(10)이 형성되어 게이트 전극(3)과 투명 기판(9)을 피복한다. 다음에, 도 15의 c에 도시된 바와 같이, 층간 절연막(10)이 게이트 전극의 상부 표면으로부터 제거된다. 다음에, 도 15의 d에 도시된 바와 같이, 패시베이션막(22)이 형성되어 층간 절연막(10)과 게이트 전극(3)의 노출된 표면을 피복한다. 최종적으로, 게이트 전극(3)상의 패시베이션막(22)이 제거되고 오목부가 형성된다. 지지 스페이서는 상기 오목부에 적재된다.
도 16의 a 내지 도 16의 e는 본 발명의 오목부의 형성을 도시하는 횡단면도이다.
도 16의 a에 도시된 바와 같이, 투명 기판(9)상에는 층간 절연막(10)이 제공된다. 다음에, 도 16의 b에 도시된 바와 같이, 층간절연막(10)의 일부가 제거되어 투명 기판(9)의 표면의 일부를 노출시킨다. 그에 따라, 오목부가 형성된다. 다음에, 도 16의 c에 도시된 바와 같이, 오목부의 바닥면과 측벽을 피복하도록 데이터선(5)이 형성된다. 다음에, 데이터선(5)이 패터닝된다. 다음에, 도 16의 d에 도시된 바와 같이, 패시베이션막(22)이 형성되어 층간 절연막(10)과 데이터선(5)을 피복한다. 다음에, 도 16의 e에 도시된 바와 같이, 데이터선(5)의 바닥면과 측면상의 패시베이션막(22)이 제거되고 오목부가 형성된다. 지지 스페이서는 상기 오목부에 적재된다.
도 17은 본 발명의 제3의 실시예에 따른 트위스트 네마틱형 액정 표시 장치의 표시 셀의 평면도이다. 표시 셀(203)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(200)와, 콘택트 홀(21)로 구성된다. 상기 표시 셀(203)은 수평 방향으로 연장되는 인접한 게이트 전극(3)의 사이 및 수직 방향으로 연장되도록 게이트 전극의 상부에 형성된 인접한 데이터선(5)의 사이에서 그 경계가 정의된다. 구동 TFT 트랜지스터는 표시 셀(203)의 하부 좌측 코너부에 형성된다. 절연막으로서의 비정질 실리콘막(1)은 게이트 전극상에 형성되고, 데이터선에 접속된 드레인 전극(7) 및 화소 전극(2)에 접속된 소스 전극(6)은 상기 비정질 실리콘막(1)상에 형성된다. 화소 전극(2)은 직사각형의 형상 및 게이트 전극(3)을 향한 연장부를 갖도록 형성된다. 화소 전극(2)은 콘택트 홀(21)을 경유하여 트랜지스터의 소스 전극에 접속된다. 지지 스페이서(200)는 트랜지스터의 우측 방향으로 게이트 전극(3)상에 제공된다.
도 18은 도 17의 D-D′선을 따른 본 발명의 제3의 실시예에 따른 표시 셀(203)의 횡단면도이다. 도 18에서, 액정층(20)의 상부에 위치한 상부 기판부는 투명 기판(14)의 정면상에 형성된 편광판(17)과, 편광판(14)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 공통 전극(4)과, 지지 스페이서(200)와, 투명 기판(14)의 후면상에 형성된 배향막(11)으로 구성된다. 컬러층(13)은 투명 기판(14)의 후면상에 부분적으로 형성된다. 상기 블랙 매트릭스층(12)은 컬러층(13)이 투명 기판(14)에 접속되는 영역을 제외한 영역에 형성된다. 공통 전극은 표시 셀(203)을 통해 연장된다. 액정층(2)의 하부에 위치하는 하부 기판부는 층간 절연막(10)과, 데이터선(5, 5')과, 화소 전극(2)과, 패시베이션막(22)과, 투명 기판(9)의 정면상에 형성된 배향막(11)과, 투명 기판(9)의 후면상에 형성된 편광판(18)으로 구성된다. 상기 데이터선(5, 5′) 및 화소 전극(2)은 층간 절연막(10)상에 형성되어 패시베이션막(22)에 의해 피복된다. 액정층(20)은 상부 기판부와 하부 기판부 사이에 제공되고 액정 분자는 전계가 없는 수직 방향으로 연장된다.
도 19는 도 17의 E-E′선에 따른 본 발명의 제3의 실시예에 따른 표시 셀(203)의 지지 스페이서(200)의 횡단면도이다. 도 19에서, 상부 기판부는 상부로부터 보아서 편광판(17)과, 투명 기판(14)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 공통 전극(4)과, 지지 스페이서(200)와, 배향막(11)으로 구성된다. 상기 예에서, 지지 스페이서(200)는 상기 영역에서 평탄화막(15)상에 형성된다. 상기 지지 스페이서(200)는 유기 재료 또는 무기 재료로 형성될 수 있다. 또한, 지지 스페이서(200)는 평탄화막(15)을 구비한 유닛으로 형성될 수 있다. 더욱이, 지지 스페이서(200)는 수평으로 연장되는 바닥부를 구비하면 양호하다. 배향막(11)은 평탄화막(15)을 완전히 피복한다.
도 19에서, 하부 기판부는 하부 기판부는 상부로부터 봐서 배향막(11)과, 패시베이션막(22)과, 층간 절연막(10)과, 게이트 전극(3)과, 투명 기판(9)과, 편광판(18)으로 구성된다. 패시베이션막(22)과 층간 절연막(10)은 오목부를 형성하도록 개구를 구비한다. 따라서, 게이트 전극(3)의 표면의 일부가 노출된다. 배향막(11)은 패시베이션막(22)의 상부 표면과, 오목부의 측벽과, 게이트 전극(3)의 노출된 표면을 피복한다. 지지 스페이서(200)는 오목부속으로 적재된다. 지지 스페이서(200)는 게이트 전극(3)상에 적재된다. 액정층(20)은 지지 스페이서(200)에 의해 형성된 표시 셀 간격내에 배치된다. 지지 스페이서(200)의 총 높이의 약 10%는 오목부에 매입된다. 따라서, 수평 방향으로의 이동에 대항하는 높은 저항력이 얻어지게 된다.
도 20은 본 발명의 제4의 실시예에 따른 트위스트 네마틱형 액정 표시 장치의 표시셀의 평면도이다. 표시 셀(204)은 제3의 실시예와 유사하다. 즉, 표시 셀(204)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 데이터선(5, 5')과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(200a, 200b)와, 콘택트 홀(21)로 구성된다. 상기 표시 셀(204)은 수평 방향으로 연장되는 인접한 게이트 전극(3)의 사이 및 수직 방향으로 연장되도록 게이트 전극의 상부에 형성된 인접한 데이터선(5, 5′) 사이에서 그 경계가 정의된다. 구동 TFT 트랜지스터는 표시 셀(204)의 하부 좌측 코너부에 형성된다. 절연막으로서 기능하는 비정질 실리콘막(1)은 게이트 전극상에 형성되고, 데이터선에 접속된 드레인 전극(7) 및 화소 전극(2)에 접속된 소스 전극은 비정질 실리콘막(1)상에 형성된다. 화소 전극(2)은 사각형의 모양 및 게이트 전극(3)을 향한 연장부를 갖도록 형성된다. 화소 전극(2)은 콘택트 홀(21)을 경유하여 트랜지스터의 소스 전극에 접속된다. 데이터선(5, 5′)의 중간부의 상부에는 지지 스페이서(200a, 200b)가 제공된다.
도 21은 도 20의 F-F′선에 따른 지지 스페이서(200a, 200b)의 횡단면도이다. 도 21에서, 상부 기판부는 제3의 실시예와 유사하다. 즉, 상부 기판부는 상부로 부터 보아서 편광판(17)과, 투명 기판(14)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 공통 전극(4)과, 지지 스페이서(200a, 200b)와, 배향막(11)으로 구성된다. 컬러층(13)은 투명 기판(14)의 후면상에 부분적으로 형성된다. 블랙 매트릭스층(12)은 컬러층(13)이 투명 기판(14)에 접속되는 영역을 제외한 영역에 형성된다. 공통 전극은 표시 셀(204)을 통해 연장된다. 또한, 도 21에서, 하부 기판부는 제3의 실시예와 유사하다. 즉, 하부 기판부는 배향막(11)과, 화소 전극(2)과, 패시베이션막(22)과, 데이터선(5, 5')과, 화소 전극(2)과, 층간 절연막(10)과, 투명 기판(9)과, 편광판(18)으로 구성된다. 데이터선(5, 5′)은 투명 기판(9)상에 형성되고 화소 전극(2)은 층간 절연막(10)상에 형성되어 패시베이션막(22)에 의해 피복된다. 패시베이션막(22)과 층간 절연막(10)은 지지 스페이서(200a, 200b)에 대응하는 오목부를 형성하기 위해 데이터선(5, 5′)의 상부로부터 제거된다. 배향막(11)은 패시베이션막(22)과 오목부의 내부 표면을 피복한다. 액정층(20)은 상부 기판부와 하부 기판부 사이의 표시 셀 간격에 배치되고, 액정 분자는 전계가 없는 수직 방향으로 연장된다. 지지 스페이서(200a, 200b)의 끝부분은 오목부속으로 적재된다. 상기 지지 스페이서(200a, 200b)의 총 높이의 약 10%는 오목부에 매입된다. 따라서, 수평 방향으로의 이동에 대항하는 높은 저항력이 얻어진다.
본 발명의 지지 스페이서는 독립적으로 형성될 수 있다. 도 22는 본 발명의 지지 스페이서의 개념을 도시한다. 도면은 지지 스페이서가 사용되는 구조를 도시한다. 지지 스페이서(200a, 200b)는 차광층(블랙 매트릭스층)(12)의 부근에 형성된다. 컬러 필터(컬러층)(13)는 상기 차광층(12)의 측부상에 제공된다. 컬러 필터(13)의 상부에는 투명 기판(14)이 제공된다.
도 23은 본 발명의 제5의 실시예에 따른 지지 스페이서의 횡단면도이다. 표시 셀은 편광판(17)과, 도전층(16)과, 투명 기판(14)과, 컬러 필터(13)와, 차광층(12)과, 지지 스페이서(200c, 200d)와, 패시베이션막(22)과, 화소 전극(2)과, 층간 절연막(10)과, 게이트 전극(3)과, 공통 전극(4)과, 투명 기판(9)과, 편광판(18)로 구성된다. 패시베이션막(22)과 층간 절연막(10)은 지지 스페이서(200c, 200d)에 대응하는 오목부를 형성하는 개구를 구비한다. 지지 스페이서(200c, 200d)는 차광층(12)과 (다른 실시예에서의 평탄화막(15))으로부터 생성되고 게이트 전극(3)과 차광층(12)에 부착된다. 차광층(12) 측의 접착 강도가 게이트 전극(3) 측의 접착 강도에 비교되는 경우에 차광층(12) 측의 접착 강도가 높다. 그러나, 오목부의 작용에 의해 지지 스페이서(200c, 200d)의 어긋남에 대한 저항력은 게이트 전극(3) 측상에서 높다. 따라서, 지지 스페이서(200c, 200d)의 어긋남은 접착 강도가 비교적 낮은 게이트 전극(3) 측상에서 회피된다.
본 발명의 오목부를 형성하는 공정이 도 24의 a 내지 l을 참조하여 이하에서 상세하게 설명될 것이다. 상기 도면은 도 9의 B-B' 선에 따른 단면의 변화를 도시하고 있다.
도 24의 a에서 도시된 바와 같이, 투명 기판(9)(L1)상에는 크롬층(Cr)으로 이루어진 게이트 전극층(L2)이 형성된다. 상기 공정에서, 세정 단계, 크롬 스퍼터링 단계, 세정 단계가 실행된다. 다음에, 도 24의 b에 도시된 바와 같이, 게이트 전극의 패턴이 결정된다. 상기 공정에서, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 크롬 에칭 단계, 및 레지스트 제거 단계가 실행된다. 다음에, 도24의 c에 도시된 바와 같이, SiO2또는 SiNx로 이루어진 층간 절연막(또는 게이트 절연막; L3)(10)이 형성된다. 다음에 도 24의 d에 도시된 바와 같이, 층간 절연막(10)상에 패시베이션막(22)의 SiNx로 이루어진 하부층(L4), 및 a-Si 및 n+-aSi로 이루어진 실리콘층(L5, L6)이 형성된다. 다음에 도 24의 e에 도시된 바와 같이, 게이트 전극(3)의 상부로로부터, a-Si, n+-aSi로 이루어진 실리콘층(L5, L6)이 제거된다. 도 24의 c 내지 e에 도시된 공정에서, 세정 단계, SiO2및 SiNx 막 형성 단계, 세정 단계, 3층의 연속적인 P-CVD 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 아일런드-드라이 에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에 도 24의 f에 도시된 바와 같이, 크롬층이 형성된다. 다음에, 도 24의 g에 도시된 바와 같이, 크롬층이 제거된다. 다음에 도 24의 h에 도시된 공정에서, 채널 드라이 에칭이 실행된다. 도 24의 f 내지 h에 도시된 공정에서, 세정 단계, 크롬 스퍼터링 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 크롬 에칭 단계, 크롬 드라이 에칭 단계, 레지스트 제거 단계, 및 채널 드라이 에칭 단계가 실행된다.
다음에 도 24의 i에 도시된 바와 같이, 패시베이션막(22)의 상부층(SiNx)이 형성된다. 다음에, 도 24의 j에 도시된 바와 같이, 패시베이션막(22)의 상부층 및 하부층, 그리고 층간 절연막(10)의 일부가 게이트 전극(3)의 상부로 부터 제거되고오목부가 형성된다. 도 24의 i 및 j에 도시된 공정에서, 세정 단계, 패시베이션 CVD 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 콘택트 에칭 단계, 콘택트 드라이 에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에 도 24의 k에 도시된 공정에서, IT0의 스퍼터링 처리가 실행된다. 다음에, 도 24의 l에 도시된 공정에서, IT0의 제거 처리가 실행된다. 도 24의 k 및 l에 도시된 공정에서, 세정 단계, IT0 스퍼터링 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, IT0 에칭 단계, 레지스트 제거 단계, 세정 단계, 어닐링 단계, 및 검사 단계가 실행된다.
도 25a 내지 m은 도 12의 C-C′선에 따른 본 발명의 제2의 실시예에서의 오목부의 횡단면도이다. 도 25의 a에 도시된 바와 같이, 크롬층(Cr)이 투명 기판(L1)상에 형성된다. 다음에, 도 25의 b에 도시된 바와 같이 크롬층이 제거된다. 도 25의 a 및 b에 도시된 처리 공정에서, 세정 단계, 크롬 스퍼터링 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 크롬 에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에, 도 25의 c에 도시된 바와 같이, 투명 전극 기판(9)상에 층간 절연막(게이트 절연막)(10)(SiO2및 SiNx : L3)이 형성된다. 다음에, 도 25의 d에 도시된 바와 같이, 층간 절연막(10)상에 패시베이션막(22)의 하부층(SiNx : L4)과 실리콘층(a-Si, n--aSi : L5, L6)이 형성된다. 다음에 도 25의 e에 도시된 바와 같이, 투명 전극 기판(9)의 윗쪽에서부터 실리콘층(a-Si, n+-aSi)이 제거된다. 도 25의 c 내지 e에 도시된 처리 공정은 아일런드 공정을 나타낸다. 상기 공정에서, 세정 단계, SiO2및 SiNx 막형성 단계, 세정 단계, 3층의 연속 P-CVD 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 아일런드-드라이 에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에 도 25의 f에 도시된 바와 같이, 패시베이션막(22)의 하부층 및 층간 절연막(10)의 일부가 제거된다. 도 25의 f에 도시된 처리는 콘택트 공정을 나타낸다. 상기 공정에서는 레지스트 도포 단계, 노광 단계, 현상 단계, 콘택트 드라이 에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에 도 25의 g에 도시된 바와 같이, 크롬층(L7)이 형성된다. 다음에, 도 25의 h에 도시된 공정에서, 데이터선(5)을 형성하는 크롬층이 형성된다. 다음에, 도 25의 i에 도시된 공정에서, 채널 드라이 에칭이 실행된다. 도 25의 g 내지 i에 도시된 공정은 드레인 공정을 나타낸다. 상기 공정에서는 세정 단계, 크롬 스퍼터링 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, 크롬 에칭 단계, 크롬 드라이 에칭 단계, 레지스트 제거 단계, 및 채널 드라이 에칭 단계가 실행된다.
다음에 도 25의 j에 도시된 바와 같이, 패시베이션막(22)의 상부층(SiNx : L8)이 형성된다. 다음에, 도 25의 k에 도시된 바와 같이, 데이터선(5)상에서 패시베이션막(22)의 상부층이 제거된다. 도 25의 i 및 k에 도시된 공정에서는 세정 단계, 패시베이션 CVD 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계,콘택트 에칭 단계, 콘택트 드라이에칭 단계, 및 레지스트 제거 단계가 실행된다.
다음에 도 25의 1에 도시된 바와 같이, IT0(배향막(11) : L9)의 스퍼터링 처리가 실행된다. 다음에, 도 25의 m에 도시된 공정에서, IT0의 제거 처리가 실행된다. 도 25의 1 및 m에 도시된 공정은 화소 공정을 나타낸다. 상기 공정에서는 세정 단계, IT0 스퍼터링 단계, 세정 단계, 레지스트 도포 단계, 노광 단계, 현상 단계, IT0 에칭 단계, 레지스트 박리 단계, 세정 단계, 어닐링 단계, 및 검사 단계가 실행된다.
본 발명의 제6의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치가 이하에서 제 26도 및 제 27도를 참조하여 상세하게 기술될 것이다. 도 26에서, 표시 셀(205)은 비정질 실리콘막(1)과, 화소 전극(2)과, 게이트 전극(3)과, 공통 전극(4)과, 데이터선(5)과, 소스 전극(6)과, 드레인 전극(7)과, 지지 스페이서(300)를 구비한다. 표시 셀은 수평 방향으로 연장되는 인접한 게이트 전극(3)의 사이 및 수직 방향으로 연장되도록 게이트 전극의 상부에 형성되는 인접한 데이터선(5) 사이에서 그 경계가 정의된다. 구동 TFT는 표시 셀(205)의 하부 좌측 코너부에 형성된다. 절연막으로서의 비정질 실리콘막(1)은 게이트 전극상에 형성되고, 데이터선에 접속된 드레인 전극(7)과 화소 전극에 접속된 소스 전극은 비정질 실리콘막(1)상에 형성된다. 공통 전극(4)은 수평 방향으로 연장되는 사다리꼴 모양이며 데이터선(5)의 하부에 형성된다. 화소 전극(2)은 공통 전극(4)의 상부의 사각형의 링의 형상을 갖도록 형성된다. 수직한 변은 공통 전극(4)의 사다리의 계단 사이에 제공된다. 지지 스페이서(300)는 트랜지스터의 우측 방향으로 게이트 전극(3)상에 제공된다.
도 27은 도 26의 G-G′선에 따른 본 발명의 제6의 실시예에 따른 인-페이스(in-phase) 스위치형 액정 표시 장치에서의 표시 셀(205)의 지지 스페이서(300)의 횡단면도이다. 도 27에서, 액정층(20)의 상부에 위치하는 상부 기판부는 상부로부터 보아서 편광판(17)과, 도전층(16)과, 투명 기판(14)과, 블랙 매트릭스층(12)과, 컬러층(컬러 필터)(13)과, 평탄화막(15)과, 배향막(11)으로 구성된다. 오목부는 상부 기판부의 평탄화막(15)에 형성된다. 배향막(11)은 평탄화막(15)과 오목부의 내부 표면을 피복한다. 액정층의 하부에 위치하는 하부 기판부는 위로부터 보아 배향막(11)과, 패시베이션막(22)과, 층간 절연막(10)과, 게이트 전극(3)과, 투명 기판(9)과, 편광판(18)으로 구성된다. 지지 스페이서(300)는 패시베이션막(22)의 상향 연장부로서 형성된다. 지지 스페이서(300)는 직선의 컬럼 형상일 수 있지만 수평으로 연장되는 상부를 구비하면 양호하다. 배향막(11)은 패시베이션막(22)을 완전히 피복한다. 패시베이션막은 유기 재료 또는 무기재료로 형성될 수 있다. 지지 스페이서(300)는 오목부속으로 적재된다. 오목부가 상부 기판부에 형성되는 경우에 지지 스페이서(300)의 상부의 고정 강도가 향상된다. 상기 경우, 지지 스페이서(300)는 패시베이션막(22)의 일부에 의해 형성되어도 양호하다.
본 발명은 전술한 실시예에 한정되지 않는다. 본 실시예에서 오목부는 상부및 하부 기판부의 어느 하나의 상부에 제공된다. 그러나, 도 28에 도시된 바와 같이 오목부는 상부 및 하부 기판부의 양쪽 모두의 상부에 제공될 수 있다. 상기는 제1의 실시예와 제6의 실시예를 결합함으로써 실시될 수 있다. 오목부는 지지 스페이서의 상부에 대한 오목부와 하부에 대한 오목부가 형성되는 경우에 지지 스페이서의 고정 강도를 대폭 향상시킬 수 있다.
또한, 지지 스페이서는 유기 및 무기 재료로 형성될 수 있다. 특히, 도 22 및 23에 도시된 바와 같이, 지지 스페이서는 평탄화막과 독립적으로 형성될 수 있고 금속 또는 감광성 금속으로 형성될 수 있다. 또한, 공통 전극이 상부 기판부에 형성되는 경우에 공통 전극 및 평탄화막은 투명할 것이 요구된다.
또한, 본 발명은 역스태거형의 박막 트랜지스터를 이용한 액정 표시 장치의 적용에 한정되지 않는다. 본 발명은 셀 간격의 유지에 지지 스페이서가 사용되는 여러 종류의 액정 표시 장치에 적용할 수 있다. 본 발명에 따른 액정 표시장치가 지지 스페이서가 향상된 소정의 강도를 구비하도록 하므로, 지지 스페이서의 이동에 따르는 색 얼룩이 발생하기 어렵다. 즉, 본 발명은 외부로부터의 응력에 강한 저항력을 갖는 액정 표시 장치를 제공할 수 있다.

Claims (20)

  1. 박막 트랜지스터를 사용하는 액정 표시 장치에 있어서,
    지지 스페이서가 연장되는 제1의 기판부와;
    오목부를 구비하는 제2의 기판부; 및
    상기 제1의 기판부와 상기 제2의 기판부 사이에 마련된 액정층을 포함하며,
    상기 지지 스페이서의 바닥부가 상기 오목부 안으로 들어가 그 끝부분이 상기 오목부와 맞물려서 상기 제1의 기판부와 상기 제2의 기판부 사이에 간격을 유지하고,
    상기 지지 스페이서의 전체 높이의 적어도 10%가 상기 오목부 내에 매립되는 것을 특징으로 하는 액정 표시 장치.
  2. 제1항에 있어서,
    상기 지지 스페이서는 상기 지지 스페이서가 연장되는 방향과 직교하는 방향으로 상기 끝부분내에 연장부를 구비하는 것을 특징으로 하는 액정 표시 장치.
  3. 제1항에 있어서,
    상기 지지 스페이서가 배향막에 의해 피복되고 상기 오목부가 배향막에 의해 피복되는 것을 특징으로 하는 액정 표시 장치.
  4. 제1항에 있어서,
    상기 지지 스페이서는 유기 재료로 형성되는 것을 특징으로 하는 액정 표시 장치.
  5. 제1항에 있어서,
    상기 지지 스페이서는 무기 재료로 형성되는 것을 특징으로 하는 액정 표시 장치.
  6. 제1 내지 5항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터는 게이트 전극, 화소 전극에 접속된 소스 전극, 및 상기 게이트 전극의 방향과 직교하는 방향으로 연장되는 데이터선에 접속된 드레인 전극을 포함하고,
    상기 지지 스페이서와 상기 오목부는 상기 게이트 전극의 상부에 제공되는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서, 상기 제1의 기판부와 상기 제2의 기판부 중의 하나는,
    상기 화소 전극과,
    상기 화소 전극과 함께 액정 분자를 구동하도록 제공된 공통 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
  8. 제6항에 있어서,
    상기 제1의 기판부와 상기 제2의 기판부 중의 하나는 상기 화소 전극을 포함하고,
    상기 제1의 기판부와 상기 제2의 기판부 중의 다른 하나는 상기 화소 전극과 함께 액정 분자를 구동하도록 제공된 공통 전극를 포함하는 것을 특징으로 하는 액정 표시 장치.
  9. 제1항 내지 5항 중 어느 한 항에 있어서,
    상기 박막 트랜지스터는 게이트 전극, 화소 전극에 접속된 소스 전극, 및 상기 게이트 전극의 방향과 직교하는 방향으로 연장되는 데이터선에 접속된 드레인 전극을 포함하고,
    상기 지지 스페이서와 상기 오목부는 상기 데이터선의 상부에 제공되는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9항에 있어서, 상기 제1의 기판부와 상기 제2의 기판부 중의 하나는,
    상기 화소 전극과,
    상기 화소 전극과 함께 액정을 구동하도록 제공된 공통 전극을 포함하는 것을 특징으로 하는 액정 표시 장치
  11. 제 9항에 있어서,
    상기 제1의 기판부와 상기 제2의 기판부 중의 하나는 상기 화소 전극을 포함하고,
    상기 제1의 기판부와 상기 제2의 기판부 중의 다른 하나는 상기 화소 전극과함께 액정 분자를 구동하도록 제공된 공통 전극을 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제1항 내지 제5항 중의 어느 한 항에 있어서, 상기 제1의 기판부는,
    제1의 투명 기판과,
    상기 제2의 기판부에 대향하는 상기 제1의 투명 기판의 표면상의 화소 영역을 제외한 영역내에 형성된 차광층과,
    상기 차광층을 피복하도록 형성된 평탄화막을 포함하고,
    상기 지지 스페이서는 상기 차광층이 형성되는 영역내에 형성되는 것을 특징으로 하는 액정 표시 장치.
  13. 제 12항에 있어서,
    상기 지지 스페이서는 상기 평탄화막의 일부로 형성되는 것을 특징으로 하는 액정 표시 장치.
  14. 제12항에 있어서,
    상기 평탄화막은 투명성 재료로 형성되는 것을 특징으로 하는 액정 표시 장치.
  15. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 지지 스페이서는 상기 제1의 기판부에 부착되는 것을 특징으로 하는 액정 표시 장치.
  16. 제 15항에 있어서,
    상기 제1의 기판부는 상기 지지 스페이서가 맞물리는 다른 오목부를 구비하고, 상기 지지 스페이서는 상기 다른 오목부에 부착되는 것을 특징으로 하는 액정 표시 장치.
  17. 제 15항에 있어서,
    상기 지지 스페이서는 금속으로 형성되는 것을 특징으로 하는 액정 표시 장치.
  18. 제 15항에 있어서,
    상기 지지 스페이서는 유기 재료로 형성되는 것을 특징으로 하는 액정 표시 장치.
  19. 액정층의 갭을 유지하는 지지 스페이서와,
    상기 지지 스페이서의 하부에 맞물리는 오목부를 구비하고,
    상기 오목부는 층간 절연막 및 패시베이션막의 일부를 제거하여 형성되는 것을 특징으로 하는 박막 트랜지스터를 이용하는 액정 표시 장치.
  20. 액정층의 갭을 유지하는 지지 스페이서와,
    상기 지지 스페이서의 상부에 맞물리는 오목부를 구비하고,
    상기 오목부는 차광층의 아래쪽에 위치하는 평탄화막의 일부를 제거하여 형성되는 것을 특징으로 하는 액정 표시 장치.
KR10-2001-0021280A 2000-04-21 2001-04-20 액정 표시 장치 Expired - Fee Related KR100400711B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2000-121605? 2000-04-21
JP2000121605A JP2001305557A (ja) 2000-04-21 2000-04-21 液晶表示装置

Publications (2)

Publication Number Publication Date
KR20010103611A KR20010103611A (ko) 2001-11-23
KR100400711B1 true KR100400711B1 (ko) 2003-10-08

Family

ID=18632231

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0021280A Expired - Fee Related KR100400711B1 (ko) 2000-04-21 2001-04-20 액정 표시 장치

Country Status (4)

Country Link
US (1) US6690445B2 (ko)
JP (1) JP2001305557A (ko)
KR (1) KR100400711B1 (ko)
TW (1) TWI291056B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050061610A (ko) * 1999-06-11 2005-06-22 마쯔시다덴기산교 가부시키가이샤 액정표시장치
KR20030082141A (ko) * 2002-04-16 2003-10-22 엘지.필립스 엘시디 주식회사 패턴드 스페이서를 가지는 액정표시장치
JP4577810B2 (ja) * 2002-12-20 2010-11-10 奇美電子股▲ふん▼有限公司 液晶表示セルおよび液晶ディスプレイ
KR100936953B1 (ko) * 2002-12-31 2010-01-14 엘지디스플레이 주식회사 반사투과형 액정표시장치용 컬러필터 기판과 그 제조방법
US7286204B2 (en) * 2003-03-28 2007-10-23 Samsung Electronics Co., Ltd. Spacers for display devices
KR100939604B1 (ko) * 2003-04-07 2010-02-01 엘지디스플레이 주식회사 신호지연이 방지된 액정표시소자
KR101007207B1 (ko) * 2003-12-27 2011-01-14 엘지디스플레이 주식회사 액정표시장치용 기판 제조방법
KR100760940B1 (ko) 2003-12-29 2007-09-21 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR101024651B1 (ko) * 2004-06-05 2011-03-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 모기판 및 그 제조 방법
JP4703570B2 (ja) * 2004-10-14 2011-06-15 シャープ株式会社 積層基板
TWI293385B (en) * 2005-04-01 2008-02-11 Innolux Display Corp Liquid crystal display device and method for manufacturing the same
KR100965572B1 (ko) * 2005-04-08 2010-06-23 엘지디스플레이 주식회사 액정 표시 장치
CN100432761C (zh) * 2005-04-29 2008-11-12 中华映管股份有限公司 液晶显示面板及其制造方法
JP2006330470A (ja) * 2005-05-27 2006-12-07 Sharp Corp 液晶表示装置及びその製造方法
KR20070036286A (ko) * 2005-09-29 2007-04-03 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
US7330235B2 (en) * 2005-11-08 2008-02-12 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel having spacers wedged in three-layered conductive lines and manufacturing method thereof
KR101189218B1 (ko) * 2006-04-12 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20080076391A (ko) * 2007-02-15 2008-08-20 삼성전자주식회사 컬러필터 기판 및 이의 제조 방법
KR101016886B1 (ko) * 2007-04-06 2011-02-22 주식회사 엘지화학 액정표시소자용 스페이서 제조방법 및 이에 의해 제조된액정표시소자용 스페이서
KR101351398B1 (ko) * 2007-06-14 2014-01-24 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP2009216976A (ja) * 2008-03-11 2009-09-24 Epson Imaging Devices Corp 液晶装置、液晶装置の製造方法及び電子機器
JP4683090B2 (ja) * 2008-08-06 2011-05-11 ソニー株式会社 液晶表示装置、及びその製造方法
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
CN202473922U (zh) * 2012-03-16 2012-10-03 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
KR102141384B1 (ko) * 2012-12-21 2020-08-06 엘지디스플레이 주식회사 액정표시 패널
EP2818534B1 (en) * 2013-06-28 2017-11-15 LG Display Co., Ltd. Liquid crystal polymer composition, liquid crystal display and method for manufacturing the same
KR20150018728A (ko) * 2013-08-09 2015-02-24 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR20160000965A (ko) * 2014-06-25 2016-01-06 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN104516155A (zh) * 2014-12-17 2015-04-15 深超光电（深圳）有限公司 显示面板
KR20180012915A (ko) * 2016-07-27 2018-02-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN106646974A (zh) * 2016-12-29 2017-05-10 惠科股份有限公司 一种显示面板
US11929369B2 (en) * 2021-01-06 2024-03-12 Innolux Corporation Electronic device dam walls located between two adjacent conductive wires
TWI816144B (zh) * 2021-06-22 2023-09-21 友達光電股份有限公司 顯示裝置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559621A (en) * 1993-07-22 1996-09-24 Toppan Printing Co., Ltd. Liquid crystal having a plurality of rectilinear barrier members
US5719653A (en) * 1995-01-24 1998-02-17 Toppan Printing Co., Ltd. Liquid crystal panel including antiferroelectric liquid crystal and process for producing the same
JPH1096955A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
JPH10228023A (ja) * 1997-02-14 1998-08-25 Sharp Corp 液晶表示素子およびその製造方法
JPH10268356A (ja) * 1997-03-28 1998-10-09 Toshiba Corp 液晶表示装置
US5828434A (en) * 1995-11-06 1998-10-27 Sharp Kabushiki Kaisha Liquid crystal display element with wall shaped spacers form between adjacent transparent electrodes and overlap portions of the light-shielding electrode films
KR19990009768A (ko) * 1997-07-11 1999-02-05 손욱 액정 표시 장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3196378B2 (ja) 1992-12-03 2001-08-06 セイコーエプソン株式会社 液晶表示装置
CA2132751C (en) * 1993-01-26 1999-08-17 Willis H. Smith, Jr. Improved liquid crystal light valves using internal, fixed spacers and method of incorporating same
WO1997049775A1 (fr) * 1996-06-24 1997-12-31 Catalysts & Chemicals Industries Co., Ltd. Fluide de revetement pour revetement transparent, substrat comportant un revetement transparent et utilisation de ces derniers
ATE410715T1 (de) * 1996-08-05 2008-10-15 Toray Industries Substrat fur ein flüssigkristallanzeigeelement und eine dieses element enthaltende flüssigkristallanzeige
JP2907137B2 (ja) * 1996-08-05 1999-06-21 日本電気株式会社 液晶表示装置
JP3472422B2 (ja) * 1996-11-07 2003-12-02 シャープ株式会社 液晶装置の製造方法
US6266121B1 (en) * 1996-11-28 2001-07-24 Sharp Kabushiki Kaisha Liquid crystal display element and method of manufacturing same
TW581911B (en) * 1997-06-26 2004-04-01 Dainippon Printing Co Ltd Formation method of lumpy pattern and color filter for liquid crystal display apparatus manufactured by the same
JP3768367B2 (ja) * 1998-10-14 2006-04-19 シャープ株式会社 液晶表示装置
JP4094759B2 (ja) * 1999-02-05 2008-06-04 株式会社日立製作所 液晶表示装置
JP2001133792A (ja) * 1999-08-23 2001-05-18 Sharp Corp 液晶表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559621A (en) * 1993-07-22 1996-09-24 Toppan Printing Co., Ltd. Liquid crystal having a plurality of rectilinear barrier members
US5719653A (en) * 1995-01-24 1998-02-17 Toppan Printing Co., Ltd. Liquid crystal panel including antiferroelectric liquid crystal and process for producing the same
US5828434A (en) * 1995-11-06 1998-10-27 Sharp Kabushiki Kaisha Liquid crystal display element with wall shaped spacers form between adjacent transparent electrodes and overlap portions of the light-shielding electrode films
JPH1096955A (ja) * 1996-09-24 1998-04-14 Toshiba Corp 液晶表示装置
JPH10228023A (ja) * 1997-02-14 1998-08-25 Sharp Corp 液晶表示素子およびその製造方法
JPH10268356A (ja) * 1997-03-28 1998-10-09 Toshiba Corp 液晶表示装置
KR19990009768A (ko) * 1997-07-11 1999-02-05 손욱 액정 표시 장치

Also Published As

Publication number Publication date
KR20010103611A (ko) 2001-11-23
US6690445B2 (en) 2004-02-10
TWI291056B (en) 2007-12-11
JP2001305557A (ja) 2001-10-31
US20010033358A1 (en) 2001-10-25

Similar Documents

Publication Publication Date Title
KR100400711B1 (ko) 액정 표시 장치
JP4755168B2 (ja) フリンジフィールド型液晶表示パネル及びその製造方法
US7733453B2 (en) Method of fabricating a liquid crystal display device using a three mask process and double layer electrodes
KR101620526B1 (ko) 액정 표시 장치의 제조 방법과 이에 의한 액정 표시 장치
US7852453B2 (en) IPS mode liquid crystal display device and method for fabricating thereof
KR100975734B1 (ko) 횡전계방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
TWI401512B (zh) 陣列基板及其製造方法與具有該陣列基板之液晶顯示裝置
KR20060079040A (ko) 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR101430610B1 (ko) 액정표시패널 및 이의 제조 방법
KR101158872B1 (ko) 액정표시장치 및 그 제조방법
KR100955382B1 (ko) 액정표시장치 및 그 제조방법
JP2009175568A (ja) 液晶表示装置
KR20150095024A (ko) 표시 장치
KR101157222B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100538293B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
US20090279036A1 (en) Display substrate, a method of manufacturing the same and a display apparatus having the same
KR101255327B1 (ko) 액정표시장치 및 그 제조 방법
KR20160014847A (ko) 액정 표시 장치 및 그 제조 방법
KR100670054B1 (ko) 광시야각 액정 표시 장치 및 그에 사용되는 기판
JP2006030367A (ja) アレイ基板及び液晶表示装置
KR20160044693A (ko) 표시 장치 및 이의 제조 방법
KR100558711B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4831211B2 (ja) 電気泳動表示装置
KR20060114918A (ko) 표시 기판 및 이를 구비한 표시 패널

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010420

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20021123

Patent event code: PE09021S01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20030509

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030722

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030924

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030925

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060908

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070906

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080911

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090910

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100910

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20110811

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20120907

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130903

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150827

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170705