KR100399962B1 - Cerrent source circuit - Google Patents
Cerrent source circuit Download PDFInfo
- Publication number
- KR100399962B1 KR100399962B1 KR10-2000-0080907A KR20000080907A KR100399962B1 KR 100399962 B1 KR100399962 B1 KR 100399962B1 KR 20000080907 A KR20000080907 A KR 20000080907A KR 100399962 B1 KR100399962 B1 KR 100399962B1
- Authority
- KR
- South Korea
- Prior art keywords
- current
- voltage
- change
- source circuit
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
본 발명은 반도체 회로 기술에 관한 것으로, 특히 전류원 회로에 관한 것이다. 본 발명은 전원전압의 변화에 따른 기준 전류의 변화를 보상하여 정전류 특성을 개선할 수 있는 전류원 회로를 제공하는데 있다. 본 발명의 일 측면에 따르면, 전원전압 변화에 따라 가변하는 기준 전류를 발생시키는 전류원 회로에 있어서; 상기 기준 전류를 전달받아 전류량 증·감에 따른 구동능력을 조절하여 변화된 전압신호를 발생시킨 후, 상기 변화된 전압 신호에 의해 전류량 증대 및 감소를 선택적으로 수행하여 그 출력전류를 상기 기준 전류 발생단으로 피드백시켜 전압 변화에 따른 가변 전류량에 대한 보상동작을 실행하는 전류 보상수단과, 상기 전류 보상수단의 전단에 접속되어, 상기 기준 전류신호의 전류량 변화에 따라 유기되는 전류값에 대한 전압 변화율을 조절하여 회로 동작을 안정화시키는 전압 대비 전류비 조절수단을 구비하는 전류원 회로가 제공된다.The present invention relates to semiconductor circuit technology, and more particularly to a current source circuit. The present invention is to provide a current source circuit that can improve the constant current characteristics by compensating for the change in the reference current according to the change in the power supply voltage. According to an aspect of the present invention, in the current source circuit for generating a reference current that varies in accordance with the power supply voltage change; After receiving the reference current and generating a changed voltage signal by adjusting the driving capability according to the increase or decrease of the current amount, and selectively increase or decrease the amount of current by the changed voltage signal to output the output current to the reference current generating stage A current compensating means for feeding back and performing a compensating operation for a variable current amount according to a voltage change, and connected to a front end of the current compensating means, and adjusting a voltage change rate with respect to a current value induced by a current amount change of the reference current signal. A current source circuit having a voltage-to-current ratio adjusting means for stabilizing circuit operation is provided.
Description
본 발명은 반도체 회로 기술에 관한 것으로, 특히 전류원 회로에 관한 것이다.일반적으로, 반도체 회로를 동작시키기 위한 에너지원으로 전류원 회로를 사용하고 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor circuit technology, and more particularly to a current source circuit. [0002] Generally, a current source circuit is used as an energy source for operating a semiconductor circuit.
도 1은 종래의 전자 회로에서 사용된 전류원 회로의 구성을 나타낸 것으로, 종래의 전류원 회로는, 전원 공급단(Vcc)에 각각의 저항소자(R1, R2)를 매개로 전류 미러를 이루고 상호 병렬로 연결된 2개의 pnp형 바이폴라 트랜지스터(Q1, Q2)와, 상기 일측 트랜지스터(Q1)와 접지단(Vss) 사이에 순차적으로 직렬 연결된 2개의 다이오드(D1, D2) 및 저항 소자(R3)와, 상기 타측 트랜지스터(Q2)와 접지단(Vss) 사이에 상호 직렬로 연결된 npn형 바이폴라 트랜지스터(Q3) 및 저항 소자(R4)와, 상기 두 트랜지스터(Q2, Q3)의 접속단(N1)을 흐르는 기준전위(Iref)가 베이스단으로 인가된 채 전원전압 인가단과 상기 npn형 트랜지스터(Q3)의 베이스단 사이에 접속되는 npn형 바이폴라 트랜지스터(Q4)와, 상기 트랜지스터(Q3)와 전류 미러를 이루고 접지단에 저항(R5)을 매개로 연결된 npn형 바이폴라 트랜지스터(Q5)로 구성된다.1 shows a configuration of a current source circuit used in a conventional electronic circuit. The conventional current source circuit forms a current mirror in the power supply terminal Vcc via respective resistance elements R1 and R2 in parallel with each other. Two pnp-type bipolar transistors Q1 and Q2 connected to each other, two diodes D1 and D2 and a resistor R3 connected in series between the one transistor Q1 and the ground terminal Vss, and the other side. A reference potential flowing through the npn type bipolar transistor Q3 and the resistor R4 connected in series between the transistor Q2 and the ground terminal Vss, and the connection terminal N1 of the two transistors Q2 and Q3. An npn-type bipolar transistor Q4 connected between a power supply voltage applying terminal and the base terminal of the npn-type transistor Q3 while Iref is applied to the base, forms a current mirror with the transistor Q3, and is connected to a ground terminal. Npn-type bipole connected via (R5) It consists of a transistor (Q5).
상기와 같이 구성된 전류원 회로에서는 우선, 상호 직렬로 연결된 상기 저항소자(R1)와 바이폴라 트랜지스터(Q1) 및, 두 다이오드(D1, D2)와 저항소자(R3)에 의해 노드 N1을 흐르는 기준 전류(Iref)의 값이 하기의 수학식 1과 같이 결정된다.In the current source circuit configured as described above, first, the reference current Iref flowing through the node N1 by the resistor R1 and the bipolar transistor Q1 and the two diodes D1 and D2 and the resistor R3 connected in series with each other. ) Is determined as in Equation 1 below.
여기서, R1=R2이고, 상기 Vbe는 Q1의 베이스-에미터 전압으로 트랜지스터의 턴-온 전압을 의미하며, Vd는 각 다이오드(D1, D2)의 턴-온 전압을 각각 의미한다. 수학식 1을 참조하면, 기준 전류(Iref) 값이 전원전압(Vcc) 값에 따라 변하게 됨을 확인할 수 있다.Here, R1 = R2, Vbe is the base-emitter voltage of Q1, which means the turn-on voltage of the transistor, and Vd means the turn-on voltage of each diode D1, D2. Referring to Equation 1, it can be seen that the value of the reference current Iref changes according to the value of the power supply voltage Vcc.
또한, 상기와 같이 결정된 기준 전류(Iref)는 두 트랜지스터(Q1, Q2)와 두 저항(R1, R2)으로 연결된 폐회로에서의 전류 미러 구조에 의해 상기 바이폴라 트랜지스터(Q2)의 콜렉터단(N1)을 경유해 상기 npn형 바이폴라 트랜지스터(Q3)와 저항 소자(R4)로 흐르게 된다. 이 기준 전류(Iref)는 다시 두 트랜지스터(Q3, Q5)와 두 저항(R4, R5)으로 연결된 폐회로에서 다시 전류 미러링되어 상기 일측 트랜지스터(Q5)의 콜렉터단을 흐르게 되는 제2의 기준 전류(Iref1) 값은 두 저항 소자(R4, R5)에 의한 저항비의 조절로 인해 하기의 수학식 2와 같이 결정된다.In addition, the reference current Iref determined as described above causes the collector terminal N1 of the bipolar transistor Q2 to have a current mirror structure in a closed circuit connected by two transistors Q1 and Q2 and two resistors R1 and R2. The npn bipolar transistor Q3 and the resistor R4 flow through the npn type bipolar transistor Q3. The reference current Iref is again mirrored by current in a closed circuit connected by the two transistors Q3 and Q5 and the two resistors R4 and R5 to flow through the collector terminal of the transistor Q5 of the second reference current Iref1. ) Value is determined as in Equation 2 below due to the adjustment of the resistance ratio by the two resistance elements R4 and R5.
여기서, Vt는 26m/v이다. 수학식 2를 참조하면, 제2 기준 전류(Iref1)값이 상기 수학식 1을 통해 도출된 기준 전류(Iref)값에 따라 가변적인 값을 갖는 것을 알 수 있는데, 상기 기준 전류(Iref)값이 외부 전원전압(Vcc)에 따라 변하는 값을 가지므로 제2 기준 전류(Iref1) 또한 외부 전원전압(Vcc)의 변화에 따라 안정되지 변화하는 것을 알 수 있다.Here, Vt is 26 m / v. Referring to Equation 2, it can be seen that the second reference current Iref1 has a variable value according to the reference current Iref derived through Equation 1, and the reference current Iref is Since the second reference current Iref1 also varies depending on the external power supply voltage Vcc, it may be known that the second reference current Iref1 is not stable depending on the change of the external power supply voltage Vcc.
이와 같이, 종래 기술에 따르면 기준 전류값이 전원전압의 변화에 대해 안정되지 못하고 가변하게 되면서 정전류 특정을 악화시키게 되는 문제점이 있다.As described above, according to the related art, the reference current value becomes unstable and variable with respect to the change in the power supply voltage, thereby deteriorating the constant current specification.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 전원전압의 변화에 따른 기준 전류의 변화를 보상하여 정전류 특성을 개선할 수 있는 전류원 회로를 제공하는데 있다.The present invention has been proposed to solve the above problems of the prior art, to provide a current source circuit that can improve the constant current characteristics by compensating for the change in the reference current according to the change in the power supply voltage.
도 1은 종래의 전자 회로에서 사용된 전류원 회로의 구성도.1 is a block diagram of a current source circuit used in a conventional electronic circuit.
도 2는 본 발명의 일 실시예에 따른 전류원 회로의 구성도.2 is a block diagram of a current source circuit according to an embodiment of the present invention.
도 3은 상기 도 2의 회로의 전압 대비 전류에 대한 기울기 변화도.3 is a gradient change diagram of current versus voltage of the circuit of FIG.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
10; 전류 보상수단 20: 전압 대비 전류비 조절수단10; Current compensation means 20: voltage to current ratio adjustment means
상기 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 전원전압 변화에 따라 가변하는 기준 전류를 발생시키는 전류원 회로에 있어서; 상기 기준 전류를 전달받아 전류량 증·감에 따른 구동능력을 조절하여 변화된 전압신호를 발생시킨 후, 상기 변화된 전압 신호에 의해 전류량 증대 및 감소를 선택적으로 수행하여 그 출력전류를 상기 기준 전류 발생단으로 피드백시켜 전압 변화에 따른 가변 전류량에 대한 보상동작을 실행하는 전류 보상수단과, 상기 전류 보상수단의 전단에 접속되어, 상기 기준 전류신호의 전류량 변화에 따라 유기되는 전류값에 대한 전압 변화율을 조절하여 회로 동작을 안정화시키는 전압 대비 전류비 조절수단을 구비하는 전류원 회로가 제공된다.상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.According to an aspect of the present invention for achieving the above object, in the current source circuit for generating a variable reference current according to the power supply voltage change; After receiving the reference current and generating a changed voltage signal by adjusting the driving capability according to the increase or decrease of the current amount, and selectively increase or decrease the amount of current by the changed voltage signal to output the output current to the reference current generating stage A current compensating means for feeding back and performing a compensating operation for a variable current amount according to a voltage change, and connected to a front end of the current compensating means, and adjusting a voltage change rate with respect to a current value induced by a current amount change of the reference current signal. A current source circuit having a voltage-to-current ratio adjusting means for stabilizing circuit operation is provided. The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings. . Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명와 일 실시예에 따른 전류원 회로의 구성도이다.도 2를 참조하면, 본 실시예에 따른 전류원 회로는 기존의 전류원 회로(R1내지 R4와 Q1내지 Q4 및 D1, D2로 구성된 회로로, 도 1에 도시된 전류원 회로의 구성 설명과의 중복을 피하기 위해 자세한 구성 설명은 생략하기로 함)에, 전류 보상수단(10) 및 전압 대비 전류비 조절수단(20)을 추가로 구비한다.2 is a block diagram of a current source circuit according to an embodiment of the present invention. Referring to FIG. 2, a current source circuit according to the present embodiment is a circuit consisting of existing current source circuits R1 to R4 and Q1 to Q4 and D1 and D2. In order to avoid overlap with the description of the configuration of the current source circuit shown in FIG. 1, a detailed description of the configuration will be omitted), further comprising a current compensating means 10 and a voltage-to-current ratio adjusting means 20. .
상기 전류 보상수단(10)의 세부 회로 구성은 npn형 바이폴라 트랜지스터(Q3)와 전류 미러를 이루며 저항 소자(R6)를 매개로 접지단에 접속된 npn형 바이폴라 트랜지스터(Q6)와, 상기 트랜지스터(Q6)의 콜렉터단에 일측단이 접속된 저항 소자(R7)와, 상기 저항 소자(R7)의 타측단에 베이스단이 접속되면 별도의 저항 소자(R5)를 매개로 접지단에 접속된 npn형 바이폴라 트랜지스터(Q5)와, 전원전압(Vcc) 인가단에 각각 저항 소자(R10, R11)를 매개로 전류 미러를 이루도록 상호 병렬 접속되며, 각각의 콜렉터단이 상기 트랜지스터(Q4)의 베이스단과 상기 트랜지스터(Q5)의 콜렉터단에 각각 접속된 두 pnp형 바이폴라 트랜지스터(Q7, Q8)을 구비한다. 이때, 상기 pnp형 바이폴라 트랜지스터(Q7)의 베이스-콜렉터단은 기준 전류단(N1)에 공통으로 연결된다.A detailed circuit configuration of the current compensating means 10 forms a current mirror with the npn type bipolar transistor Q3 and is connected to the ground terminal via a resistor element R6, and the transistor Q6 and the transistor Q6. Npn-type bipolar connected to a ground terminal via a separate resistor element R5 when the resistor element R7 having one end connected to the collector end of the () and the base end connected to the other end of the resistor element R7 The transistor Q5 and the power supply voltage Vcc are connected in parallel to each other so as to form a current mirror via resistance elements R10 and R11, respectively, and each collector end is connected to a base end of the transistor Q4 and the transistor ( Two pnp type bipolar transistors Q7 and Q8 connected to the collector terminal of Q5) are provided, respectively. At this time, the base-collector terminal of the pnp-type bipolar transistor Q7 is commonly connected to the reference current terminal N1.
상기와 같이 구성된 전류 보상수단(10)은 기준 전류(Iref)를 전달받아 전류 량 증·감에 따른 구동능력을 조절하여 변화된 전압신호(Vx)를 발생시킨 후, 상기 변화된 전압 신호(Vx)에 의해 전류량 증대 및 감소를 선택적으로 수행하여 그 출력 전류(Ix)를 상기 기준 전류단(N1)으로 피드백시켜 전압 변화에 따른 가변 전류량에 대한 보상동작을 실행하게 된다.The current compensation means 10 configured as described above receives the reference current Iref and adjusts the driving capability according to the increase or decrease of the current amount to generate the changed voltage signal Vx, and then to the changed voltage signal Vx. By selectively increasing and decreasing the amount of current, the output current Ix is fed back to the reference current stage N1 to perform a compensation operation for the variable current amount according to the voltage change.
상기한 전류 보상동작의 자세한 설명은 다음과 같다.The detailed description of the current compensation operation is as follows.
우선, 외부 전원전압(Vcc)이 감소된 상태로 인가되면 기준 전류(Iref)가 더불어 감소된다. 이와 같이 감소된 기준 전류(Iref)는 두 트랜지스터(Q3, A6)와 두 저항 소자(R4, R6)로 형성되는 폐루프에서의 전류 미러링 동작에 의해 Iy 전류값을 감소시키게 된다. 상기 Iy 전류값이 감소되면 두 저항 소자(R7, R8) 사이의 노드 전압(Vx)은 증가한다. 이에 따라, Q5 트랜지스터가 빠르게 턴-온되면서 저항 소자(R5)로 인가되는 전압이 증가하여 I1 전류 또한 증가하게 된다. 상기와 같은 동작 과정을 거쳐 증가된 I1 전류는 두 저항 소자(R10, R11)와 두 pnp형 바이폴라 트랜지스터(Q7, Q8)에 의해 형성되는 폐루프에서의 전류 미러링 동작에 의해 상기 기준 전류단(N1)으로 피드백 되는 최종 전류 신호(Ix)의 전류값을 증가시키게 된다. 이에 따라 전원전압(Vcc)의 감소로 인해 야기되었던 기준 전류(Iref)의 감소량을 상기한 동작 과정을 거쳐 전류값이 증가된 Ix에 의해 보상이 가능해지는 것이다.First, when the external power supply voltage Vcc is applied in a reduced state, the reference current Iref is also reduced. The reduced reference current Iref reduces the Iy current value by the current mirroring operation in the closed loop formed by the two transistors Q3 and A6 and the two resistance elements R4 and R6. When the Iy current value decreases, the node voltage Vx between the two resistance elements R7 and R8 increases. Accordingly, as the Q5 transistor is quickly turned on, the voltage applied to the resistance element R5 increases, thereby increasing the I1 current. The reference current stage N1 is increased by the current mirroring operation in the closed loop formed by the two resistance elements R10 and R11 and the two pnp-type bipolar transistors Q7 and Q8. ) Increases the current value of the final current signal Ix fed back. Accordingly, the amount of reduction in the reference current Iref caused by the decrease in the power supply voltage Vcc can be compensated by Ix having an increased current value through the above-described operation process.
이와 반대로, 외부 전원전압(Vcc)이 증가된 상태로 인가되면 기준 전류(Iref)가 더불어 증가된 채 기준 전류단(N1)을 흐르게 된다. 이와 같이 증가된 기준 전류(Iref)는 두 트랜지스터(Q3, A6)와 두 저항 소자(R4, R6)로 형성되는 폐루프에서의 전류 미러링에 의해 Iy 전류값을 그만큼 증대시키게 된다. 상기 Iy 전류가 증대되면 두 저항 소자(R7, R8) 사이의 노드 전압(Vx)은 감소한다. 이에 따라, Q5 트랜지스터의 턴-온속도가 그만큼 느려지면서 저항 소자(R5)로 인가되는 전압을 감소시켜 I1 전류 또한 더불어 감소하게 된다. 상기한 동작 과정을 거쳐 감소된 I1 전류는 두 저항소자(R10, R11)와 두 pnp형 바이폴라 트랜지스터(Q7, Q8)에 의해 형성되는 폐루프에서의 전류 미러링 동작에 의해 상기 기준 전류단(N1)으로 피드백되는 최종 전류 신호(Ix)의 전류값을 감소시키게 된다. 이에 따라, 전원전압(Vcc)의 증가로 인해 야기되었던 기준 전류(Iref)값 증가분에 대한 보상동작을 상기한 동작 과정을 거쳐 전류값이 감소된 Ix가 수행하게 되는 것이다.On the contrary, when the external power supply voltage Vcc is applied in an increased state, the reference current Iref is also increased to flow through the reference current terminal N1. The increased reference current Iref increases the Iy current value by the current mirroring in the closed loop formed by the two transistors Q3 and A6 and the two resistance elements R4 and R6. As the Iy current increases, the node voltage Vx between the two resistance elements R7 and R8 decreases. Accordingly, as the turn-on speed of the Q5 transistor is slowed by that amount, the voltage applied to the resistance element R5 is reduced to decrease the I1 current. The reference current stage N1 is reduced by the current mirroring operation in the closed loop formed by the two resistance elements R10 and R11 and the two pnp-type bipolar transistors Q7 and Q8. The current value of the final current signal Ix fed back is reduced. Accordingly, the compensation operation for the increase in the reference current Iref value caused by the increase in the power supply voltage Vcc is performed by the Ix having the reduced current value through the above operation process.
한편, 상기 전압 대비 전류비 조절수단(20)은 전원전압(Vcc) 인가단에 전류 미러 구조를 갖고 상호 병렬 연결된 두 pnp형 바이폴라 트랜지스터(Q9, Q10)와, 상기 일측 트랜지스터(Q10)의 콜렉터단과 상기 전류 보상수단(10)내 Q5 트랜지스터의 베이스단 사이에 직렬 연결된 2개의 저항 소자(R8, R9)와, 상기 일측 트랜지스터(Q10)와 저항 소자(R9)의 연결단(N2)이 베이스단에 접속되며 전원전압(Vcc) 인가단과 상기 두 저항 소자(R8, R9)의 연결단(N3) 사이에 접속된 npn형 바이폴라 트랜지스터(Q11)와, 상기 노드 N3에 베이스단이 접속되며 전원전압 인가단과 상기 Q5 트랜지스터의 베이스단 사이에 접속된 npn형 바이폴라 트랜지스터(Q12)를 구비한다.Meanwhile, the voltage-to-current ratio adjusting means 20 includes two pnp-type bipolar transistors Q9 and Q10 connected in parallel with each other in a current mirror structure to a power supply voltage Vcc applying stage, and the collector stage of the one-side transistor Q10. Two resistance elements R8 and R9 connected in series between the base end of the Q5 transistor in the current compensating means 10 and the connection terminal N2 of the one side transistor Q10 and the resistance element R9 are connected to the base end. An npn-type bipolar transistor Q11 connected between a power supply voltage Vcc supply terminal and a connection terminal N3 of the two resistance elements R8 and R9, and a base end connected to the node N3. An npn type bipolar transistor Q12 connected between the base ends of the Q5 transistor is provided.
상기 전압 대비 전류비 조절수단(20)은 상기와 같은 구성을 통해 전류 보상수단(10)에서 상기 기준 전류신호(Iref)의 전류량 변화에 따라 유기되는 전류값(Iy)에 대한 전압(Vx) 변화율을 조절하여 회로 동작을 안정화시키게 된다.이를 보다 자세히 살펴보면, 전류값(Iy)에 대한 전압(Vx) 변화율 조절은 바이어스 전류원(Ibias)에 의해 이루어진다. 바이어스 전류원(Ibias)의 전류간은 전류 미러를 이루는 바이폴라 트랜지스터(Q9, Q10)을 통해 노드 N2로 전달되며, 노드 N2의 전압 변화는 바이폴라 트랜지스터 Q11 및 Q12를 통해 노드 N3 및 Vx 전압에 반영된다.도 3은 상기와 같은 회로 구성에 따라 결정되는 전압 대비 전류에 대한 기울기 변화를 예시한 것이다.The voltage-to-current ratio adjusting means 20 has a voltage Vx change rate with respect to the current value Iy induced by the current amount change of the reference current signal Iref in the current compensating means 10 through the above configuration. The circuit operation is stabilized. In more detail, the voltage Vx change rate adjustment with respect to the current value Iy is made by the bias current source Ibias. The current between the bias current sources Ibias is transferred to the node N2 through the bipolar transistors Q9 and Q10 forming the current mirror, and the voltage change of the node N2 is reflected in the node N3 and Vx voltages through the bipolar transistors Q11 and Q12. 3 illustrates a change in slope with respect to a current versus a voltage determined according to the circuit configuration as described above.
이상에서 설명한 바와 같이 본 발명에 따른 전류원 회로에 의하면, 밴드 갭 기준 전류 발생기와 같은 복잡한 회로 구성 없이도 외부 전압 변화에 따른 전압 변화를 충분히 보상해 줄 수 있게 되므로써, 정전류 특성을 개선하여 전체적인 회로 동작을 안정화시킬 수 있게 되는 매우 뛰어난 효과가 있다.As described above, the current source circuit according to the present invention can sufficiently compensate for the voltage change caused by the external voltage change without complicated circuit configuration such as the bandgap reference current generator, thereby improving the constant current characteristic to improve the overall circuit operation. It has a very good effect of being able to stabilize.
아울러, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiments of the present invention are disclosed for the purpose of illustration, and those skilled in the art will be able to make various modifications, changes, additions, etc. within the spirit and scope of the present invention, such modifications, changes, etc. are defined in the claims It should be seen as belonging.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0080907A KR100399962B1 (en) | 2000-12-22 | 2000-12-22 | Cerrent source circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0080907A KR100399962B1 (en) | 2000-12-22 | 2000-12-22 | Cerrent source circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020051300A KR20020051300A (en) | 2002-06-28 |
| KR100399962B1 true KR100399962B1 (en) | 2003-09-29 |
Family
ID=27685106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0080907A Expired - Fee Related KR100399962B1 (en) | 2000-12-22 | 2000-12-22 | Cerrent source circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399962B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6979984B2 (en) * | 2003-04-14 | 2005-12-27 | Semiconductor Components Industries, L.L.C. | Method of forming a low quiescent current voltage regulator and structure therefor |
-
2000
- 2000-12-22 KR KR10-2000-0080907A patent/KR100399962B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020051300A (en) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3893018A (en) | Compensated electronic voltage source | |
| JPH08288804A (en) | Comparator circuit | |
| US4906863A (en) | Wide range power supply BiCMOS band-gap reference voltage circuit | |
| CN1963715A (en) | Reference voltage generator | |
| CN112306131B (en) | Reference voltage circuit | |
| JPH07104877A (en) | Reference voltage source of forbidden band width | |
| JPH1078827A (en) | Start circuit for ic | |
| JPH02178716A (en) | Voltage generation circuit | |
| US4945260A (en) | Temperature and supply compensated ECL bandgap reference voltage generator | |
| KR100251576B1 (en) | Reference voltage generator | |
| JPH04315207A (en) | Power supply circuit | |
| KR100399962B1 (en) | Cerrent source circuit | |
| JPH0365716A (en) | Constant voltage circuit | |
| JPH11205045A (en) | Current supplying circuit and bias voltage circuit | |
| JP2001092545A (en) | Self-bias circuit | |
| KR0150196B1 (en) | Bicmos voltage reference generator | |
| CN112306129A (en) | Reference voltage generating circuit | |
| JP2729001B2 (en) | Reference voltage generation circuit | |
| JPH05235662A (en) | Constant current generation circuit | |
| JP2000134045A (en) | Voltage-current conversion circuit | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JP3529601B2 (en) | Constant voltage generator | |
| JP3403054B2 (en) | Temperature characteristic correction circuit | |
| KR0150128B1 (en) | Band gap reference voltage circuit of low voltage operation and low output using negative temperature coefficient resistor | |
| US10644699B2 (en) | Lower voltage switching of current mode logic circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
St.27 status event code: A-1-2-D10-D21-exm-PE0902 |
|
| T11-X000 | Administrative time limit extension requested |
St.27 status event code: U-3-3-T10-T11-oth-X000 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R14-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20120823 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20130821 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140820 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 12 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 13 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20160817 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 14 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| FPAY | Annual fee payment |
Payment date: 20170818 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20180820 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 16 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 17 |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20200919 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20200919 |