KR100392081B1 - 패턴형성방법 - Google Patents
패턴형성방법 Download PDFInfo
- Publication number
- KR100392081B1 KR100392081B1 KR1019970033038A KR19970033038A KR100392081B1 KR 100392081 B1 KR100392081 B1 KR 100392081B1 KR 1019970033038 A KR1019970033038 A KR 1019970033038A KR 19970033038 A KR19970033038 A KR 19970033038A KR 100392081 B1 KR100392081 B1 KR 100392081B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- resist
- insulating film
- pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- 230000007261 regionalization Effects 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000007789 gas Substances 0.000 claims description 68
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 29
- 150000001768 cations Chemical class 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 9
- 125000004430 oxygen atom Chemical group O* 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 229910052754 neon Inorganic materials 0.000 claims description 4
- 229910052743 krypton Inorganic materials 0.000 claims description 3
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 70
- 239000002253 acid Substances 0.000 abstract description 18
- 238000006243 chemical reaction Methods 0.000 abstract description 15
- 239000003377 acid catalyst Substances 0.000 abstract description 14
- 238000005260 corrosion Methods 0.000 abstract description 9
- 230000007797 corrosion Effects 0.000 abstract description 9
- 238000009964 serging Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 194
- 239000010410 layer Substances 0.000 description 28
- 150000004767 nitrides Chemical class 0.000 description 28
- 230000008569 process Effects 0.000 description 17
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 13
- 150000001875 compounds Chemical class 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 9
- 238000000354 decomposition reaction Methods 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 239000003513 alkali Substances 0.000 description 7
- 238000004090 dissolution Methods 0.000 description 7
- 239000002244 precipitate Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000012670 alkaline solution Substances 0.000 description 3
- 239000002585 base Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 125000006239 protecting group Chemical group 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structural Engineering (AREA)
- Architecture (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Materials For Photolithography (AREA)
Abstract
본 발명은 리플로우된 절연막 상에 화학증폭형 레지스트로 이루어진 패턴을 형성하는 경우에 블라인드 오버에징(blind over edging) 및 부식이 없는 양호한 형상의 레지스트 패턴이 형성되도록 하는 패턴 형성 방법에 관한 것이다.
반도체 기판(11) 상에 BPSG막(12)을 형성한 후, Ar 가스(13)를 흐르게 하면서 BPSG막(12)을 리플로우한다. 다음에, BPSG막(12) 위에 화학증폭형 레지스트를 도포하여 레지스트막(15)을 형성한 후, 마스크(16)를 통하여 KrF 엑시머 레이저(17)를 조사하여 레지스트막(15)에 노광한다. BPSG막(12)의 표면에는 고립 전자쌍이 존재하기 않기 때문에, 레지스트막(15) 중의 산이 활성을 잃지 않고 산촉매에 의한 반응이 균일하게 발생하므로, 레지스트막(15)을 현상하면 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(18)이 얻어진다.
Description
본 발명은 반도체 장치의 제조공정의 리소그라피 프로세스에서의 패턴 형성방법에 관한 것이다.
최근, IC 및 LSI 등의 반도체 장치의 제조공정의 미세 패턴 형성공정에서는, 가공치수의 미세화에 따라 KrF 엑시머 레이저(파장 248nm)나 ArF 엑시머 레이저(파장 193nm) 등의 단파장 광원을 이용한 리소그래피 프로세스의 개발이 진행되고 있다. 단파장 광원에 의한 리소그래피 프로세스에서는 일반적으로 화학 증폭이라는 개념을 도입한 화학증폭형 레지스트가 사용되고 있다.
화학증폭형 레지스트란, 에너지빔이 조사되면 산을 발생하는 산발생제와 산에 의해 반응하는 화합물을 포함하는 다성분계 물질로 이루어지고, 산촉매에 의한 반응을 이용하여 현상액에 대한 용해 특성을 변화시킴으로써 미세한 레지스트 패턴을 형성하기 위한 것이다.
이하, 종래의 패턴 형성방법에 대하여 도 6의 (a)∼(d)를 참조하여 설명한다.
우선, 도 6의 (a)에 나타내는 바와 같이, 반도체 기판(1) 상에 절연막으로서의 BPSG막(2)을 700nm 퇴적한 후, 불활성 가스인 N2가스(3)를 흐르게 하면서 850℃의 온도하에서 열처리를 행하고, BPSG막(2)을 리플로우한다. 이 때, BPSG막(2)의 표면부에는 N2가스에 의해 질화층(2a)이 형성된다.
다음에, 도 6의 (b)에 나타내는 바와 같이, BPSG막(2) 상에 2 성분계의 포지티브형 화학증폭형 레지스트(예를 들면, 화광순약제(和光純藥製) : WKR-PT-3)를 스핀 도포한 후에, 프리베이킹을 행하여 레지스트막(5)을 형성한다.
다음에, 도 6의 (c)에 나타내는 바와 같이, 마스크(6)를 이용하여 KrF 엑시머 레이저(7)에 의한 노광을 행한 후, 노광 후 베이킹을 행한다.
다음에 도 6의 (d)에 나타내는 바와 같이, 레지스트막(5)에 대하여 알칼리 수용액으로 현상을 행하여 레지스트 패턴(8)을 얻는다.
이 경우, 레지스트막(5)의 노광부에서 화학증폭형 레지스트로부터 발생한 산에 의한 화합물의 분해 반응이 진행된다. 즉, 산촉매에 의한 반응에 의해 알칼리 용해 특성이 변화함으로써 미세한 레지스트 패턴이 형성된다.
그런데, BPSG막(2) 상에 포지티브형의 화학증폭형 레지스트를 이용하여 레지스트 패턴을 형성하는 경우에는, 도 6의 (d)에 나타내는 바와 같이, 레지스트패턴(8)에 블라인드 오버 에징(blind over edging)이 생겨 양호한 형상의 레지스트 패턴을 형성할 수 없다는 문제가 발생한다. 즉, BPSG막(2) 등의 리플로우성을 갖는 절연막을 퇴적시킨 후, 평탄화를 위하여 800℃∼900℃전후의 온도하에서 N2가스를 흐르게 하여 열처리를 행하여 절연막을 리플로우하고, 리플로우된 절연막 상에 포지티브형의 화학증폭형 레지스트로 이루어진 레지스트 패턴(8)을 형성하면, 레지스트 패턴(8)에 블라인드 오버 에징이 발생하여 양호한 형상을 갖는 레지스트 패턴을 형성할 수 없다. 또, 네가티브형의 화학증폭형 레지스트로 이루어진 레지스트 패턴(8)을 형성하면, 레지스트 패턴(8)에 부식이 발생하여 양호한 형상을 갖는 레지스트 패턴을 형성할 수 없다. 따라서, 화학증폭형 레지스트로 이루어진 레지스트 패턴의 형상이나 해상성이 열화되어 후반부의 공정이 악영향을 받는다는 문제가 있다.
또, 반도체 기판 상에 형성된 TiN막 또는 SiN막 등의 질소원자를 함유하는 질화막 상에 화학증폭형 레지스트로 이루어진 레지스트 패턴을 형성하는 경우에도, 레지스트 패턴의 형상이나 해상성이 열화된다는 문제가 발생한다.
상기의 문제에 대한 대책으로서, 반도체 기판 상에 Si 박막을 형성하는 방법(미국 특허 제5,219,788호) 및 반도체 기판 상에 산화막을 형성하는 방법(일본국 특개평 6-84774)이 제안되어 있다.
도 7은 상기 종래의 방법에 의해 제조되는 반도체 장치의 구조를 도시한다. 도 7에 나타내는 바와 같이, Si 기판으로 이루어진 반도체 기판(1) 상에 형성된BPSG막(2) 상에 Si 또는 SiO2로 이루어진 Si를 포함하는 박막(9)이 형성되고, 이 박막(9)의 위에 레지스트 패턴(8')이 형성되어 있다.
그런데, BPSG막(2)의 표면에 Si를 포함하는 박막(9)을 형성하는 방법은 프로세스의 증가에 따른 작업처리량의 저하, 프로세스의 증가에 수반하는 먼지에 의한 수율의 저하 및 Si를 포함하는 박막(9)과 BPSG막(2)으로 이루어진 2층의 막을 에칭할 필요가 있으므로 제어의 곤란성 및 제조 가격의 증대 등의 면 때문에 실시하기 어렵다.
상기의 문제점을 감안하여, 본 발명은 리플로우된 절연막 또는 질화막의 위에 화학증폭형 레지스트로 이루어진 레지스트 패턴을 형성할 때, 복잡한 공정을 거치지 않고 블라인드 오버 에징이나 부식이 없는 양호한 형상을 갖는 레지스트 패턴을 형성할 수 있도록 하는 것을 목적으로 한다.
도 1의 (a)∼(d)는 본 발명의 제 1 실시예에 관한 패턴 형성 방법의 각 공정을 나타내는 단면도.
도 2의 (a)∼(e)는 본 발명의 제 2 실시예에 관한 패턴 형성 방법의 각 공정을 나타내는 단면도.
도 3의 (a)∼(d)는 본 발명의 제 3 실시예에 관한 패턴 형성 방법의 각 공정을 나타내는 단면도.
도 4의 (a)∼(e)는 본 발명의 제 4 실시예에 관한 패턴 형성 방법의 각 공정을 나타내는 단면도.
도 5의 (a) 및 (b)는 본 발명의 제 4 실시예에 관한 패턴 형성 방법에 사용하는 양이온의 작용 설명도.
도 6의 (a)∼(d)는 제 1 종래예에 관한 패턴 형성 방법의 각 공정을 나타내는 단면도.
도 7은 제 2 종래예에 관한 패턴 형성 방법에 의해 형성되는 패턴을 나타내는 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
11, 21, 31, 41 : 반도체 기판 12, 22, 32, 42 : BPSG막
3 : Ar가스 15, 25, 35, 45 : 레지스트막
16, 26, 36, 46 : 마스크 17, 27, 37, 47 : KrF 엑시머 레이저
18, 28, 38, 48 : 레지스트 패턴 22a, 42a : 질화층
23, 43 : N2 가스 24 : 불산 수용액
33 : O2 가스 42b : 양이온이 주입된 층
44 : Si 양이온
BPSG막 등의 절연막을 N2가스를 흐르게 하면서 리플로우한 후의 절연막 상, 또는 질소원자를 함유하는 TiN막 또는 SiN막 등의 질화막 상에 화학증폭형 레지스트로 이루어진 레지스트 패턴을 형성하면, 이 레지스트 패턴에 블라인드 오버 에징이 발생하는 원인에 대하여 검토한 결과, 다음과 같은 것을 발견하였다. 즉, 리플로우된 절연막 또는 질화막 상에 존재하는 질소원자의 고립 전자쌍이 노광에 의해 화학증폭형 레지스트로부터 발생한 산과, 절연막 또는 질화막과 화학증폭형 레지스트막의 경계면에서 결부됨으로써 산이 활성을 잃게 한다. 따라서 산촉매에 의한 반응이 충분히 일어나지 않으므로, 레지스트 패턴을 형성하기 위한 현상액에 대한 용해 특성의 변화가 충분하게 발생하지 않는다. 따라서, 산촉매에 의한 반응이 충분하게 일어나지 않는 부분의 화학증폭형 레지스트는 현상액에 의하여 확실하게 현상되지 않으므로, 포지티브형의 화학증폭형 레지스트를 이용하는 경우에는 레지스트 패턴에 블라인드 오버 에징이 발생하고, 네가티브형의 화학증폭형 레지스트를 이용하는 경우에는 레지스트 패턴에 부식이 발생되어 양호한 형상을 갖는 레지스트 패턴을 형성할 수 없다.
본 발명은 상기의 사실에 기초하여 이루어진 것으로, 리플로우된 절연막의 표면 또는 질화막의 표면에 존재하는 질소원자의 고립 전자쌍의 영향을 배제한 후에 화학증폭형 레지스트를 도포하여 패턴 형성을 행하는 것이다.
본 발명에 관한 제 1 패턴의 형성 방법은 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과, He, Ne, Ar, Kr 및 Xe 중 적어도 하나를 포함하는 불활성 가스를 흐르게 하면서 절연막을 열처리함으로써 절연막을 리플로우하는 리플로우 공정과, 리플로우된 절연막의 위에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과, 레지스트막을 노광한 후에 현상함으로써 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하고 있다.
제 1 패턴 형성 방법에 의하면, He, Ne, Ar, Kr 및 Xe 중 적어도 하나를 포함하는 불활성 가스를 흐르게 하면서 리플로우성을 갖는 절연막을 열처리하여 상기 절연막을 리플로우하기 때문에, 절연막의 표면에 질화층이 형성되지 않으므로, 질소원자의 고립 전자쌍이 존재하지 않는다.
본 발명에 의한 제 2 패턴 형성 방법은 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과, 산소원자를 함유하는 가스를 흐르게 하면서 절연막을 열처리함으로써 절연막을 리플로우하는 리플로우 공정과, 리플로우된 절연막의 위에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과, 레지스트막을 노광한 후에 현상함으로써 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하고 있다.
제 2 패턴 형성방법에 의하면, 산소원자를 함유하는 가스를 흐르게 하면서 리플로우성을 갖는 절연막을 열처리하여 절연막을 리플로우하기 때문에, 절연막의 표면에 질화층이 형성되지 않으므로, 질소 원자의 고립 전자쌍이 존재하지 않는다.
본 발명에 의한 제 3 패턴 형성 방법은 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과, N2가스를 흐르게 하면서 절연막을 열처리함으로써 절연막을 리플로우하는 리플로우 공정과, 리플로우된 절연막의 표면층을 제거하는 표면층 제거공정과, 표면층 제거된 절연막 상에 화학 증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과, 레지스트막을 노광한 후에 현상함으로써 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하고 있다.
제 3 패턴 형성 방법에 의하면, N2가스를 흐르게 하면서 리플로우성을 갖는 절연막을 열처리하여 리플로우하기 때문에, 절연막의 표면에는 질화층이 형성되지만, 절연막의 표면층을 제거하면 절연막의 표면에 존재하고 있던 질소원자의 고립 전자쌍도 제거된다.
본 발명에 관한 제 4 패턴 형성 방법은 반도체 기판 상에 질소원자를 함유하는 하지막을 형성하는 하지막 형성공정과, 하지막에 양이온을 조사하는 양이온 조사공정과, 양이온이 조사된 하지막 상에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과, 레지스트막을 노광한 후에 현상함으로써 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하고 있다.
제 4 패턴 형성 방법에 의하면, 반도체 기판 상에 퇴적된 질소원자를 함유하는 하지막에 대하여 양이온을 조사하기 때문에, 질소원자의 고립 전자쌍과 조사된 양이온이 결부되므로, 질소원자를 함유하는 하지막의 표면에서 고립 전자쌍의 영향이 배제된다.
제 4 패턴 형성 방법에서, 하지막 형성공정은 반도체 기판 상에 퇴적된 리플로우성을 갖는 절연막을 N2가스를 흐르게 하면서 열처리함으로써 리플로우하는 공정을 포함하는 것이 바람직하다.
제 4 패턴 형성방법에서, 하지막에 조사하는 양이온은 Si의 양이온인 것이 바람직하다.
상술한 목적 및 기타 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
(제 1 실시예)
이하, 본 발명의 제 1 실시예에 의한 패턴 형성 방법에 대하여 도 1의 (a)∼(d)를 참조하여 설명하기로 한다.
제 1 실시예는 종래의 패턴 형성 방법에서의 N2가스를 이용하는 리플로우 대신에 Ar 가스를 이용하는 리플로우를 행하는 것이다.
우선, 도 1의 (a)에 나타내는 바와 같이, 반도체 기판(11) 상에 절연막으로서 BPSG막(12)을 700nm의 두께로 퇴적한 후, 불활성 가스인 Ar 가스(13)를 흐르게 하면서 850℃의 온도하에서 열처리를 행함으로써 BPSG막(12)을 리플로우한다. 리플로우 공정에서, N2가스를 흐르지 않게 하고 있기 때문에, BPSG막(12)의 표면에 질화층이 형성되지 않고, 질소원자는 존재하지 않는다.
BPSG막(12)을 850℃의 온도하에서 열처리하면, 열의 영향에 의해 BPSG막(12)의 표면에 석출물이 나타나므로(부유하므로), 석출물을 BPSG막(12)의 표면으로부터 제거하기 위하여 불활성 가스인 Ar 가스(13)를 흐르게 하는 것이다. 이와 같이하면. 석출물은 불활성 가스와 함께 배출된다.
다음에, 도 1의 (b)에 나타내는 바와 같이 BPSG막(12) 상에 2 성분계의 포지티브형의 화학증폭형 레지스트(예를 들면, 화광순약제 : WKR-PT-3)를 스핀 도포한 후, 90℃의 온도하에서 90초의 프리베이킹을 행하여 레지스트막(15)을 형성한다.
다음에, 도 1의 (c)에 나타내는 바와 같이, 마스크(16)를 이용하여 KrF 엑시머 레이저(17)에 의한 노광을 행한 후, 100℃의 온도하에서 90초의 노광후 베이킹을 행한다. 레지스트막(15)의 노광부에서는 화학증폭형 레지스트로부터 발생한 산에 의한 화합물의 분해 반응이 진행한다. 즉, 산촉매에 의한 반응에 의해 레지스트막(15)의 알칼리 용해 특성이 변화됨으로써 미세한 레지스트 패턴을 형성할 수 있게 된다. 이 때, BPSG막(12)과 레지스트막(15)의 경계면에는 질소 원자 나아가서는 고립 전자쌍이 존재하지 않으므로, 산에 의한 화합물의 분해 반응이 균일하게 진행한다.
다음에, 레지스트막(15)에 대하여 알칼리 수용액으로 60초간의 현상을 행하면, 도 1의 (d)에 나타내는 바와 같이, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(18)을 얻을 수 있다.
제 1 실시예에 의하면, N2가스 대신 Ar 가스를 이용하여 BPSG막(12)을 리플로우하므로, BPSG막(12)의 표면에 질화층이 생기지 않는다. 따라서, 고립 전자쌍이 존재하지 않는 BPSG막(12)의 표면에 화학증폭형 레지스트가 도포되므로, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(18)을 형성할 수 있다.
또, 제 1 실시예에 있어서는 리플로우시에 흐르는 가스로서 Ar 가스를 이용하였으나, 그 대신에 He, Ne, Ar, Kr 및 Xe 중 적어도 하나를 포함하는 불활성 가스를 이용하여도 된다.
(제 1 실시예의 비교예)
우선, 반도체 기판 상에 절연막으로서의 BPSG막을 700nm 퇴적한 후, 불활성 가스인 N2가스를 흐르게 하면서 850℃의 온도하에서 열처리를 행하고, BPSG막을 리플로우한다. 이 때, BPSG막의 표면부에는 N2가스에 의해 질화층이 형성된다.
다음에, BPSG막 상에 2 성분계의 포지티브형의 화학증폭형 레지스트(예를 들면, 화광순약제 : WKR-PT-3)를 스핀 도포한 후, 90℃의 온도하에서 90초의 프리베이킹을 행하여 레지스트막을 형성한다.
다음에 마스크를 이용하여 KrF 엑시머 레이저에 의한 노광을 행한 후, 100℃의 온도하에서 90초의 노광후 베이킹을 행한다.
다음에, 레지스트막에 대하여 알칼리 수용액에 의해 60초간의 현상을 행하여 레지스트 패턴을 얻는다.
그런데, BPSG막 상에 형성된 레지스트 패턴에는 블라인드 오버 에징이 발생하였다.
이로써, N2가스를 이용하는 리플로우 대신 Ar 가스를 이용하는 리플로우를 행하는 제 1 실시예의 효과를 확인할 수 있었다.
(제 2 실시예)
이하, 본 발명의 제 2 실시예에 의한 패턴 형성방법에 대하여 도 2의 (a)∼(e)를 참조하여 설명한다.
제 2 실시예는 종래의 패턴 형성방법에 대하여, N2가스를 이용하는 리플로우에 의하여 형성된 질화층을 에칭에 의하여 제거하는 공정을 부가한 것이다.
우선, 도 2의 (a)에 나타내는 바와 같이, 반도체 기판(21) 상에 절연막으로서의 BPSG막(22)을 700nm의 두께로 퇴적한 후, N2가스(23)를 흐르게 하면서 850℃의 온도하에서 열처리를 행함으로써 BPSG막(22)을 리플로우한다. 리플로우 공정에있어서, N2가스(23)를 흐르게 하기 때문에, BPSG막(22)의 표면에 질화층(22a)이 형성된다. N2가스(23)를 흐르게 하는 이유는 제 1 실시예와 마찬가지로, BPSG막(22)의 표면에 나타나는 석출물을 제거하기 위함이다.
다음에, 도 2의 (b)에 나타내는 바와 같이, 불산 수용액(24)을 이용하여 BPSG막(22)을 50nm의 두께만큼 에칭함으로써 질화층(22a)을 제거한다. 질화층(22a)이 제거되었기 때문에, BPSG막(22)의 표면에 질소원자는 존재하지 않는다.
다음에, 도 2의 (c)에 나타내는 바와 같이, BPSG막(22) 상에 2 성분계의 포지티브형의 화학증폭형 레지스트(예를 들면, 화광순약제 : WKR-PT-3)를 스핀 도포한 후, 90℃의 온도하에서 90초의 프리베이킹을 행하여 레지스트막(25)을 형성한다.
다음에, 도 2의 (d)에 나타내는 바와 같이, 마스크(26)를 이용하여 KrF 엑시머 레이저(27)에 의한 노광을 행한 후, 100℃의 온도하에서 90초의 노광후 베이킹을 행한다. 레지스트막(25)의 노광부에서는 화학증폭형 레지스트로부터 발생한 산에 의한 화합물의 분해 반응이 진행된다. 즉, 산촉매에 의한 반응에 의해 레지스트막(25)의 알칼리 용해 특성이 변화됨으로써, 미세한 레지스트 패턴을 형성할 수 있게 된다. 이 때, BPSG막(22)과 레지스트막(25)의 경계면에는 질소 원자, 나아가서는 고립 전자쌍이 존재하지 않으므로, 산에 의한 화합물의 분해 반응이 균일하게 진행된다.
다음에, 레지스트막(25)에 대하여 알칼리 수용액으로 60초간의 현상을 행하면, 도 2의 (e)에 나타내는 바와 같이, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(28)을 얻을 수 있었다.
제 2 실시예에 의하면, N2가스를 이용하는 리플로우에 의해 BPSG막(22)의 표면에 형성된 질화층(22a)을 에칭에 의하여 제거하기 때문에, 고립 전자쌍이 존재하지 않는 BPSG막(22)의 표면에 화학증폭형 레지스트를 도포할 수 있으므로, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(28)을 형성할 수 있다.
또, 제 2 실시예에 있어서는 불산 수용액(24)을 이용하는 습식 에칭에 의해 질화층(22a)을 제거하였으나, 그 대신에 건식 에칭을 이용하여도 된다.
(제 3 실시예)
이하, 본 발명의 제 3 실시예에 의한 패턴 형성방법에 대하여 도 3의 (a)∼(d)를 참조하여 설명한다.
제 3 실시예는 종래의 패턴 형성방법에서의 N2가스를 이용하는 리플로우 대신 O2가스를 이용하는 리플로우를 행하는 것이다.
우선, 도 3의 (a)에 나타내는 바와 같이, 반도체 기판(31) 상에 절연막으로서의 BPSG막(32)을 700nm의 두께로 퇴적한 후, O2가스(33)를 흐르게 하면서 850℃의 온도하에서 열처리를 행함으로써 BPSG막(32)을 리플로우한다. O2가스(33)를 흐르게 하는 이유는 제 1 실시예와 마찬가지로, BPSG막(32)의 표면에 나타나는 석출물을 제거하기 위함이다.
그런데, O2가스(33)를 흐르게 하면서 BPSG막(32)을 리플로우하면 산소 원자가 BPSG막(32)을 통과하여 반도체 기판(31)에 침입하고, 반도체 기판(31)의 표면부를 산화시킬 우려가 있다. 따라서, O2가스(33)를 흐르게 하면서 BPSG막(32)을 리플로우하는 경우에는, BPSG막(32) 아래에 산소원자를 통과시키기 어려운 SiN막 등의 질화막을 형성하여 두는 것이 바람직하다. 이와 같이 하면, 산소원자가 반도체 기판(31)에 침입하기 어려우므로, 반도체 기판(31)의 표면부가 산화되는 사태를 피할 수 있다.
다음에, 도 3의 (b)에 나타내는 바와 같이, BPSG막(32) 상에 2 성분계의 포지티브형의 화학증폭형 레지스트(예를 들면, 화광순약제 : WKR-PT-3)를 스핀 도포한 후, 90℃의 온도하에서 90초의 프리베이킹을 행하여 레지스트막(35)을 형성한다.
다음에, 도 3의 (c)에 나타내는 바와 같이, 마스크(36)를 이용하여 KrF 엑시머 레이저(37)에 의한 노광을 행한 후, 100℃의 온도하에서 90초간 노광후 베이킹을 행한다. 레지스트막(35)의 노광부에서는 화학증폭형 레지스트로부터 발생한 산에 의한 화합물의 분해 반응이 진행된다. 즉, 산촉매에 의한 반응에 의해 레지스트막(35)의 알칼리 용해 특성이 변화됨으로써, 미세한 레지스트 패턴을 형성할 수 있게 된다. 이 때, BPSG막(32)과 레지스트막(35)의 경계면에는 질소원자, 나아가서는 고립 전자쌍이 존재하지 않으므로, 산에 의한 화합물의 분해반응이 균일하게 진행된다.
BPSG막(32)의 표면에 질소원자가 존재하기 않는 이유는 리플로우 공정에서 N2가스를 이용하지 않아 질소원자가 존재하지 않기 때문이거나, 또는 O2가스를 이용하여 리플로우함으로써 BPSG막(32)의 표면층에 형성된 산화막이 질화층의 형성을 저지하기 때문이라고 생각된다.
다음에, 레지스트막(35)에 대하여 알칼리 수용액에 의해 60초간 현상을 행하면, 도 3의 (d)에 나타내는 바와 같이, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(38)을 얻을 수 있었다.
제 3 실시예에 의하면, N2가스 대신 O2가스를 이용하여 BPSG막(32)을 리플로우하므로, BPSG막(32)의 표면에 질화층이 생길 수 없다. 따라서, 고립 전자쌍이 존재하지 않는 BPSG막(32)의 표면에 화학증폭형 레지스트를 도포할 수 있으므로, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(38)을 형성할 수 있다.
또, 제 3 실시예에 있어서, 리플로우시에 흐르는 산소원자를 함유하는 가스로서 O2가스를 이용하였으나, 그 대신에 O3가스 또는 O2가스와 H2가스로 이루어진 혼합가스를 이용하여도 된다.
(제 4 실시예)
이하, 본 발명의 제 4 실시예에 의한 패턴 형성 방법에 대하여 도 4의 (a)∼(e)를 참조하여 설명한다.
제 4 실시예는 종래의 패턴 형성 방법에 대하여 N2 가스를 이용하는 리플로우에 의하여 형성된 질화층을 갖는 절연막에 Si의 양이온을 조사하는 공정을 부가한 것이다.
우선, 도 4의 (a)에 나타내는 바와 같이, 반도체 기판(41) 상에 절연막으로서의 BPSG막(42)을 700nm의 두께로 퇴적한 후, N2가스(43)를 흐르게 하면서 850℃의 온도하에서 열처리를 행함으로써 BPSG막(42)을 리플로우한다. 리플로우 공정에 있어서, N2가스(43)를 흐르게 하기 때문에, BPSG막(42)의 표면에 질화층(42a)이 형성되므로, BPSG막(42)은 표면에 질소원자를 함유하는 막으로 되어 있다. N2가스(43)를 흐르게 하는 이유는 제 1 실시예와 마찬가지로, BPSG막(42)의 표면에 나타나는 석출물을 제거하기 위함이다.
다음에, 도 4의 (b)에 나타내는 바와 같이, Si의 양이온(44)을 BPSG막(42)에 조사하여 상기 BPSG막(42)의 표면에 양이온이 주입된 층(42b)을 형성한다. 양이온 조사공정에서, BPSG막(42)의 표면 부근에서는 양이온이 주입된 층(42b)의 양이온과 질화층(42a)(도 4의 (a)를 참조)의 질소원자의 고립 전자쌍이 결부된다.
도 5의 (a)는 Si의 양이온과 질소원자의 고립 전자쌍의 결부 상태를 나타내고 있고, 이 결부 때문에 질소원자의 고립 전자쌍은 산촉매의 반응에 영향을 미치지 않게 된다.
다음에 도 4의 (c)에 나타내는 바와 같이, BPSG막(42) 상에 2 성분계의 포지티브형의 화학증폭형 레지스트(예를 들면, 화광순약제 : WKR-PT-3)를 스핀 도포한 후, 90℃의 온도하에서 90초간 프리베이킹을 행하여 레지스트막(45)을 형성한다.
다음에, 도 4의 (d)에 나타내는 바와 같이, 마스크(46)를 이용하여 KrF 엑시머 레이저(47)에 의한 노광을 행한 후, 100℃의 온도하에서 90초간 노광후 베이킹을 행한다. 레지스트막(45)의 노광부에서는 화학증폭형 레지스트로부터 발생한 산에 의한 화합물의 분해반응이 진행된다. 즉, 산촉매에 의한 반응에 의해 알칼리 용해 특성이 변화됨으로써, 미세한 레지스트 패턴을 형성할 수 있게 된다. 이 때, BPSG막(42)과 레지스트막(45)의 경계면에서는 양이온이 주입된 층(42b)의 Si의 양이온과 질화층(42a)의 질소원자의 고립전자쌍이 결부되어 있기 때문에, 고립 전자쌍이 레지스트막(45)의 노광부에서 발생한 산의 활성을 잃지 않게 하므로, 산에 의한 화합물의 분해반응이 균일하게 진행된다.
다음에, 레지스트막(45)에 대하여 알칼리 수용액에 의해 60초간 현상을 행하면, 도 4의 (e)에 나타내는 바와 같이, 블라인드 오버 에징이 없는 양호한 형상의레지스트 패턴(48)을 얻을 수 있다.
제 4 실시예에 의하면, N2가스를 이용하여 리플로우함으로써 형성되는 질화층(42a)을 갖는 BPSG막(42)에 대하여 Si의 양이온(44)을 조사함으로써, 상기 Si의 양이온(44)이 질소원자의 고립 전자쌍과 결부되어 고립 전자쌍의 영향을 배제한다. 따라서, 고립 전자쌍의 영향이 없는 BPSG막(42)의 표면에 화학증폭형 레지스트를 도포할 수 있으므로, 블라인드 오버 에징이 없는 양호한 형상의 레지스트 패턴(48)을 형성할 수 있다.
또, 어느 정도의 크기를 갖는 Si의 양이온을 이용하면, 양이온이 BPSG막(42)의 표면 부근에 잔류되기 쉬워지므로, BPSG막(42) 표면의 고립 전자쌍과 결부되는효과를 크게 할 수 있다.
또, 제 4 실시예에서는 Si의 양이온(44)을 조사하였으나, H 등의 다른 양이론을 이용하여도 된다. 도 5의 (b)는 H의 양이온과 질소원자의 고립 전자쌍의 결부 상태를 나타내고 있으며, 이 결부 때문에 질소원자의 고립 전자쌍은 산촉매 반응에 영향을 미치지 않게 된다.
또, 양이온의 조사는 이온 주입법이나 플라즈마 도핑법을 이용할 수 있다.
또, 제 4 실시예에서는 질소원자를 함유하는 막은 반도체 기판(41) 위에 형성된 BPSG막(42)을 N2가스를 이용하여 리플로우한 막이었으나, 그것 대신에, 예를 들어, 반도체 기판(41) 상에 형성된 TiN 막이나 SiN 막 등의 질화막이어도 된다.
또, 제 1 ∼ 제 4 실시예에서의 화학증폭형 레지스트로서는 산에 의하여 이탈되는 보호기를 포함하는 수지와 산발생제로 이루어진 2 성분계의 레지스트, 또는 알칼리 가용성 수지, 보호기를 포함하는 화합물 또는 수지 및 산발생제로 이루어진 3 성분계의 레지스트를 이용할 수 있다. 또, 포지티브형 또는 네가티브형 중 어느 하나의 화학증폭형 레지스트라도 된다.
또, 제 1 ∼ 제 4 실시예에서는 절연막으로서 BPSG막을 이용하였으나, 그 대신에 BSG막, PSG막 또는 SOG막 등의 리플로우성을 갖는 절연막을 이용하여도 된다.
또, 제 1 실시예에서는 Ar가스(13)를 흐르게 하면서, 제 2 실시예에서는 N2가스(23)를 흐르게 하면서, 제 3 실시예에서는 O2가스(33)를 흐르게 하면서, 제 4 실시예에서는 N2가스(43)를 흐르게 하면서 각각 리플로우하였으나, 가스를 흐르게하는 이유는 상술한 바와 같이, BPSG막의 표면에 나타나는 석출물을 제거하기 위함이기 때문에 가스를 공급함으로써 가스를 흐르게 하는 경우 대신에, 분위기 중의 가스를 진공 상태가 되게 함으로써 가스를 흐르게 하는 상태를 만들어도 된다.
제 1 패턴 형성 방법에 의하면, 리플로우성을 갖는 절연막을 N2가스가 함유되지 않은 불활성 가스를 흐르게 하면서 리플로우하기 때문에, 절연막의 질화층이 형성되지 않으므로, 질소원자의 고립 전자쌍이 존재하지 않는 절연막 위에 화학증폭형 레지스트를 도포할 수 있다. 따라서, 노광후의 화학증폭형 레지스트에서의 산촉매에 의한 반응을 고립 전자쌍의 영향을 받지 않고 진행할 수 있으므로, 블라인드 오버 에징이나 부식이 없는 양호한 형상의 레지스트 패턴을 형성할 수 있다.
제 2 패턴 형성 방법에 의하면, 리플로우성을 갖는 절연막을 산소원자를 함유하는 가스를 흐르게 하면서 리플로우하기 때문에, 절연막의 표면에 질화층이 형성되지 않으므로, 질소원자의 고립 전자쌍이 존재하지 않는 절연막 상에 화학증폭형 레지스트를 도포할 수 있다. 따라서, 노광후의 화학증폭형 레지스트에서의 산촉매에 의한 반응을 고립 전자쌍의 영향을 받지 않고 진행할 수 있으므로, 블라인드 오버 에징이나 부식이 없는 양호한 형상의 레지스트 패턴을 형성할 수 있다.
제 3 패턴 형성 방법에 의하면, 절연막의 표면에서 형성된 질화층을 제거한 후에 화학증폭형 레지스트를 도포하므로, 질소원자의 고립 전자쌍이 존재하지 않는 절연막의 표면에 화학증폭형 레지스트를 도포할 수 있다. 따라서, 노광후의 화학증폭형 레지스트에서의 산촉매에 의한 반응을 고립 전자쌍의 영향을 받지 않고 진행할 수 있으므로, 블라인드 오버 에징이나 부식이 없는 양호한 형상의 레지스트 패턴을 형성할 수 있다.
제 4 패턴 형성 방법에 의하면, 질소원자를 함유하는 하지막에 대하여 양이온을 조사함으로써 하지막의 표면에서의 고립 전자쌍의 영향을 배제하므로, 질소원자의 고립 전자쌍이 영향을 미치지 않는 하지막 상에 화학증폭형 레지스트를 도포할 수 있다. 따라서, 노광후의 화학증폭형 레지스트에서의 산촉매에 의한 반응을 고립 전자쌍의 영향을 받지 않고 진행할 수 있으므로, 블라인드 오버 에징이나 부식이 없는 양호한 형상의 레지스트 패턴을 형성할 수 있다.
제 4 패턴 형성 방법에서, 질소원자를 함유하는 하지막이 N2가스를 이용하는 리플로우에 의해 형성된 절연막이라면, N2가스에 의해 리플로우된 절연막 상에서도 블라인드 오버 에징이나 부식이 없는 양호한 레지스트 패턴을 형성할 수 있다.
제 4 패턴 형성 방법에서, Si의 양이온이 소정의 크기를 갖는다면, Si의 양이온은 하지막의 표면 부근에 잔류되기 쉬우므로, Si의 양이온과 질소원자의 고립 전자쌍이 결부되기 쉽다.
본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 첨부된 특허청구범위에 개시된 본 발명의 사상과 범위를 통해 각종, 수정, 변경, 대체 및 부가가 가능할 것이다.
Claims (6)
- 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과,He, Ne, Ar, Kr 및 Xe 중 적어도 하나를 포함하는 불활성 가스를 흐르게 하면서 상기 절연막을 열처리함으로써 상기 절연막을 리플로우하는 리플로우 공정과,리플로우된 절연막 위에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과,상기 레지스트막을 노광한 후에 현상함으로써 상기 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
- 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과,산소 원자를 함유하는 가스를 흐르게 하면서 상기 절연막을 열처리함으로써 상기 절연막을 리플로우하는 리플로우 공정과,리플로우된 절연막 상에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과,상기 레지스트막을 노광한 후에 현상함으로써 상기 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
- 반도체 기판 상에 리플로우성을 갖는 절연막을 퇴적하는 절연막 퇴적공정과,N2가스를 흐르게 하면서 상기 절연막을 열처리함으로써 상기 절연막을 리플로우하는 리플로우 공정과,리플로우된 절연막의 표면층을 제거하는 표면층 제거공정과,표면층이 제거된 상기 절연막 위에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과,상기 레지스트막을 노광한 후에 현상함으로써 상기 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
- 반도체 기판 상에 질소원자를 함유하는 하지막을 형성하는 하지막 형성공정과,상기 하지막에 양이온을 조사하는 양이온 조사공정과,양이온이 조사된 상기 하지막 위에 화학증폭형 레지스트를 도포하여 레지스트막을 형성하는 레지스트막 형성공정과,상기 레지스트막을 노광한 후에 현상함으로써 상기 레지스트막으로 이루어진 패턴을 형성하는 패턴 형성공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
- 제 4 항에 있어서,상기 하지막 형성공정은 반도체 기판 상에 퇴적된 리플로우성을 갖는 절연막을 N2가스를 흐르게 하면서 열처리함으로써 상기 절연막을 리플로우하는 공정을 포함하는 것을 특징으로 하는 패턴 형성 방법.
- 제 4 항에 있어서,상기 하지막에 조사하는 양이온은 Si의 양이온인 것을 특징으로 하는 패턴 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18572596 | 1996-07-16 | ||
| JP???8-185725 | 1996-07-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980011726A KR980011726A (ko) | 1998-04-30 |
| KR100392081B1 true KR100392081B1 (ko) | 2003-10-22 |
Family
ID=16175770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970033038A Expired - Fee Related KR100392081B1 (ko) | 1996-07-16 | 1997-07-16 | 패턴형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5866302A (ko) |
| JP (1) | JPH1083989A (ko) |
| KR (1) | KR100392081B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000206675A (ja) * | 1999-01-12 | 2000-07-28 | Nikon Corp | 転写マスク用ブランクスおよび転写マスク |
| US6573189B1 (en) | 2001-11-07 | 2003-06-03 | Taiwan Semiconductor Manufacturing Company | Manufacture method of metal bottom ARC |
| KR100493029B1 (ko) | 2002-10-26 | 2005-06-07 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성방법 |
| US9412614B2 (en) | 2014-05-29 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nano wire structure and method for fabricating the same |
| KR20220121720A (ko) * | 2021-02-25 | 2022-09-01 | 에이에스엠 아이피 홀딩 비.브이. | 포스포실리케이트 유리 층을 형성하는 방법, 방법을 사용하여 형성된 구조 및 방법을 수행하기 위한 시스템 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684774A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH07130757A (ja) * | 1993-10-28 | 1995-05-19 | Sony Corp | バイポーラトランジスタの製造方法 |
| JPH08186175A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 半導体装置の配線形成方法及び成膜装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5219788A (en) * | 1991-02-25 | 1993-06-15 | Ibm Corporation | Bilayer metallization cap for photolithography |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| JP3161040B2 (ja) * | 1992-06-16 | 2001-04-25 | ソニー株式会社 | 半導体装置の製造方法 |
| JP2734344B2 (ja) * | 1993-08-20 | 1998-03-30 | 株式会社デンソー | 半導体装置の製造方法 |
| US5670404A (en) * | 1996-06-21 | 1997-09-23 | Industrial Technology Research Institute | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer |
| US5656556A (en) * | 1996-07-22 | 1997-08-12 | Vanguard International Semiconductor | Method for fabricating planarized borophosphosilicate glass films having low anneal temperatures |
-
1997
- 1997-06-17 JP JP9159731A patent/JPH1083989A/ja not_active Withdrawn
- 1997-07-14 US US08/892,070 patent/US5866302A/en not_active Expired - Fee Related
- 1997-07-16 KR KR1019970033038A patent/KR100392081B1/ko not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0684774A (ja) * | 1992-08-31 | 1994-03-25 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JPH07130757A (ja) * | 1993-10-28 | 1995-05-19 | Sony Corp | バイポーラトランジスタの製造方法 |
| JPH08186175A (ja) * | 1994-12-28 | 1996-07-16 | Sony Corp | 半導体装置の配線形成方法及び成膜装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5866302A (en) | 1999-02-02 |
| KR980011726A (ko) | 1998-04-30 |
| JPH1083989A (ja) | 1998-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010013818A (ko) | 포토레지스트 현상액 및 현상 방법 | |
| US20060281320A1 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
| US6383723B1 (en) | Method to clean substrate and improve photoresist profile | |
| KR100293975B1 (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| GB2332777A (en) | Forming electrodes for semiconductor devices | |
| US7358111B2 (en) | Imageable bottom anti-reflective coating for high resolution lithography | |
| KR100392081B1 (ko) | 패턴형성방법 | |
| US5322764A (en) | Method for forming a patterned resist | |
| JP2003218009A (ja) | エッチングパターン形成方法、及び微細パターン加工品 | |
| US7064075B2 (en) | Method for manufacturing semiconductor electronics devices | |
| KR100320898B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| JP2000267298A (ja) | 化学増幅系レジストのパターン形成方法 | |
| US6319843B1 (en) | Nitride surface passivation for acid catalyzed chemically amplified resist processing | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| US6423479B1 (en) | Cleaning carbon contamination on mask using gaseous phase | |
| JP3988873B2 (ja) | 半導体装置の製造方法 | |
| KR100274751B1 (ko) | 화학증폭형감광막패턴방법 | |
| US6762001B2 (en) | Method of fabricating an exposure mask for semiconductor manufacture | |
| KR100545172B1 (ko) | 반도체 장치의 사진 식각 방법 | |
| KR950009292B1 (ko) | 실리레이션 레지스트 패턴형성방법 | |
| KR100261992B1 (ko) | 반도체 소자의 미세 선폭 형성방법 | |
| KR100664865B1 (ko) | 표면에 산화층이 형성된 금속 배선의 형성 방법 및 상기금속 배선이 형성된 반도체 소자 | |
| JP4075024B2 (ja) | パターンの形成方法 | |
| JP2003031486A (ja) | 微細レジストパターンの形成方法 | |
| KR20060000487A (ko) | 반도체 소자의 레지스트 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970716 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20010404 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970716 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20030129 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20030609 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20030707 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20030708 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20060626 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20070625 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070625 Start annual number: 5 End annual number: 5 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |