[go: up one dir, main page]

KR100386159B1 - 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법 - Google Patents

레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법 Download PDF

Info

Publication number
KR100386159B1
KR100386159B1 KR10-2001-0007752A KR20010007752A KR100386159B1 KR 100386159 B1 KR100386159 B1 KR 100386159B1 KR 20010007752 A KR20010007752 A KR 20010007752A KR 100386159 B1 KR100386159 B1 KR 100386159B1
Authority
KR
South Korea
Prior art keywords
etching
depositing
laser interferometer
dielectric material
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR10-2001-0007752A
Other languages
English (en)
Other versions
KR20020067259A (ko
Inventor
김인수
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0007752A priority Critical patent/KR100386159B1/ko
Publication of KR20020067259A publication Critical patent/KR20020067259A/ko
Application granted granted Critical
Publication of KR100386159B1 publication Critical patent/KR100386159B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 레이저 간섭계(LASER interferometer)를 이용한 반도체 다층 배선 구조 형성 방법에 관한 것이다.
본 발명은 반도체 기판상에 확산 방지층을 증착하는 단계와; 확산 방지층상에 층간 절연막인 제 1 저유전 물질을 증착하는 단계와; 제 1 저유전 물질상에 식각 저지층을 증착하는 단계와; 식각 저지층상에 층간 절연막인 제 2 저유전 물질을 증착하는 단계와; 제 2 저유전 물질상에 트렌치용 마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와; 레이저 간섭계를 이용하여 식각 저지층까지 트렌치를 식각하는 제 1 식각 단계와; 트렌치용 마스크를 제거하고 비아용 마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와; 레이저 간섭계를 이용하여 확산 방지층까지 비아 홀을 식각하는 제 2 식각 단계와; 확산 방지층을 식각하는 제 3 식각 단계로 이루어진다. 따라서, 본 발명은 레이저 간섭계에 의한 정확한 식각 정지 시점 판단이 가능하므로, 식각 저지층의 두께를 최대한 얇게 구현할 수 있는 바, 전체 유전율의 상승을 방지하고 신호 지연 문제를 해결하여 제품 신뢰성을 향상시킬 수 있는 효과가 있다.

Description

레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법{METHOD FOR PROVIDING A MULTI LAYER IN A SEMICONDUCTOR DEVICE BY USING LASER INTERFEROMETER}
본 발명은 반도체 다층 배선 구조 형성 방법에 관한 것으로, 특히, 레이저 간섭계(LASER interferometer)를 이용한 반도체 다층 배선 구조 형성 방법에 관한 것이다.
급격한 전자 기술 분야의 발달로 인해 반도체 제조 분야에는 다층 배선 구조가 도입되었으며, 소자의 미세화, 대용량화, 고집적화를 수용하기 위해 보다 정밀하고 복잡한 다층 배선 구조 형성 기술이 반도체 제조 분야에 적용되고 있다.
그런데, 이러한 다층 배선 구조는 배선간의 거리 감소로 인해 같은 층 배선간의 정전 용량을 증가시키고, 이로 인해 배선간의 신호 지연을 발생시킨다는 문제가 제기되었다. 이러한 신호 지연 문제는 소자의 동작 특성을 좌우하는 매우 첨예한 문제인 바, 층내 배선간의 정전 용량을 줄이기 위해서 배선 두께를 줄이고 층간 절연막의 두께를 증가시키는, 즉, 낮은 비저항을 갖는 배선 재료, 예컨대, 구리와, 낮은 비유전율을 갖는 다양한 층간 절연막이 요구되게 되었다.
그런데, 구리의 경우, 식각 부산물의 증기압이 낮기 때문에 건식 식각에 많은 어려움이 따른다는 문제가 있었다.
다마신(Damascene) 공정은 이러한 건식 식각의 어려움을 해결하면서 구리 배선을 효율적으로 패터닝하기 위한 공정으로서, 반도체 다층 배선 구조를 위해 홀을 형성하고 채우는 일련의 과정들을 포함한다. 이러한 다마신 공정에서는 식각 저지층이 필수적으로 사용되며, 특히, 얇은 막의 저유전율을 갖는 물질, 예컨대, 실리콘 질화물이 대표적인 식각 저지층으로 사용되고 있다(얇은 막의 저유전 물질을 사용하는 이유는, 식각 저지층의 유전율이 커질 경우 층간 절연막의 유전율도 증가되기 때문임).
이때, 이러한 식각 저지층을 식각하는 방법으로서, OES(Optical Emission Spectroscopy)를 이용한 EPD(End Point Detector) 기법이 사용되고 있다. 즉, 종래의 식각 저지층의 식각 방법은 플라즈마내의 반응 물질을 검출하여 반응 물질의 변화를 통해 식각 종말점을 결정하는 방식을 채용하고 있다.
그런데, 이러한 종래의 방식을 채용할 경우, 얇은 막의 저유전 물질인 식각 저지층이 과도하게 식각될 수 있다는 문제가 제기되었다.
즉, 일반적인 EPD 기법은 질화막의 노출을 감지하고 나서야 식각 공정을 중지하는 바, 부정확한 식각 종말점 판단으로 식각 저지층이 손실될 수 있다는 문제가 제기되었다. 이러한 문제는 반도체 제조 공정의 전체적인 유전율을 결정하는 식각 저지층의 두께를 두껍게 설정할 수밖에 없다는 결과를 초래하게 되었고, 따라서, 전체적인 유전율이 상승하게 되어 제품 수율이 감소되는 문제를 발생시켰다.
따라서, 본 발명은 상술한 문제를 해결하기 위해 안출한 것으로, 반도체 다층 배선 구조 형성 공정의 식각 공정시에, 레이저 광원의 입사파와 반사파의 경로차에 따라 식각 종말점을 결정하여 식각 저지층이 노출되기 전에 식각 공정을 정지시켜, 보다 정확한 식각 정지 공정을 수행함으로써, 낮은 유전율과 신호 지연 문제를 해결할 수 있는 반도체 다층 배선 구조를 형성하도록 한 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법을 제공하는데 그 목적이 있다.
이러한 목적을 달성하기 위하여 본 발명은, 반도체 기판상에 확산 방지층을 증착하는 단계와; 확산 방지층상에 층간 절연막인 제 1 저유전 물질을 증착하는 단계와; 제 1 저유전 물질상에 식각 저지층을 증착하는 단계와; 식각 저지층상에 층간 절연막인 제 2 저유전 물질을 증착하는 단계와; 제 2 저유전 물질상에 트렌치용마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와; 레이저 간섭계를 이용하여 식각 저지층까지 트렌치를 식각하는 제 1 식각 단계와; 트렌치용 마스크를 제거하고 비아용 마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와; 레이저 간섭계를 이용하여 확산 방지층까지 비아 홀을 식각하는 제 2 식각 단계와; 확산 방지층을 식각하는 제 3 식각 단계를 포함하는 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법을 제공한다.
도 1a 내지 도 1j는 본 발명의 바람직한 실시예에 따른 레이저 간섭계(LASER interferometer)를 이용한 반도체 다층 배선 구조 형성 과정을 도시한 도면,
도 2는 본 발명에 따른 레이저 간섭계를 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판
102 : 확산 방지층
104, 108 : 저유전 물질
106 : 식각 저지층
110 : 마스크
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.
도 1a 내지 도 1j는 본 발명의 바람직한 실시예에 따른 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 과정을 설명하기 위한 도면이다.
먼저, 반도체 기판(100)상에 확산 방지층(102)을 증착한다(도 1a). 이러한 확산 방지층(102)에는 실리콘 질화물(silicon nitride)이 사용될 수 있다.
다음으로, 도 1a의 공정을 통해 형성된 확산 방지층(102)상에 층간 절연막인 제 1 저유전 물질(104)을 증착한다(도 1b). 이러한 저유전 물질(104)은 유기물 또는 무기물이며, 바람직하게는 SiOF, HSQ, MSQ, HOSP, 폴리머 등이 사용될 수 있다. 또한, 성막 방법에 따라 CVD 기법과 "Spin on deposition" 기법으로 구분될 수 있다.
도 1c에서는 도 1b에서 형성된 제 1 저유전 물질(104)상에 식각 저지층(106), 예컨대, 실리콘 질화물을 증착한다. 이때, 식각 저지층(106)은 SiN,WN, TaN 등이 사용될 수 있으며, 바람직하게는 Si3N4이 사용될 수 있다.
또한, 도 1d에서는 형성된 식각 저지층(106)상에 도 1b의 공정과 동일한 층간 절연막인 제 2 저유전 물질(108)을 증착한다(도 1d).
이러한 제 2 저유전 물질(108)상에 트렌치용 마스크(110)를 증착하여 포토레지스트 패턴을 형성한다(도 1e, 도 1f).
이후, 도 1g에서는 식각 저지층(106)까지 트렌치를 식각, 예컨대, 플라즈마를 이용하여 건식 식각한다. 이때, 이러한 식각 공정은 본 발명에 따른 레이저 간섭계를 이용하여 구현될 수 있다.
레이저 간섭계라 함은, 레이저 광원을 입사시켜 입사파와 반사파의 경로차를 측정하고, 수신되는 레이저 신호의 위상차를 비교하여 광신호의 도래 방향 각도를 결정하는 수신 방식을 적용한 기술을 일컫는다.
도 2는 이러한 레이저 간섭계를 설명하기 위한 도면이다.
식각 두께는 2dsinθ=nX에 의해서 결정된다. 여기서, X는 파장, θ는 입사각도, n은 굴절률이다. 위 식에 의해서 식각 두께를 알 수 있으므로 정확하게 두께는 예측할 수 있으며 실시간으로 식각 두께를 알 수 있다.
도 2에 도시한 바와 같이, 도 1g의 과정은 제 2 저유전 물질(108)로 입사되는 레이저 광원의 입사파와 반사파의 경로차(2dsinθ)에 따라 제 2 저유전 물질(108)의 식각율을 계산하고, 식각율에 따른 식각 종말점, 즉, 식각 저지층(106)이 노출되기 직전의 시점을 검출하여 트렌치 식각 공정을 정지시키는과정을 포함한다.
이때, 이러한 도 1g의 식각 단계는, 트렌치 식각 공정 수행시에는 저선택비의 식각율을 적용한 식각 공정을 수행하고, 레이저 간섭계를 이용하여 식각 종말점을 검출한 후에는 고선택비 식각율을 적용한 식각 공정을 수행하는 것을 특징으로 한다.
한편, 도 1h에서는 도 1e에서 형성된 트렌치용 마스크(110)를 제거하고 비아용 마스크(110)를 증착하여 포토레지스트 패턴을 형성한다.
이후, 도 1i에서는 상술한 레이저 간섭계를 이용하여 확산 방지층(102)까지 비아 홀을 식각하고, 도 1j에서는 확산 방지층(102)을 식각하여 본 발명에 따른 다층 배선 구조를 형성한다.
이상 설명한 바와 같이, 본 발명은 반도체 다층 배선 구조 형성시에 식각 정지 시점을 종래의 OES(Optical Emission Spectroscopy)가 아닌 레이저 간섭계를 이용하여 판단하도록 구현한 것이다.
따라서, 본 발명은 정확한 식각 정지 시점 판단이 가능하므로, 식각 저지층의 두께를 최대한 얇게 구현할 수 있는 바, 전체 유전율의 상승을 방지하고 신호 지연 문제를 해결하여 제품 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (5)

  1. 반도체 기판상에 확산 방지층을 증착하는 단계와;
    상기 확산 방지층상에 층간 절연막인 제 1 저유전 물질을 증착하는 단계와;
    상기 제 1 저유전 물질상에 식각 저지층을 증착하는 단계와;
    상기 식각 저지층상에 층간 절연막인 제 2 저유전 물질을 증착하는 단계와;
    상기 제 2 저유전 물질상에 트렌치용 마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와;
    레이저 간섭계(LASER interferometer)를 이용하여 상기 식각 저지층까지 트렌치를 식각하는 제 1 식각 단계와;
    상기 트렌치용 마스크를 제거하고 비아용 마스크를 증착하여 포토레지스트 패턴을 형성하는 단계와;
    상기 레이저 간섭계를 이용하여 상기 확산 방지층까지 비아 홀을 식각하는 제 2 식각 단계와;
    상기 확산 방지층을 식각하는 제 3 식각 단계를 포함하는 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 식각 단계는,
    레이저 광원의 입사파와 반사파의 경로차에 따라 상기 제 2 저유전 물질의식각율을 계산하고, 상기 식각율에 따른 식각 종말점을 검출하여 상기 트렌치 식각 공정을 정지시키는 단계인 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 식각 단계는,
    상기 트렌치 식각 공정 수행시에는 저선택비의 식각율을 적용한 식각 공정을 수행하고, 상기 레이저 간섭계를 이용하여 상기 식각 종말점을 검출한 후에는 고선택비 식각율을 적용한 식각 공정을 수행하는 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법.
  4. 제 3 항에 있어서,
    상기 식각 종말점은, 상기 식각 저지층이 노출되기 직전의 시점인 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법.
  5. 제 1 항에 있어서,
    상기 식각 저지층은 SiN, WN, TaN, Si3N4중 하나인 것을 특징으로 하는 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법.
KR10-2001-0007752A 2001-02-16 2001-02-16 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법 Expired - Fee Related KR100386159B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007752A KR100386159B1 (ko) 2001-02-16 2001-02-16 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0007752A KR100386159B1 (ko) 2001-02-16 2001-02-16 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법

Publications (2)

Publication Number Publication Date
KR20020067259A KR20020067259A (ko) 2002-08-22
KR100386159B1 true KR100386159B1 (ko) 2003-06-02

Family

ID=27694580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0007752A Expired - Fee Related KR100386159B1 (ko) 2001-02-16 2001-02-16 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법

Country Status (1)

Country Link
KR (1) KR100386159B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307247B1 (ko) * 2012-09-26 2013-09-11 가톨릭대학교 산학협력단 보상구조물을 이용한 실리콘웨이퍼 에칭 방법 및 이를 이용한 에너지 하베스터 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239536A (ja) * 1988-07-29 1990-02-08 Hitachi Ltd 配線構造体及びその製造方法
JPH06267911A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 配線パターン形成方法
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US6071813A (en) * 1997-10-20 2000-06-06 Advanced Micro Devices, Inc. Method and system for electrical coupling to copper interconnects
KR20000033546A (ko) * 1998-11-24 2000-06-15 윤종용 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체장치 및그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239536A (ja) * 1988-07-29 1990-02-08 Hitachi Ltd 配線構造体及びその製造方法
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
JPH06267911A (ja) * 1993-03-12 1994-09-22 Oki Electric Ind Co Ltd 配線パターン形成方法
US6071813A (en) * 1997-10-20 2000-06-06 Advanced Micro Devices, Inc. Method and system for electrical coupling to copper interconnects
KR20000033546A (ko) * 1998-11-24 2000-06-15 윤종용 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체장치 및그 제조방법

Also Published As

Publication number Publication date
KR20020067259A (ko) 2002-08-22

Similar Documents

Publication Publication Date Title
US7256136B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
KR100787847B1 (ko) 유기 실리케이트 글라스의 이중 다마신 구조를 에칭하는 방법
US6184128B1 (en) Method using a thin resist mask for dual damascene stop layer etch
US7563719B2 (en) Dual damascene process
US6605540B2 (en) Process for forming a dual damascene structure
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US7241682B2 (en) Method of forming a dual damascene structure
US8034722B2 (en) Method of forming dual damascene semiconductor device
KR20030020240A (ko) 반도체 장치의 제조 방법 및 웨이퍼 구조체
KR100606532B1 (ko) 반도체 소자의 제조 방법
KR100386159B1 (ko) 레이저 간섭계를 이용한 반도체 다층 배선 구조 형성 방법
US7632689B2 (en) Methods for controlling the profile of a trench of a semiconductor structure
US20210375750A1 (en) Interconnection structure having increased conductive features and method of manufacturing the same
GB2336243A (en) Via hole formation
KR100571409B1 (ko) 반도체 소자의 배선 형성 방법
US20040043618A1 (en) Method for endpoint detection during etch
EP1264340B1 (en) Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
KR20050002953A (ko) 반도체 소자의 금속배선 형성방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
US20040248419A1 (en) Method of manufacturing semiconductor device
KR100703561B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100815948B1 (ko) 자기정렬 듀얼 다마신 공정을 이용한 반도체 소자 제조방법
KR100277868B1 (ko) 반도체소자의폴리머발생억제방법
KR20040056110A (ko) 듀얼 다마신 패턴 형성 방법
KR20020034352A (ko) 반도체 소자의 층간절연막 형성 방법 및 이를 이용한 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20010216

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030521

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030522

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20061031

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070312

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080401

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090515

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100422

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20110418

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20110418

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee