[go: up one dir, main page]

KR100372042B1 - 전자부품용 패키지 - Google Patents

전자부품용 패키지 Download PDF

Info

Publication number
KR100372042B1
KR100372042B1 KR10-2000-0023898A KR20000023898A KR100372042B1 KR 100372042 B1 KR100372042 B1 KR 100372042B1 KR 20000023898 A KR20000023898 A KR 20000023898A KR 100372042 B1 KR100372042 B1 KR 100372042B1
Authority
KR
South Korea
Prior art keywords
base substrate
package
groove
grooves
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2000-0023898A
Other languages
English (en)
Other versions
KR20010049326A (ko
Inventor
시모에가즈노부
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14925418&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100372042(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20010049326A publication Critical patent/KR20010049326A/ko
Application granted granted Critical
Publication of KR100372042B1 publication Critical patent/KR100372042B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

전자부품용 패키지는 한 개 이상의 홈을 측면에 갖는 베이스 기판을 포함하는데, 전도성 패턴을 통하여 윗면의 전극이 아랫면의 전극과 전기적으로 접속되도록 상기 베이스 기판은 윗면과 아랫면에 전극을 갖고 홈에 정렬된 전도성 패턴을 갖는다. 상기 패키지의 측벽은 전자소자를 수용하기 위한 공간을 제공하는 관통구멍을 갖는다. 소통(communication)홈을 제공하기 위하여 측벽의 홈이 베이스 기판의 홈과 접속되도록 측벽은 한 개 이상의 홈을 측면에 갖고 또한 베이스 기판에 형성된다. 베이스 기판의 홈은 베이스 기판에 거의 수직방향으로 측벽의 홈보다 실질적으로 더 넓은 단면적을 갖고 있다.

Description

전자부품용 패키지 {Package for electronic components}
본 발명은 전자부품용 패키지 및 상기 패키지를 포함하는 전자부품들에 관한 것이다. 특히, 본 발명은 표면실장형 전자부품용 세라믹 패키지 및 상기 세라믹 패키지를 이용하는 전자부품들에 관한 것이다.
종래의 전자부품용 패키지는 기판의 측면에 형성된 홈 (캐스털레이션,castellation)에 형성된 배선층, 베이스(base) 기판의 위쪽 표면에 위치한 전극들을 전기적으로 접속시키기 위해 기판의 두께방향을 따라 정렬된 비어-홀(via-hole), 및 베이스 기판의 아래쪽 표면에 형성된 전극들을 포함한다.
도 19 내지 21은 베이스 기판 측면에 홈이 형성된 종래 세라믹 패키지의 일반 구조를 나타낸다. 도 19 및 20은 종래 패키지를 각각 위와 아래에서 본 분해사시도이며, 도 21은 도 20의 패키지의 부분확대 사시도이다. 패키지 21은 베이스 기판 22와 측벽 23으로 구성되어 있다. 베이스 기판 22 및 측벽 23은 예를 들어 Al2O3로 만들어진 한 개 이상의 세라믹 절연기판층을 포함한다. 패키지 21에 디바이스 소자(나타내지 않음)를 전기적으로 접속하기 위한 전극 24(도 19에서 파선으로 둘러싸인 영역)는 디바이스 소자를 실장(mounting)하기 위한 소자실장면 또는 베이스 기판 22의 위쪽 표면에 형성되어 있다. 패키지 21을 실장기판에 전기적으로 접속하기 위한 외부 전극단자 25는 베이스 기판 22의 아래쪽 표면에 형성되어 있다. 베이스 기판 22의 아래쪽 표면과 통하고 있는 홈 26 및 30은 측벽 23과 베이스 기판 22의 측면에 형성되어 있고, 또한 배선층 27은 베이스 기판 22에 형성된 홈 26의 측면에 형성되어 있다. 홈 26 및 30은 단면이 서로 같은 모양을 하고 있다. 전극 24는 리드 패턴 28(도 19에서 파선으로 둘러싸인 영역의 바깥영역)을 통해서 외부전극 단자 25에 전기적으로 접속되어 있는데, 이것은 상기 전극과 접해있고 바깥쪽으로 연장되어 있으며, 또한 배선층 27은 홈 26에 형성되어 있다. 치핑(chipping)을 방지하기 위하여, 모따기부 (chamfer) 31과 31이 베이스 기판 22와 측벽 23의 모서리에 형성되어 있다.
다음은, 위에서 설명한 패키지의 제작방법을 설명한다. 홈 26과 모따기부 31이 되는 관통구멍(through hole)을 베이스 기판 22를 형성하기 위해 형성된 세라믹 그린 시트의 마더(mother) 시트 위에 형성한 후, 홈 26의 배선층 27 및 전극 24,28 및 25 를 형성하기 위한 금속박막을 증착한다. 다음, 측벽 23에 의해 둘러싸인 영역을 떼어내고, 홈 30 및 모따기부 31이 되는 관통구멍을 측벽 23을 형성하기 위한 세라믹 그린시트의 마더시트를 통해서 형성한다. 베이스 기판 및 측벽을 형성하기 위한 세라믹 그린시트를 적층하고 압착한 뒤 다음 공정에서 소성한다. 다음, 전극 24 및 25의 표면, 및 배선층 27의 표면을 도금한다. 마지막으로, 홈과 모따기부가 되는 관통구멍의 중앙을 통과하는 선을 따라 적층 그린시트를 잘라내어 복수개의 기판으로 나누어, 패키지 21을 완성한다.
도 22는 전자 디바이스 소자가 수용된 패키지 21을 포함하는 전자부품 35가 기판 위에 실장되어 있는 경우의 구성을 나타내는 단면도이다. 도 22에서 패키지 21은 도 20에 있어서의 패키지를 Y면으로 절단한 부분을 나타낸다. 탄성 표면파 소자 또는 반도체 소자와 같은 전자 디바이스 소자 32는 도면에 나타낸 것처럼 패키지 21의 소자실장면에 실장되어 있고, 패키지 21은, 예를 들어, 금속으로 만들어진 리드(lid) 29로 기밀적으로 밀봉 되어 있다. 이와 같이 형성된 전자부품은 실장용 땜납을 이용하여 인쇄회로 회로기판 34의 표면에 실장되어 있다. 전자부품을 실장하면서, 땜납 필릿(fillet) 33은 땜납 페이스트를 이용하는 리플로(reflow) 방법에 의해 형성된다. 땜납 필릿 33은 전자부품 35를 인쇄회로기판에 전기적 기계적으로 접속시키기 위해서 형성된다.
그러나, 종래의 전자부품용 패키지 21은 다음과 같은 문제가 있었다. 전자부품이 소형화되면서 패키지의 측벽 23의 두께 W 가 줄어드는 반면에, 리드 29를 이용해서 패키지를 기밀적으로 밀봉하기 위해서는 밀봉폭인 측벽 23의 두께 W 를 어느정도 확보할 필요가 있다. 특히 측벽 23의 두께 W 는 홈 26, 30이 형성되는 부분에서 최소화(Wmin)되기 때문에, 밀봉폭을 확보하기 위해서는 홈 26, 30을 가능한 작게 할 필요가 있다.
한편, 땜납 필릿 33과 배선층 27 사이의 접촉영역이 넓어질수록, 외부전극 단자 25 및 소자실장면의 전극 24 사이의 전기적인 연속경로가 더 두껍게 형성될 수 있고, 전극 사이의 임피던스 Z, 예를 들여 저항이 감소된다. 또한, 땜납 필릿 33과 배선층 27 사이의 접촉영역이 넓어질수록, 결합강도 및 꺽임강도와 같은 기계적 강도가 증가될 수 있다. 따라서, 땜납 필릿 33과 배선층 27 사이의 접촉영역을 증가시키거나 또는 소자와 인쇄회로기판 사이의 양호한 전기적 기계적 접속을 확보하기 위해서는, 홈 26 및 30이 가능한 크게 형성되어야 한다.
상기 문제점을 해결하기 위해서, 본 발명의 바람직한 실시예들은 인쇄회로기판과의 우수한 전기적 기계적 접속성을 갖고 기밀적으로 밀봉성이 높은 전자부품용 패키지를 제공하며, 또한 상기 실시예들은 전자 디바이스 소자가 패키지 안에 수용된 표면실장형 전자부품과 동일한 전자부품을 제공한다.
도 1은 본 발명의 바람직한 실시예에 따른 전자부품용 패키지를 위에서 본 분해사시도이다.
도 2는 본 발명의 바람직한 실시예에 따른 전자부품용 패키지를 밑에서 본 사시도이다.
도 3은 본 발명의 바람직한 실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 4는 본 발명의 바람직한 실시예에 따른 전자부품용 패키지의 단면도인데, 여기서 패키지에 수용되어 있는 전자 디바이스 소자는 회로기판 위에 실장되어 있으며, 상기 단면은 도 2에서 나타낸 패키지를 X면으로 절단한 부분을 나타낸다.
도 5는 본 발명에 따른 또다른 바람직한 실시예에 있어서 전자부품용 패키지를 밑에서 본 사시도이다.
도 6은 본 발명에 따른 또다른 바람직한 실시예에 있어서 전자부품용 패키지의 부분확대 사시도이다.
도 7A 내지 7C는 본 발명의 바람직한 실시예에 따른 전자부품용 패키지에 전자 디바이스 소자가 수용된 경우의 회로도이다.
도 8은 본 발명의 바람직한 실시예에 따른 전자부품의 전기적 특성을 나타낸다.
도 9는 본 발명의 바람직한 실시예에 따른 전자부품의 전기적 특성을 나타낸다.
도 10은 본 발명의 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 11은 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 12는 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 13은 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 14는 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 15는 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 16은 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 17는 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 18은 본 발명의 또다른 바람직한 변형실시예에 따른 전자부품용 패키지의부분확대 사시도이다.
도 19는 종래의 디바이스에 따른 전자부품용 패키지를 위에서 본 분해사시도이다.
도 20은 종래의 디바이스에 따른 전자부품용 패키지를 밑에서 본 사시도이다.
도 21은 종래의 실시예에 따른 전자부품용 패키지의 부분확대 사시도이다.
도 22는 본 발명의 실시예에 따른 전자부품용 패키지의 단면을 나타내는데, 여기서 패키지에 수용된 전자 디바이스 소자는 회로기판 위에 실장되어 있으며, 상기 단면은 도 20에 나타낸 패키지에 있어서 X면으로 절단한 부분을 나타낸다.
본 발명의 바람직한 실시예에 따르면, 전자부품용 패키지는 베이스 기판과 측벽을 포함하고, 베이스 기판 및 측벽의 측면에는 베이스 기판 뒷면에 연결되는 홈이 형성되며, 베이스 기판 뒷면의 전극과 베이스 기판의 윗면인 소자실장면의 전극이 상기 홈의 일부에 형성된 배선층에 의해 전기적으로 접속되어 있는 전자부품용 패키지에 있어서, 베이스 기판에 형성된 홈의 단면적은 측벽에 형성된 홈의 단면적보다도 넓다.
베이스 기판 및 측벽에 형성된 홈의 안에, 베이스 기판에 형성된 홈의 단면적을 그 위에 연해 있는 측벽에 형성된 홈의 단면적보다 넓게, 다시 말하면 측벽의 홈은 작게 베이스 기판의 홈은 크게 형성함으로써, 밀봉폭인 패키지의 측벽의 두께는 가장 좁은 부분에 있어서도 어느 정도의 폭을 확보하는 것이 가능하고, 또한 베이스 기판 뒷면의 전극과 소자실장면의 전극을 전기적으로 접속하기 위한 배선층과 땜납 필릿과의 접촉면적을 충분히 확보할 수 있다. 그 결과, 패키지의 기밀적으로 밀봉을 유지하면서, 전자부품과 프린트 기판과의 양호한 전기적 기계적 접속이 얻어진다.
또한, 홈은 패키지의 모서리에 형성되어 있어도 좋다. 또한, 배선층은 베이스 기판에 형성된 홈의 측면부분에 형성되었을 뿐만 아니라, 홈의 윗면 부분, 다시 말하면 측벽을 구성하는 부재의 아랫면 부분에 형성되어도 좋다. 또한, 이와 같이 배선층의 면적을 넓게 함으로써, 배선층과 땜납 필릿의 접촉면적을 크게 할 수 있고, 패키지와 기판의 전기적 기계적 접속강도를 향상시킬 수 있다.
상기 특유한 구조와 배열에 따르면, 바람직하게는 베이스 기판 위의 홈은 상기 베이스 기판 위에 서있는 측벽의 홈 단면적보다 더 넓은 단면적을 갖는다. 따라서, 베이스 기판의 아랫면의 전극을 소자실장면의 전극에 전기적으로 접속시키기 위해 배선층 및 땜납 필릿 사이의 접촉면적을 충분히 확보하면서, 덮개의 밀봉폭으로서의 측벽 두께는 가장 좁은 부분에서도 어느 정도 확보할 수 있다. 결과적으로, 전자 디바이스 소자의 전기적 특성이 열화되지 않기 위한 패키지의 기밀적으로 밀봉성을 유지하면서, 전자부품과 인쇄회로기판 사이의 우수한 전기적 기계적 접속성이 확보된다.
본 발명을 설명하기 위하여, 바람직한 몇 개 형식을 도면에 나타내었는데, 본 발명은 나타낸 정밀한 배열과 배치에 제한되지 않는 것을 알 수 있을 것이다.
[실시예들]
다음은, 본 발명의 바람직한 실시예들을 도면을 참조하여 자세히 설명하겠다.
본 발명의 바람직한 하나의 실시예를 도 1 내지 4를 참조하여 설명한다. 도 1, 2 및 3은 본 발명의 바람직한 실시예들에 따른 패키지의 위에서 본 분해사시도, 밑에서 본 분해사시도 및 부분확대 사시도를 각각 나타낸다. 도 4는 회로기판 위에 실장된 전자부품을 나타내는데, 여기서 전자 디바이스 소자가 본 발명의 바람직한 실시예에 따른 패키지에 형성되어 있다. 도 4는 도 2에 나타낸 패키지의 X면으로 절단한 단면을 나타낸다. 본 발명의 바람직한 실시예에 따른 패키지 1은 바람직하게 베이스 기판 2 및 측벽 3을 포함한다. 바람직하게는 측벽 3은 표면 음향파 소자와 같은 전자소자를 수용하기 위해 정렬된 공간을 제공하는 관통구멍을 갖는다. 측벽 3은 베이스 기판 2의 윗면에 형성되어 있다. 전극 4(도 1에서 파선으로 둘러싸인 영역)는 소자실장면, 즉 윗면에 형성되고, 또한 외부전극 5는 베이스 기판 2의 아랫면에 형성된다. 홈 6은 베이스 기판 2에 형성되고, 배선층(또는 전도성 패턴) 7은 베이스 기판 2에 형성된 홈 6의 측면에 형성된다. 홈 9는 베이스 기판 2에 형성된 홈 6에 대응하는 측벽 3의 부분에 형성되는데, 이로 인해 홈 6 및 9는 서로 접속되어 소통(communicating)홈이 된다. 전기적으로 전극 4에 접속하기 위하여 리드 패턴 8은 베이스 기판 2의 윗면에 형성되고, 또한 리드 패턴 8과 배선층 7을 통해서 전극 4는 외부전극 5에 접속된다.
본 발명의 바람직한 실시예들의 독특한 특징 중의 하나는 패키지 1의 측면에 형성된 홈의 모양이 종래 패키지의 홈 모양과 다르다는 것이다. 베이스 기판 2의 홈 6은 베이스 기판 2에 실질적으로 수직한 방향으로 서 있는 측벽의 홈 9의 단면보다 넓은 단면을 갖는다. 다시 말하면, 베이스 기판의 홈 6과 측벽의 홈 9 사이에 단차(step)가 형성된다. 위에서 설명한 것처럼 홈 6의 모양이 커지는 경우, 배선층 7의 접촉영역은 베이스 기판 2의 아랫면의 전극 5와 소자실장면의 전극 4 사이의 전기적 접속을 확보하기에 충분하다.
패키지 제작방법은 종래 패키지 제작방법과 동일하다. 예를 들면, 탄성표면파 소자 12는 도 4에 나타낸 것처럼 패키지 1의 소자실장면에 실장되고, 패키지는 금속판과 같은 리드 10으로 기밀적으로 밀봉된다. 다이-본드(die-bond) 방법, 와이어-본드 (wire-bond) 방법 및 페이스-다운(face-down) 방법 중의 어느 방법도 소자 12를 실장하는데 이용될 수 있다. 위에서 설명한 것처럼 형성된 전자부품 17은 바람직하게는 땜납 페이스트를 이용하는 리플로 방법에 의해 인쇄회로기판의 표면에 실장된다. 홈 6의 단면적을 크게 함으로써, 홈 6에 형성된 배선층의 영역은 확대될 수 있고 이 부분의 임피던스(특히 저항)이 감소된다.
입출력 전극용 외부전극 단자는 상기 바람직한 실시예에서 설명한 것처럼 구성되는 경우 도 7A에 나타낸 것처럼 임피던스 Z(또는 저항)는 전기회로에서 직렬로 부가된다. 그러나, 임피던스 Z가 작기 때문에 표면음향파 소자를 패키지에 형성함에 기인하는 탄성표면 음향파 소자의 삽입손실은 감소되고, 전기적 특성의 열화가 방지될 수 있다. 도 8은 종래 패키지와 본 발명의 바람직한 실시예에 따른 패키지의 전기적 특성 비교이다. 파선은 종래 패키지를 이용하는 탄성표면파 소자의 전기적 특성을 나타내고, 실선은 본 발명의 바람직한 실시예에 따른 패키지를 이용하는 탄성표면파 소자의 전기적 특성을 나타낸다. 그래프에 나타낸 것처럼, 통과대역의 손실은 감소된다.
상기 바람직한 실시예에서 나타낸 것처럼 패키지의 접지전극이 되는 외부전극 단자가 구성되는 경우, 임피던스(또는 저항)은 도 7B 및 7C에 나타낸 것처럼 전기회로에 부가된다. 그러나, 패키지에 접속되는 탄성표면파 소자의 접지전극과 인쇄회로기판의 접지포텐셜과의 사이에서의 포텐셜 차이가 감소되면서 임피던스 Z가 감소되기 때문에, 삽입손실은 줄어들 수 있고 또한 통과대역 바깥쪽의 감쇠는 증가될 수 있다. 도 9는 종래 패키지와 본 발명의 바람직한 실시예에 따른 패키지와의 전기적 특성 비교를 나타낸다. 파선과 실선은 각각 종래의 패키지와 본 발명의 바람직한 실시예에 따른 패키지가 이용되는 경우의 전기적 특성에 대응한다. 통과대역 바깥쪽의 감쇠가 증가하는 반면 통과대역 안에서의 손실이 줄어듦을 알 수 있다. 배선층 7과 필릿 13 사이에 접촉영역을 넓히기 위해 도 4에 나타낸 것처럼 홈 6에 형성된 배선층 7의 영역을 넓힘으로써, 인쇄회로기판에 전자부품을 실장한 다음에는 전자부품과 인쇄회로기판 사이의 기계적 강도가 크게 향상된다.
또한, 바람직하게는 측벽 3의 홈 9는 베이스 기판 2의 홈 6의 단면적보다 더 작은 단면적을 갖고 있다. 따라서, 패키지가 기밀적으로 밀봉될 수 있도록 덮개 10의 밀봉폭으로서 측벽 3의 두께 W는 가장 좁은 부분에서도(Wmin) 어느 정도 확보된다.
도 5 및 6에 나타낸 것처럼, 본 발명은 외부전극 단자가 패키지의 모서리에 형성된 패키지에도 응용될 수 있다. 또한, 배선층은 홈 6의 윗면 부분 147에 형성될 수 있고, 또는 측벽 3을 구성하는 부재의 아랫면에 형성될 수 있다. 따라서, 배선층은 베이스 기판 2의 홈 6의 측면부 47에 형성되지만은 않는다. 배선층의 영역을 아주 넓게 하고 증가된 영역을 갖도록 함으로써 배선층 47과 땜납 필릿 사이의 접촉영역은 더욱 확대되고, 이로 인해 패키지와 회로기판 사이의 전기적 기계적 접속의 강도가 훨씬 증가된다. 홈의 모양은 도 4 및 6에 나타낸 것처럼 동심원에 한정되지 않고, 도 11 내지 18에 나타낸 것처럼 다양한 모양이 고려될 수 있다.
또한, 도 1 내지 3에 나타낸 것처럼 홈 6의 단면은 부채꼴이거나 실질적으로반원 모양이지만, 도 11에 나타낸 홈 56 및 도 15에 나타낸 홈 56은 실질적으로 직사각 모양이다. 베이스 기판의 측벽의 모서리에 형성되는 홈은 도 12 또는 16에 나타낸 홈 66과 같은 실질적으로 V-모양의 구성을 가질 수 있다. 한 개 이상의 모서리를 도 13 또는 17에 나타낸 홈 76과 같은 실질적으로 직사각인 홈으로 만들 수 있다. 도 14에 나타낸 홈 86은 베이스 기판 1의 모서리에 형성되고 또한 베이스 기판 1의 한 측벽을 따라 연장된다. 상기 홈들에서, 배선층은 도 15 또는 도 16에 나타낸 위면 부분 157에 형성될 수 있거나, 또는 도 17에 나타낸 윗면 부분 177에 형성될 수 있다.
본 발명에서는, 베이스 기판 및 측벽에 형성된 홈의 안에, 베이스 기판에 형성된 홈의 단면적을 그 위에 연한 측벽에 형성된 홈의 단면적보다 넓게 함으로써, 밀봉폭인 패키지의 측벽 두께 W는 가장 좁은 부분 Wmin에 있어서도 어느 정도 폭을 확보하는 것이 가능하고, 또한 베이스 기판 뒷면의 전극과 소자실장면의 전극을 전기적으로 접속하기 위한 배선층과 땜납 필릿과의 접촉면적을 충분히 얻는 것이 가능하다. 그 결과, 패키지의 기밀적으로 밀봉성을 유지하면서, 전자부품과 인쇄회로기판과의 전기적 기계적 접속을 양호하게 하는 것이 가능하고, 패키징으로 인한 전자 디바이스 소자의 전기적 특성 열화를 방지하는 것이 가능하다.
이상에서 본 발명을 특정 실시예들을 참조하여 설명하였지만, 본 발명의 기술적 요지를 벗어나지 않는 다양한 형태들이 첨부한 특허청구범위 내에서 가능하다. 그러므로, 본 발명의 범위는 특허청구범위에 의해서만 제한되지 않는다.

Claims (21)

  1. 측면에 한 개 이상의 홈을 갖고 윗면과 아랫면에 전극을 가지며 또한 전도성 패턴을 통해서 윗면의 전극이 아랫면의 전극과 전기적으로 접속되도록 상기 홈에 정렬된 상기 전도성 패턴을 갖는 베이스 기판; 및
    전자소자를 수용하기에 적합한 공간이 되는 관통구멍을 갖고 측면에 한 개 이상의 홈을 가지며 또한 측벽의 홈이 상기 베이스 기판의 홈에 접속되어 소통홈을 구성하도록 상기 베이스 기판에 형성된 측벽;을 포함하는 전자부품용 패키지에 있어서,
    상기 베이스 기판의 홈은 상기 베이스 기판에 실질적으로 수직한 방향으로 상기 측벽의 홈의 단면적보다 큰 단면적을 갖는 것을 특징으로 하는 전자부품용 패키지.
  2. 제 1 항에 있어서, 베이스 기판의 홈 및 측벽의 홈은 상기 베이스 기판의 모서리 및 상기 측벽의 모서리에 각각 형성된 것을 특징으로 하는 전자부품용 패키지.
  3. 제 1 항에 있어서, 베이스 기판의 홈은 측벽의 아랫면의 한 부분을 노출하고 또한 측벽의 아랫면의 상기 노출된 부분에 다른 전도성 패턴이 형성된 것을 특징으로 하는 전자부품용 패키지.
  4. 제 1 항에 있어서, 윗면의 전극에 전기적으로 접속되도록, 베이스 기판의 윗면에 형성된 리드(lead)패턴을 더 포함하는 것을 특징으로 하는 전자부품용 패키지.
  5. 제 1 항에 있어서, 패키지는 기밀적으로 밀봉된 것을 특징으로 하는 패키지.
  6. 삭제
  7. 제 1 항에 있어서, 패키지의 모서리들에 형성된 외부전극 단자를 더 포함하는 것을 특징으로 하는 전자부품용 패키지.
  8. 제 1 항에 있어서, 전도성 패턴은 베이스 기판의 홈의 윗면 부분에 형성된 배선층들을 포함하는 것을 특징으로 하는 전자부품용 패키지.
  9. 제 1 항에 있어서, 전도성 패턴은 측벽의 아랫면에 형성된 배선층들을 포함하는 것을 특징으로 하는 전자부품용 패키지.
  10. 제 1 항에 있어서, 측벽의 홈 및 베이스 기판의 홈은 각각 동심원, 부채꼴,실질적으로 반원형, 실질적으로 직사각형 및 실질적으로 V형의 구성 중의 한 형상을 갖는 것을 특징으로 하는 전자부품용 패키지.
  11. 측면에 한 개 이상의 홈을 갖고 윗면과 아랫면에 전극을 가지며 또한 전도성 패턴을 통해서 윗면의 전극이 아랫면의 전극과 전기적으로 접속되도록 상기 홈에 정렬된 상기 전도성 패턴을 갖는 베이스 기판; 및
    전자소자를 수용하기에 적합한 공간이 되는 관통구멍을 갖고 측면에 한 개 이상의 홈을 가지며 또한 측벽의 홈이 상기 베이스 기판의 홈에 접속되어 소통홈을 구성하도록 상기 베이스 기판에 형성된 측벽;을 포함하는 패키지를 포함하는 전자부품에 있어서,
    상기 베이스 기판의 홈은 상기 베이스 기판에 실질적으로 수직한 방향으로 상기 측벽의 홈의 단면적보다 큰 단면적을 갖고; 또한 전자소자가 상기 패키지에 형성된 것을 특징으로 하는 상기 전자부품.
  12. 제 11 항에 있어서, 전자소자는 탄성표면파 소자인 것을 특징으로 하는 전자부품.
  13. 제 11 항에 있어서, 베이스 기판의 홈 및 측벽의 홈은 상기 베이스 기판 및 상기 측벽의 한 모서리에 각각 형성된 것을 특징으로 하는 전자부품.
  14. 제 11 항에 있어서, 베이스 기판의 홈은 측벽의 아랫면의 한 부분을 노출하고 또한 측벽의 아랫면의 상기 노출된 부분에 다른 전도성 패턴이 형성된 것을 특징으로 하는 전자부품.
  15. 제 11 항에 있어서, 윗면 전극에 전기적으로 접속되도록, 베이스 기판의 윗면에 형성된 리드(lead) 패턴을 더 포함하는 것을 특징으로 하는 전자부품.
  16. 제 11 항에 있어서, 패키지는 기밀적으로 밀봉된 것을 특징으로 하는 전자부품.
  17. 삭제
  18. 제 11 항에 있어서, 패키지의 모서리들에 형성된 외부전극 단자를 더 포함하는 것을 특징으로 하는 전자부품.
  19. 제 11 항에 있어서, 전도성 패턴은 베이스 기판의 홈의 윗면 부분에 형성된 배선층들을 포함하는 것을 특징으로 하는 전자부품.
  20. 제 11 항에 있어서, 전도성 패턴은 측벽의 아랫면에 형성된 배선층들을 포함하는 것을 특징으로 하는 전자부품.
  21. 제 11 항에 있어서, 측벽의 홈 및 베이스 기판의 홈은 각각 동심원, 부채꼴, 실질적으로 반원형, 실질적으로 직사각형 및 실질적으로 V형의 구성 중의 한 형성을 갖는 것을 특징으로 하는 전자부품.
KR10-2000-0023898A 1999-05-06 2000-05-04 전자부품용 패키지 Expired - Lifetime KR100372042B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-126050 1999-05-06
JP12605099A JP3286917B2 (ja) 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品

Publications (2)

Publication Number Publication Date
KR20010049326A KR20010049326A (ko) 2001-06-15
KR100372042B1 true KR100372042B1 (ko) 2003-02-14

Family

ID=14925418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0023898A Expired - Lifetime KR100372042B1 (ko) 1999-05-06 2000-05-04 전자부품용 패키지

Country Status (5)

Country Link
US (1) US6372985B1 (ko)
EP (1) EP1050906A1 (ko)
JP (1) JP3286917B2 (ko)
KR (1) KR100372042B1 (ko)
CN (1) CN1160787C (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
JP2002094204A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
US7506438B1 (en) 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
JP4862220B2 (ja) * 2001-03-08 2012-01-25 セイコーエプソン株式会社 表面実装用電子部品のパッケージ
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
EP1296453B1 (en) * 2001-09-25 2008-11-12 TDK Corporation Package substrate for integrated circuit device
JP2003133454A (ja) * 2001-10-26 2003-05-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP3872399B2 (ja) * 2002-08-12 2007-01-24 京セラ株式会社 配線基板
JP4199019B2 (ja) * 2003-02-17 2008-12-17 アルプス電気株式会社 表面実装型回路モジュール
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
US7507914B2 (en) * 2004-06-30 2009-03-24 Honeywell International Inc. Micro-castellated interposer
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
JP2006270170A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 弾性表面波素子及び弾性表面波素子の製造方法
JP4338666B2 (ja) * 2005-03-31 2009-10-07 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
JP4940669B2 (ja) * 2006-01-25 2012-05-30 日亜化学工業株式会社 半導体素子搭載用の支持体
JP5137425B2 (ja) * 2006-04-24 2013-02-06 パナソニック株式会社 光学デバイス用パッケージとその製造方法
KR100826393B1 (ko) * 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
JP4827808B2 (ja) * 2007-08-15 2011-11-30 パナソニック株式会社 半導体デバイス
CN102460685B (zh) * 2009-06-22 2014-08-06 三菱电机株式会社 半导体封装件以及该半导体封装件的安装构造
JP5409236B2 (ja) * 2009-09-28 2014-02-05 京セラ株式会社 配線基板
JP5791283B2 (ja) * 2011-01-28 2015-10-07 京セラ株式会社 電子部品収納用パッケージ、およびそれを備えた電子装置
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
JP2015211361A (ja) * 2014-04-28 2015-11-24 日本電波工業株式会社 圧電デバイス
JP6325346B2 (ja) * 2014-05-28 2018-05-16 京セラ株式会社 配線基板、電子装置および電子モジュール
EP3200223B1 (en) * 2014-09-26 2019-06-12 Kyocera Corporation Wiring board, electronic device and electronic module
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6495701B2 (ja) * 2015-03-17 2019-04-03 京セラ株式会社 電子部品収納用パッケージおよびその製造方法
KR102241227B1 (ko) * 2019-03-12 2021-04-16 (주)파트론 센서칩 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
JPS60258938A (ja) * 1984-06-05 1985-12-20 Nec Kyushu Ltd 半導体装置用セラミツクパツケ−ジ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949184A1 (de) * 1979-12-06 1981-07-23 Siemens AG, 1000 Berlin und 8000 München Elektrische leiterplatte
JPS5857742A (ja) * 1981-10-01 1983-04-06 Nec Corp チツプキヤリア
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5369551A (en) * 1993-11-08 1994-11-29 Sawtek, Inc. Surface mount stress relief interface system and method
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
JPS60258938A (ja) * 1984-06-05 1985-12-20 Nec Kyushu Ltd 半導体装置用セラミツクパツケ−ジ

Also Published As

Publication number Publication date
JP3286917B2 (ja) 2002-05-27
EP1050906A1 (en) 2000-11-08
US6372985B1 (en) 2002-04-16
CN1160787C (zh) 2004-08-04
JP2000323601A (ja) 2000-11-24
KR20010049326A (ko) 2001-06-15
CN1273457A (zh) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100372042B1 (ko) 전자부품용 패키지
JP4692722B2 (ja) 電子部品用パッケージおよび電子部品
US7095161B2 (en) Piezoelectric resonator
US6987315B2 (en) Ceramic multilayer substrate
JP4269412B2 (ja) 圧電発振器
US6884938B2 (en) Compact circuit module
US5920242A (en) Multielement-type piezoelectric filter with through-hole connection of resonators to a base substrate circuit
US4639698A (en) Ceramic electronic filter
JP3152138B2 (ja) 弾性表面波装置
JP2004254251A (ja) 表面実装型圧電振動子及び絶縁性パッケージ
JP6556004B2 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JP2001110943A (ja) Ｉｃパッケージ
JPH11298281A (ja) 表面実装型圧電デバイス及び圧電ユニット
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
JP2005175520A (ja) 圧電振動子
JP4514597B2 (ja) 電子部品実装用基板
WO2024122576A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP4404460B2 (ja) 多数個取り配線基板、配線基板、多数個取り半導体素子収納用パッケージおよび半導体素子収納用パッケージ
JP2000278041A (ja) 電圧制御発振器
JPH10224174A (ja) 高周波デバイス用パッケージ
JPS60200544A (ja) 混成集積回路素子
JP2002100697A (ja) 電子部品およびそれを備える電子装置
JP2002111385A (ja) 表面実装型圧電発振器
JP2000200846A (ja) 電子部品容器
JP2005101973A (ja) 表面実装用電子部品

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000504

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20030128

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20030129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20030130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20060126

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20080122

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20090123

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20100125

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20120106

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20130104

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20150105

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20170120

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20180119

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 18

End annual number: 18

PC1801 Expiration of term

Termination date: 20201104

Termination category: Expiration of duration