KR100366917B1

KR100366917B1 - 단일발진기압축디지털정보수신기

Info

Publication number: KR100366917B1
Application number: KR1019970706343A
Authority: KR
Inventors: 크리스토퍼 휴 스트롤; 스티븐 토드 제프; 파울 월랜스 라이온스
Original assignee: 사르노프 코포레이션
Priority date: 1995-03-15
Filing date: 1996-03-15
Publication date: 2003-02-19
Also published as: DE69632631D1; JPH11505684A; JP3597867B2; EP0815676B1; WO1996028918A1; US5588025A; EP0815676A1; DE69632631T2; KR19980702935A; EP0815676A4

Abstract

클럭 신호를 수신기 회로에 제공하는 단일 발진기(118)를 가지는 디지털 정보 수신기(100), 상기 수신기(100)는 발진기(118)외에, 입력 신호 처리기(102), 심볼 타임 루프, 디모듈레이터(106), 전달 디코더(108), 전달 타이밍 루프, 하나 이상의 응용 디코더(102) 및 프리젠테이션 장치(116)를 포함한다. 입력 시호 처리기(102)는 입력 신호를 디지털화하고 보간기(204)를 사용하여 입력 신호를 재 샘플하여 입력 신호는 최적으로 샘플된다. 재샘플링은 심볼 타이밍 루프에 의해 제어된다. 제 1 실시예에서, 전달 타이밍 루프는 수신된 신호에 포함된 전송기 타이밍 정보를 사용하여 발진기(118)의 주파수를 제어한다. 제 2 실시예에서, 발진기(1202)는 자유 운용 발진기이고 전달 타이밍 루프는 입력 신호의 정보에 의해 전달된 정보의 프리젠테이션 타이밍을 차례로 제어하는 수치 제어 카운터(1002)를 제어한다. 입력 신호가 디코드된후, 출력 보간기(1204)는 프리젠테이션 장치에 의해 사용하기 위한 버스트 신호로부터 연속적인 신호를 생성한다.

Description

단일 발진기 압축 디지털 정보 수신기{SINGLE OSCILLATOR COMPRESSED DIGITAL INFORMATION RECEIVER}

종래 디지털 정보 전송 시스템은 데이터 소스, 전송기, 전송 매체, 및 수신기를 포함한다. 예시적으로, 디지털 텔레비젼 시스템에서, 데이터 소스는 디지털화된 오디오-비디오 신호이고, 전송기는 다수의 응용 인코더(예를들어, 비디오 신호 인코더(MPEG), 오디오 신호 인코더, 및 시스템 제어 정보 인코더), 인코드된 신호를 패킷화하고 멀티플렉싱하기 위한 전달 인코더 및 M상 직각 위상 진폭 변조(QAM) 변조기를 포함한다. 전송 매체는 통상적으로 케이블 네트워크이다. 디지털 텔레비젼 시스템에서 수신기는 QAM 신호를 디모듈레이팅하기 위한 디모듈레이터, 인코드된 신호를 디팩킷화하고 디멀티플렉싱하기 위한 전달 디코더, 다수의 응용 디코더, 및 데이터 소스로부터 사용자에게 정보를 디스플레이하기 위한 프레젠테이션(presentation) 장치를 포함하고, 상기 프레젠테이션 장치는 통상적인 텔레비젼이다. 현재 공공인에 이용되지 않는 상기 수신기는 시스템 사용자 가정집내에"셋-톱(set-top)"일 것이다. 이런 형태의 디지털 정보 전송 시스템은 종래에 폭넓게 공지된다. 한 예는 디지털 내셔날 텔레비젼 스탠다드 커미티(National Television Standards Committee)(NTSC) 텔레비젼 시스템이다. 디지털 텔레비젼 시스템에서 사용될 비디오 및 오디오 코딩 기술에 대한 드래프트 표준은 1994년 6월 10일 H.222.0, ISO/IEC 13818-1의 "움직임 화상 및 관련 오디오의 일반적인 정보 기술 코딩"에 개시된다.

특히, 종래 디지털 텔레비젼 수신기는 정보 채널을 선택하기 위한 튜너 및 전송 네트워크로부터 수신된 M상 QAM 신호를 디모듈레이팅하기 위한 디모듈레이터를 포함한다. 디모듈레이터는 때때로 종래에 네트워크 인터페이스 모듈 또는 NIM에 적용된다. 디모듈레이터는 일련의 베이스밴드 디지털 신호(패키지화되고 멀티플렉스되는 디지털 정보를 포함하는 비트 스트림)를 생성한다. 종래에 공지된 바와같이, 디모듈레이터는 유용한 베이스밴드 디지털 신호를 생성하기 위하여 반송파 재생, 신호 등화, 패킷 동기화 등을 달성한다. 베이스밴드 신호는 베이스밴드 신호로부터 데이터 패킷내의 비디오, 오디오 및 타이밍 정보를 추출하기 위하여 전달 디코더에 의해 추가로 처리되어야 한다.

디지털 텔레비젼 시스템에서 종래 전달 디코더는 27 MHz에서 동작하는 정교해진 위상 로킹 루프로서 일반적으로 작용한다, 예를들어, 전달 디코더는 응용 인코더를 포함하는 전송기내의 발진기를 고려하여 27 MHz로 동기화된다. 이런 27 MHz 클럭 비율(전달 클럭 비율로서 공지된)은 표준 CCR(601)하에서 전달 인코더에 의해 사용된 표준 비디오 샘플링 비율의 두배이다. 수신기가 전송화된 패킷에서전달된 인코드된 정보를 디코딩하기 위해서만 27 MHz 클럭 신호를 사용하기 때문에, 27 MHz 클럭 신호는 채널 심볼을 위한 전송 비율에 완전히 관련되지는 않는다. 다른말로, 일단 종래 타이밍 동기화 기술을 사용하여 디모듈레이트된 수신된 신호는 27 MHz에 관련되지 않은 심볼 및 비트 비율을 가지는 베이스밴드 디지털 신호를 생성한다. 통상적으로, 심볼 비율은 전달 디코더 클럭 비율보다 작다. 베이스밴드 신호 심볼 비율을 전달 클럭 신호 비율로 동기화하기 위하여, 베이스밴드 심볼은 심볼 비율로 버퍼에 기입되고 전달 디코더 클럭 비율로 버퍼로부터 판독된다. 상기 버퍼링을 용이하게 하기 위하여, 선입 선출(FIFO) 메모리가 사용된다. 바람직하지 못하게, 디모듈레이터 및 전달 디코더가 두 개의 다른 주파수에서 동작하면, 그것들은 각각 자신의 주파수 소스(예를들어, 기입 및 판독 FIFO 동작을 각각 타이밍하기 위한 각각의 크리스탈 발진기)를 가져야한다.

부가적으로, 상기 방식으로 일시적으로 심볼을 저장하기 위해 FIFO를 사용하는 것은 만약 다수의 발진기가 다수의 기입 어드레스 비율을 제공하기 위하여 사용하지 않으면 단일 심볼 비율에서 동작하기 위한 시스템을 요구한다. 다중 심볼 비율 능력을 가지는 종래 수신기에서, 심볼 비율이 변화할 때, 타이밍 시스템은 새로운 심볼 비율을 수용하기 위하여 변경된다. 즉, 다른 클럭 비율은 FIFO 기입 동작을 제어하기 위하여 선택된다. 결과적으로, 다수의 심볼 비율 수신기는 복잡하고 비싸게된다.

그러므로, 심볼 타이밍 및 전달 디코더 타이밍을 달성하기 위하여 단일 크리스탈 발진기로부터의 클럭 신호를 사용하는 수신기가 상기 기술에서 필요하였다.부가적으로, 단일 크리스탈 발진기를 사용하고 다수의 심볼 비율을 디모듈레이트하는 수신기가 상기 기술에서 필요하였다.

본 발명은 디지털 정보 전송 시스템, 특히 디지털 정보를 디모듈레이팅(demodulating) 및 디컴프레싱(decompressing)하기 위한 단일 발진기를 가지는 수신기를 포함하는 디지털 정보 통신 시스템에 관한 것이다.

도 1은 본 발명의 제 1 실시예에 따른 수신기의 높은 레벨 블록 다이어그램.

도 2는 도 1에 도시된 수신기의 상세한 블록 다이어그램.

도 3은 도 1에 도시된 수신기에 포함된 위상 검출기의 상세한 블록 다이어그램.

도 4는 도 1에 도시된 수신기에 포함된 루프 필터의 상세한 블록 다이어그램.

도 5는 도 1에 도시된 수신기에 포함된 모듈 적분기의 상세한 블록 다이어그램.

도 6은 도 1에 도시된 수신기에 포함된 심볼 처리 제어기의 상세한 블록 다이어그램.

도 7은 도 1에 도시된 수신기에 포함된 타이밍 조절 회로의 상세한 블록 다이어그램.

도 8은 도 1에 도시된 수신기에 포함된 종래 디모듈레이터의 상세한 블록 다이어그램.

도 9는 전압 제어 발진기(VCXO) 제어 회로의 상세한 블록 다이어그램.

도 10은 디지털 수치 제어 카운터(NCC) 및 그것의 제어 회로의 상세한 블록 다이어그램.

도 11은 MPEG 디코더 및 압축된 오디오 디코더와 관련하여 사용된 바와같은 도 10의 NCC의 도시적인 응용을 묘사한 블록 다이어그램.

도 12는 본 발명의 제 2 실시예에 따른 수신기의 높은 레벨 블록 다이어그램.

도 13은 도 12에 도시된 수신기의 상세한 블록 다이어그램.

종래 디지털 정보 수신기와 관련된 단점은 단일 크리스탈 발진기를 가지는 수신기에 의해 극복된다. 이런 단일 발진기는 신호 디모듈레이팅 및 전달 디코딩 양쪽을 위한 단일 클럭 비율을 제공한다. 수신기는 이런 클럭 비율을 변경하지 않고 다수의 다른 채널 심볼 비율을 수신할 수 있다.

특히, 상기 수신기의 일실시예는 입력 신호 프로세서, 심볼 타이밍 루프, 디모듈레이터, 전달 디코더, 전달 타이밍 루프, 하나 이상의 응용 디코더 및 하나 이상의 프리젠테이션 장치를 포함한다. 입력 신호 프로세서는 입력 신호를 디지털화하고 보간한다. 보간 방법은 디지털화된 입력 신호가 최적으로 다시샘플링되도록 메모리로부터 신호 샘플을 호출하고 호출된 신호 샘플을 보간하기 위하여 메모리에서 디지털화된 입력 신호(신호 샘플)를 버퍼링하고 타이밍 동기화기(심볼 타이밍 루프)를 사용함으로써 달성된다. 일시적인 저장 및 디지털화된 입력 신호로 인해, 보간된 신호는 자연적으로 "버스티(bursty)"이다. 즉, 신호는 비연속적이다. 보간된 신호의 버스트로 인해, 전송기에 의해 전송된 어떤 주기적인 타이밍 정보는 더 이상 주기적이지 않다. 이런 버스트성질은 보간된 신호가 보간기로부터 사용되지 않을 때 신호 처리를 중단하고 전달 타이밍 루프를 사용하는 수신된 타이밍 신호에 수신기 발진기를 주파수 로킹함으로써 제거된다. 네스트(nest)된 루프를 형성하는 심볼 타이밍 루프를 포함하는 전달 타이밍 루프는 전달(또는 패킷 레벨) 타이밍을 동기화한다. 전달 타이밍은 수신기 발진기를 전송기에 의해 전송된 타이밍 신호로 주파수 로킹함으로써 달성된다.

본 발명의 제 2 실시예에서, 수신기의 발진기는 비동기적으로 동작된다. 상기와같이, 심볼 타이밍 루프는 입력 보간기를 사용하는 심볼 타이밍 동기화를 달성하고 전달 타이밍은 각각의 전달 타이밍 루프에 의해 달성된다. 입력 보간기로부터 발생하는 신호의 버스트성질은 출력 보간기를 사용하여 제거된다. 출력 보간기는 응용 디코더뒤 및 디스플레이 장치앞에 배치된다. 이런 방식으로, 수신기는 수신된 정보의 프리젠테이션 시간을 조절하기 위하여 버스트 신호가 출력 보간기를 연속적으로 사용하게한다. 상기와 같이, 수신기는 수신된 신호에 수신기 발진기를 주파수 로킹하지 않고 프리젠테이션 장치에 의해 디스플레이하기 위하여 연속적인 신호를 생성한다.

본 발명의 학습은 첨부 도면과 관련하여 다음 상세한 설명을 고려함으로써 쉽게 이해될 수 있다.

도 1은 본 발명의 제 1 실시예의 학습에 따라 수신기(100)의 고레벨 블록 다이어그램을 도시한다. 수신기는 종래 디지털 텔레비젼 응용 환경으로 설명된다. 그러나, 다음 개시로부터, 당업자는 하나 이상의 패킷이 전송기 타이밍 정보를 포함하는 경우 패킷의 정보를 전송하는 어떤 디지털 데이터 전송 시스템에 상기 형태의 발전적인 수신기가 사용될 수 있는 것이 이해될 것이다. 디지털 텔레비젼 시스템에서, 전송기 타이밍 정보는 프로그램 클럭 기준(PCR) 카운트 값으로서 주기적으로 전송된다. PCR 카운트 값은 디지털 텔레비젼 프로그램의 시작후 경과된 시간을 나타낸다.

특히, 수신기(100)의 제 1 실시예는 입력 신호 처리기(102), 타이밍 동기화기(104), 디모듈레이터(106), 발진기 제어 회로(120), 발진기(VCXO)(118), 전달 디코더(108), 하나 이상의 응용 디코더(112), 및 하나 이상의 프리젠테이션 장치(116)를 포함한다. 통상적으로, 수신기앞에 배치되고 수신기에 연결된 튜너(도시되지 않음)는 전송 매체에 의해 전달된 다수의 이용 가능한 채널로부터 수신하기 위한 정보중 하나의 채널을 선택한다.

입력 신호 처리기(102)에 대한 입력 신호는 변조된 신호, 예를들어, M상 QAM 신호이고, 낮은 중간 주파수(IF), 예를들어, 6 MHz 대역폭을 가지는 5 MHz IF에 집중된다. 비록 QAM 신호에 관련하여 논의될지라도, 본 발명이 다른 형태의 변조, 예를들어, 잔류 측파대(VSB), 오프셋 QAM(OQAM) 및 그와 동종의 변조 형태에 사용될 수 있다. 입력 신호 처리기는 초당 27 밀리언 샘플 비율로 입력 신호를 디지털화(샘플링)하고 일반적으로 다중위상 필터링으로서 공지된 처리를 사용하여 디지털화된 신호를 보간한다. 이런 응용에서, 다중위상 필터링은 디지털화된 입력 신호를 최적으로 다시 샘플링한다. 재샘플링 처리는 입력 신호 처리기(102) 및 타이밍 동기화기(104)를 포함하는 심볼 타이밍 루프에 의해 제어된다. 일단 보간되면(재샘플링), 디모듈레이터(106)는 각각의 샘플이 채널 심볼 샘플을 나타내는 일바이트의 디지털 데이터인 경우, 일련의 신호 샘플에 의해 표현된 디지털 비트 스트림을 생성한다. 이런 디지털 데이터는 인코드되고 압축된 비디오 신호, 오디오 신호, 및 시스템 제어 정보를 포함한다.

디모듈레이터(106)는 전달 타이밍 동기화 신호가 비트 스트림에 포함된 전송기 타이밍 정보로부터 생성되는 전달 디코더(108)에 디지털 비트 스트림을 전송한다. 부가적으로, 타이밍 동기화기(104)는 타이밍 동기화 신호를 생성하기 위하여 입력 신호 처리기(102)로부터의 출력 신호를 사용한다. 상기 발진기 제어 신호는 수신기가 수신된 디지털 비트 스트림을 최적으로 처리하도록 전달 레벨상의 전송기 및 수신기 사이의 타이밍을 동기화하기 위하여 전달 타이밍 동기화 신호와 타이밍 동기화 신호를 비교한다.

전달 디코더(108)는 제어 신호가 라인(110)상에 생성되도록 적당한 시스템 제어 정보를 디코드할뿐 아니라 데이터 패킷을 디패키지화 하고 디멀티플레싱한다. 패킷으로부터의 데이터는 적당한 응용 디코더(112)에 전달된다. 즉, 비디오 데이터는 MPEG 디코더에 전송되고, 오디오 데이터는 오디오 신호 디코더에 전송되고, 시스템 제어 정보는 하나 이상의 제어 신호 디코더에 전송된다.

입력 신호 처리기가 심볼 비율과 관계 없이 입력 신호를 디지털화하기 때문에, 수신기는 입력 신호가 디지털화되는 1/2 비율까지 임의의 심볼 비율을 이론적으로 처리할 수 있다. 그럼에도 불구하고, 개선된 노이즈 면역성에 대하여, 심볼 비율은 입력 신호 처리기가 입력 신호를 샘플링하는 1/4비율로 바람직하게 제한된다. 예를들어, 만약 입력 신호가 27 MHz로 디지털화되면, 채널 심볼 비율은 6.75 M심볼/초 비율일 수 있다.

심볼 비율로 디지털화 처리를 미리 동기화없이 상기 융통적인 수신기 동작을 달성하기 위하여, 입력 신호 처리기(102)는 디지털화된 신호를 보간한다. 즉, 디지털화된 신호는 재샘플링된다. 그러나, 상기 보간은 보간된 신호가 "버스트"되게한다. 즉, 비연속적인 신호가 입력 신호 처리기의 출력에 간혹 나타난다. 상기와 같이, 수신기 타이밍은 연속적인 출력 신호가 프리젠테이션 장치로 표현되도록 보간된 데이터의 버스트 성질을 보상하기 위해 조절되어야 한다. 수신기의 이런 제 1 실시예에서, 보간 출력의 "버스트' 성질은 데이터가 입력 보간기로부터 이용되지 않을때마다 발진기의 주파수를 조절하고 모든 신호 처리를 중지함으로써 보상된다.

특히, 타이밍 동기화를 달성하기 위하여, 두 개의 타이밍 루프가 사용된다. 제 1 루프(심볼 타이밍 루프)는 입력 신호 처리기(102) 및 타이밍 동기화기(104)에 의해 형성된다. 제 2 루프(전달 타이밍 루프)는 입력 신호 처리기(102), 디모듈레이터(106), 전달 디코더(108), 타이밍 동기화기(104), 발진기 제어 회로(120) 및 발진기/카운터(118)에 의해 형성된다. 타이밍 루프는 제 1 루프가 제 2 루프내에 있도록 "네스트(nest)"된다. 타이밍 동기화는 일단 수신기가 타이밍 동기화를 이루면, 수신기가 처리된 정보의 "버스트" 특성을 제거하도록 수신기의 제 1 실시예가 "버스트" 정보를 처리하도록 한다. 결과적으로, 수신기는 프리젠테이션 장치(116)에 연속적인 신호를 제공한다.

도 2는 타이밍 동기화(심볼 및 전달 타이밍)에 대하여 응답할 수 있는 수신기(100)의 제 1 실시예 부분의 상세한 블록 다이어그램을 도시한다. 특히, 입력 신호 처리기(102)는 아날로그 대 디지털(A/D) 변환기(200), 위상 분할기 및 스펙트럼 시프터(202), 입력 보간기(다중위상 필터)(204), 기입 어드레스(WADD) 생성기(206), 및 판독 어드레스 발생기로서 모듈 적분기(208)를 포함한다. 샘플 클럭(27 MHz 발진기 신호)은 A/D 변환기(200)를 구동한다. 이런 샘플 클럭은 기대된 최대 채널 심볼 비율의 적어도 두배이다. 그러나, 통상적으로, 클럭 비율은 기대된 최대 채널 심볼 비율, 예를들어, 초당 6.75 M심볼의 기대된 최대 심볼 비율에 대해 27 MHz의 클럭 비율의 4배이다. 비록 수신기가 다른 클럭 비율 및 채널 심볼 비율을 사용할 수 있지만, 다음 설명은 수신기 동작을 설명하는데 간략성 및 일관성을 위하여 이들 비율을 사용한다. 위상 분할기 및 스펙트럼 시프터(202)는 동상(I) 및 직각(Q) 베이스밴드 신호를 형성하기 위하여 디지털화된 입력 신호를 처리한다. 보간기(204)는 각각 I 및 Q 신호를 보간한다. 실제적으로, I 및 Q 신호를 보간하기 위하여, 수신기는 시분할 멀티플렉싱을 기초로 하는 단일 신호 보간기를 사용한다.

보간기(204)는 선입 선납(FIFO) 메모리(예를들어, 순환 버퍼) 및 보간기 섹션으로서 사용된 랜덤 액세스 메모리(RAM) 섹션을 포함한다. 기입 어드레스 생성기(206)는 순차적인 방식 및 기술되고 고정된 비율(예를들어, 13.5 MHz)로 기입 어드레스(WADD)를 제공한다. 각각의 어드레스에 대하여, FIFO는 신호 샘플(I 또는 Q)을 저장한다. 부가적으로, 도 5를 참조하여 하기에 기술된 모듈식 적분기(208)는 판독 어드레스(RADD)를 생성한다. 모듈식 적분기는 기입 어드레스 생성기가 기입 어드레스를 생성하는 비율보다 약간 큰 일반적인 비율로 판독 어드레스를 생성한다. 상기와 같이, FIFO는 만약 검사되지 않으면, 시간 주기상에서 모든 데이터가 감소된다. 상기와 같이, 기입 어드레스 생성 처리는 FIFO가 I 및 Q 신호 데이터의 소정 수를 저장하도록 간헐적으로 중지된다. 도 6을 참조하여 하기될 바와같이, 이런 간헐성 제어는 심볼 처리 제어기(216)에 의해 제공된다.

동작시, FIFO는 I 및 Q 신호를 일시적으로 저장하는 링(또는 순환) 버퍼를 형성한다. 판독 어드레스(RADD)는 적분 값 및 분수 값 양쪽을 포함한다. 적분 값은 분수 부분이 보간기의 보간기 섹션에 의해 생성되는 동안 FIFO에서 순차적으로 액세스 메모리 위치에 사용된다. 디지털 보간기에 공통적으로 사용된 바와같이, 분수 부분은 판독 어드레스의 정수 부분에 의해 호출된 신호 샘플에 이웃하는 다수의 신호 샘플에 적용된 보간 함수를 제어하기 위하여 사용된다. 다수의 신호 샘플 보간은 보간된 신호를 제공한다. 보간기는 I 및 Q 보간 신호 양쪽을 생성한다. 필수적으로, 보간기는 입력 신호를 다시 샘플한다. 하기된 바와같이 재샘플링은 비록 A/D 변환기에 의해 입력 신호로부터 취해진 실제 샘플이 최적은 아니지만 디모듈레이터에 의해 처리하기 위한 최적의 신호 샘플을 제공하기 위하여 이루어진다.

보간된 값은 종래 디모듈레이터에 의해 추가로 처리된다. 종래 디모듈레이터의 도시적인 예는 도 8에 도시된다. 디모듈레이터는 매칭된 필터(800), 순방향 등화기(802), 반송파 재생 루프(804), 합산기(806), 양자화기(810), 판단 반송 등화기(DFE)(808), 심볼 대 튜플(Ntuple) 변환기(812), 패킷 동기화기(814), 디인터리버(816) 및 리드-솔로몬 에러 수정 코더(R-S ECC)(818)를 포함한다. 각각의 이들 구성요소는 종래에 잘 공지되었고 추가 논의를 위하여 필요성이 알려진다. 종래 디모듈레이터(106)의 출력은 디지털 비트 스트림(이후 간단히 데이터 또는 직렬 데이터로서 부름)이다.

도 2를 참조하여, 디모듈레이터(106)에 의해 생성된 데이터는 프로그램 클럭 기준(PCR) 패킷 배치기(818)로서 공지된 전달 디코더의 일부에 결합된다. PCR 패킷은 전송기로부터 수신기로 시간 제어 정보를 운반하는 시스템 제어 패킷이다. 이런 타이밍 정보는 전송기내에 사용된 클럭 신호의 코드화된 샘플을 포함한다. MPEG 비디오 압축을 사용하는 디지털 텔레비젼 시스템에 대하여, 이런 클럭 신호는 27 MHz이다. 다른 패킷 바탕 전송 시스템에 대하여, 클럭 비율은 다르다; 그러나, 전송 시간 동기화를 위하여 전송된 클럭 정보를 사용하는 원리는 여기에 논의된 바와 같다. 특히, 디지털 텔레비젼 시스템에서 코드화된 샘플은 현재 전송된 프로그램이 전송되기 시작하기 때문에 발생되는 27 MHz의 다수의 사이클을 나타낸다. 이런 코드화된 샘플을 사용하여, 예를들어 PCR 카운트를 사용하여, 수신기의 전달 타이밍 루프는 전송기의 클럭 신호에 그것의 로컬 27 MHz 클럭 신호를 동기화시킨다.

특히, PCR 카운트는 수신기에 대한 타이밍 정보내에 일단 100 밀리초로 주기적으로 전송되는 33 비트 필드이다. 일단 PCR 패킷 배치기에 의해 수신되고 디코드되면, 수신기는 레지스터(220)에 PCR 카운트를 저장한다. 수신기는 현재 프로그램이 수신되기 시작하기 때문에 통과하는 클럭 신호의 다수의 사이클을 나타내는 발진기(224)로부터 그것의 로컬 27 MHz 클럭 신호의 코드화된 샘플을 유지한다.코드화된 샘플은 카운터(228)의 값이다. 이런 카운터는 채널이 변화한후 수신기에 의해 수신된 제 1 PCR 패킷으로부터 디코드된 PCR 카운트로 초기에 로드된다. 이런 초기값으로부터, 카운터(228)는 로컬 27 MHz 클럭 비율에 의해 설정된 비율로 카운트한다. 상기와 같이, 만약 전송기에서 기준 27 MHz 클럭이 로컬 27 MHz 클럭과 동기화되지 않으면, 카운터(228)의 값은 추후에 수신된 PCR 카운트에 의해 지시된 카운트로부터 벗어날 것이다. 로컬 27 MHz 카운트에 대해 PCR 카운트를 정밀하게 비교하기 위하여, 로컬 27 MHz 카운트는 보간된 입력 신호의 버스트 성질에 대하여 조절된다. 조절된 로컬 27 MHz 카운트는 여기에서 조절된 로컬 클럭 신호(또는 ADJ.LOCAL 27)로 불린다.

조절된 로컬 클럭 신호의 샘플(ADJ LOCAL 27)에 대해 기준 27 MHz를 비교함으로써(여기에서 REF 27 또는 PCR 카운트로서 불리는), 발진기 제어 회로(120)는 두 개의 클럭 샘플 사이의 차를 나타내는 라인(230)상의 제어 신호를 생성한다. 이런 제어 신호는 동일한 다수의 사이클이 샘플링 사이의 시간상에서 전송 및 수신기를 통과하도록 단일 27 MHz 크리스탈 발진기(224)의 주파수를 조절하기 위하여 사용된다. 단일 발진기가 전체 수신기에 대한 클럭 신호를 생성하기 때문에, 클럭 분배 회로(도시되지 않음)는 A/D 변환기 및 다양한 응용 디코더를 포함하는 수신기내의 다양한 블록으로 클럭 신호를 분할 및 전달한다. 상기와 같이, 27 MHz 로컬 발진기는 전송기 클럭 주파수와 동기화된다.

그러나, 입력 보간기가 버스트의 보간 신호를 생성하기 때문에, PCR 패킷의 도달 시간은 진짜 위치로부터 대체된다. 예를들어 매 100 밀리초로 보간 신호가전송될 때 보간 신호는 더 이상 수신되지 않는다. 다른 말로, 입력 보간기는 타이밍 지터를 첨가한다. 결과적으로, 로컬 27 MHz의 샘플은 보간된 신호의 "버스트" 성질에 대하여 보상하기 위하여 조절되어야 한다. 상기 동기화는 타이밍 동기화기(104)를 사용하여 달성된다. 타이밍 동기화기는 대역에지 필터(210), 위상 검출기(212), 루프 필터(214), 타이밍 조절 회로(222), 및 심볼 처리 제어기(216)를 포함한다. 특히, 밴드에지 필터(210)는 입력 신호 대역폭(예를들어, 대략적으로 디지털 텔레비젼 신호에 대하여 2 및 8MHz)의 높고 낮은 밴드 에지 양쪽에서 집중적으로 필터의 밴드에지 기울기를 배치하는 대역폭 프로필을 가진다. 게다가, 밴드에지 필터는 입력 신호 밴드에지 슬로프중 훌륭한 슬로프인 밴드에지 슬로프이다. 상기와 같이, 필터(210)는 심볼 타이밍 정보를 포함하는 이중 측파대, 진폭 변조(DSB AM) 신호를 생성한다. 위상 검출기(212)의 DSB AM 신호를 처리함으로써, 수신기는 입력 신호 샘플링이 최적 샘플 시간을 고려하여 일찍 또는 늦게 발생하는지를 고려하는 정보를 추출한다.

도 3은 위상 검출기(212)의 상세한 블록 다이어그램을 도시한다. 위상 검출기는 I 위상 검출기(300) 및 Q 위상 검출기(302)를 포함한다. I 위상 검출기(300)는 지역(304), 지역(306), 합산기(308) 및 증배기(310)를 포함한다. 두 개의 지연은 I 위상 입력 신호 샘플이 하나의 심볼 주기에 의해 지연되도록, 즉, 각각의 지역이 심볼 주기의 1/2이도록 직렬로 접속된다. 합산기는 지연되지 않은 I 위상 입력 신호 샘플로부터 2배로 지연된 신호를 뺀다. 합산기(308)의 출력은 지연(304)의 출력에 생성된 지연된 신호에 의해 증배기(310)로 증배된다. 처리된 I 및 Q 신호는 샘플 위치에 대해 입력에서 각각의 영 크로싱 위치를 가리키는 신호(이후 이른/느린 신호로서 불림)를 생성하기 위하여 합산기(320)에서 합산된다. 다른 말로, 이런 신호는 A/D 변환기에 의한 샘플링이 최적 샘플링 시간에 대해 일찍 또는 느리게 발생되는지를 가리킨다. 이런 "이른/느린" 신호는 루프 필터(214)의 입력에 인가된다.

도 4는 루프 필터(214)의 상세한 블록 다이어그램을 도시한다. 이런 필터는 타이밍 조절 회로(222)에 의해 사용하기 위한 포트(414)에서의 적분 신호 및 모듈 적분기(208)에 의해 사용하기 위한 포트(416)에서의 적분 플러스 비율 신호를 생성한다. 특히, 위상 검출기로부터의 이른/느린 신호는 두 개의 증폭기(400 및 402)에 대한 입력을 형성한다. 증폭기(400)는 K2의 이득을 가지며 증폭기(402)는 K1의 이득을 가진다. 증폭기(400)의 증폭 출력은 적분기(412)에 대한 입력을 형성한다. 적분기는 합산기(410), 지연기(408), 및 멀티플렉스(MUX)(406)를 포함한다. 멀티플렉서는 채널 변화가 발생하고 수신기가 새로운 입력 신호로 로킹될 때마다 적분기를 "영'으로 하기 위해 사용된다. 그래서, 채널 변화가 발생한후, MUX는 지연시 저장된 이미 적분된 값을 소거하기 위하여 소정 길이의 시간동안 적분기에 인가하기 위한 영의 값을 선택한다. 종래 값(예를들어, 하나의 클럭 사이클)의 소거후, MUX는 적분기의 입력으로서 가산기의 지연 출력을 선택한다. 출력은 신호가 클럭 사이클 동안 일시적으로 저장되는 경우 지연기(408)를 통하여 통과함으로써 지연된다. 지연된 신호는 MUX(406)로부터 합산기(410)의 한 출력에 인가된다. 합산기(410)의 제 2 입력은 증폭기(400)로부터 증폭된 신호이다. 적분된 출력은포트(414)를 통하여 타이밍 조절 회로(222)에 결합된다. 부가적으로, 적분 신호는 합산기(404)에서 증폭기(402)로부터의 비례 신호에 인가된다. 이런 구성 신호(적분된 플러스 비율)는 포트(416)를 통하여 모듈식 적분기(208)에 전송된다.

도 5는 모듈식 적분기(208)의 상세한 블록 다이어그램을 도시한다. 모듈식 적분기는 TINCR의 값을 저장하는 룩업 테이블(500), 두 개의 합산기(502 및 504), MUX(506), 및 지연기(508)를 포함한다. 모듈식 적분기는 루프 필터(214)로부터의 신호를 테이블(500)로부터 선택된 TINCR의 값에 가산한다. TINCR 값은 심볼 블록의 주기에 대해 실제 심볼 주기의 주어진 채널용 평가 비율을 나타낸다. 예를들어, 이런 비율은 1/6.75 MHz(실제 심볼 블록 주기) 또는 1.35에 의해 나뉘어진 1/5.0 MHz(실제 채널 심볼 주기)이다. 각각의 채널에 대하여, 테이블은 TINCR의 값을 저장한다. 만약 값이 특정 채널에 대해 이용되지 않으면 일반적인 값은 1.35(테이블 500에서 N)이다. 다른 값은 예를들어 새로운 채널로 채널 변화전에 특정 채널을 위하여 이미 사용된 TINCR값이고, 테이블은 현 채널과 관련하여 현 채널에 대한 TINCR의 현재 값을 저장한다. 상기와 같이, 채널이 수정될 때, 초기 TINCR의 값은 사용된다.

루프 필터로부터의 신호 및 TINCR 값의 합은 합산기(504)에서 지연 신호와 합산된다. 지연 신호는 지연기(508)를 통하여 합산기(504)의 출력을 통과함으로써 형성된다. 지연 기간은 하나의 심볼 클럭 주기이다. 합산기(504)의 출력은 FIFO에 대한 판독 어드레스(RADD)를 형성한다. 이것은 정수 부분 및 분수 부분을 포함한다. 정수 부분은 FIFO로부터의 값을 호출하기 위하여 사용되고 분수 부분은 신호 보간동안 사용된다. 모듈 적분기(208)는 지연기(508)에서 저장된 신호값을 영(소거)으로 하기 위하여 사용된 MUX를 포함한다. 채널 변화중에, MUX는 지연기의 저장 값을 영으로 하는 주기중에 지연에 대한 입력으로서 영의 값을 선택한다.

도 6은 심볼이 입력 보간기로부터 처리하기 위하여 이용되는지에 따라 전체 심볼 처리 시스템을 온 및 오프하는 심볼 처리 제어기(216)의 상세한 블록 다이어그램을 도시한다. 제어기(216)는 FIFO를 비우기 위한 처리를 제어한다. 비록 도 2에 특히 기술되지 않았지만, 심볼 처리 제어기는 디모듈레이터 처리를 포함하는 모든 "다운스트림" 처리 블록, 밴드에지 필터, 위상 검출기 및 루프 필터뿐 아니라 모듈식 적분기에 연결된다. 상기와 같이, 샘플 데이터가 보간기로부터 이용되지 않을때마다. 제어기(216)는 샘플 데이터가 다시 이용될때까지 모든 다운스트림 처리를 중지한다.

도 6을 참조하여, FIFO에 저장된 다수의 값이 소정 낮은 한계에 도달할 때, 심볼의 검색은 FIFO가 소정 높은 한계까지 새로운 값으로 다시 채워질동안 정지된다. 일단 높은 한계로 다시 채워지면, 검색 처리는 다시 시작된다. 상기 검색 처리의 시작 및 정지는 입력 적분기로부터의 출력이 자연적으로 "버스트"되게한다. 상기된 바와같이, 타이밍 정보 및 디모듈레이션에 대한 심볼 처리는 FIFO가 다시 채워질때의 주기동안 금지된다. 제어기(216)는 심볼 처리를 제어하기 위하여 사용된 제어 신호(DEC_ON)를 생성한다.

특히, 심볼 처리 제어기(216)는 감산기(600), 합산기(602), 두 개의 멀티플렉서(604 및 606), 비교기(608) 및 지연기(610)를 포함한다. 감산기(600),합산기(602) 및 MUX(604)는 FIFO에 대한 기입 어드레스 및 판독 어드레스 포인터 사이의 전류 차를 결정하기 위하여 사용된다. 상기와 같이, 감산기(600)는 기입 어드레스(WADD)로부터 판독 어드레스(RADD)를 감산한다. 이런 감산 결과는 MUX(604)에 대한 하나의 입력 및 합산기(602)에 대한 하나의 입력을 형성한다. 합산기(602)에서, 합산기(600)의 출력은 FIFO의 총 길이를 나타내는 수에 첨가된다(도 6에서 순환_버퍼_길이로 불린다). 이런 합산 결과는 MUX(604)에 대한 제 2 입력이다. MUX(604)에 의해 선택된 값은 비교기(608)에 하나의 입력을 형성한다. 의사코드에서 제어기(216)의 이런 부분을 반복하기 위하여:

만약 (WADD-RADD)≥0이면;

WADD-RADD를 선택한다;

그렇지 않으면;

순환_버퍼_크기+(WADD-RADD)를 선택한다.

비교기(608)에 대한 다른 입력은 높은 한계 값 또는 낮은 한계 값이다. MUX(606)는 한계 값이 사용되는 것을 선택한다. 이런 MUX는 신호 DEC_ON에 의해 제어된다. DEC_ON이 낮으면(예를들어, 심볼 처리가 정지하면), 높은 한계가 선택된다. 역으로, DEC_ON 신호가 높으면(예를들어, 심볼 처리가 허용되면), 낮은 한계가 선택된다. 상기와 같이, 비교기는 판독 및 기입 어드레스 포인터 사이의 차가 높은 한계 값에 도달할 때 까지 낮은 출력을 가진다. 그후, 비교기 출력은 판독 및 기입 어드레스 포인터가 낮은 한계 값 이하로 떨어질때까지 높은 한계로 이동한다. 실현할 수 있는 제어기(216)를 만들기 위하여, 지연기(610)는 높은 또는낮은 한계 값이 초과되도록 하나의 클럭 사이클에 의해 비교기의 출력을 지연한다. DEC-ON 신호는 디모듈레이터에서 심볼을 처리하는 모든 다른 회로뿐 아니라, 타이밍 조절 회로(222)에 전송된다.

도 7은 타이밍 조절 회로(222)의 블록 다이어그램을 도시한다. 이런 회로(222)는 데이터 활성 카운터(700), PCR 간격 카운터(702), 래치(706), 분할기(708), 및 두 개의 증배기(710 및 712)를 포함한다. 다양한 신호를 처리함으로써, 회로(222)는 보간된 신호의 "버스트" 성질에 대하여 보상하기 위하여 조절된 수신된 패킷에 대한 로컬 PCR 카운트를 나타낸다. 예를들어, 로컬 카운트는 신호가 보간기로부터 사용되지 않을 때 동안 조절된다.

특히, 데이터 활성 카운터는 DEC_ON 신호가 높을 때 4개로(예를들어, 27 MHz 시스템 클럭으로, 6.75 MHz 비율에서 카운터는 카운트를 한다) 분할된 시스템 클럭을 나타내는 펄스 발생을 카운트한다. DEC_ON 신호가 낮을 때, 현재 카운트 값은 카운터가 리셋되거나 카운터가 카운팅을 다시 시작할때까지 유지된다. 부가적으로, PCR 간격 카운터는 동일한 분할된 클럭 신호 발생을 카운트한다. PCR 간격 카운터 및 데이터 활성 카운터 양쪽은 수신된 정보에서 PCR 패킷의 발생중에 리셋된다. 리셋 스트로브(STROBE)는 전달 디코더에서 PCR 패킷 배치기(218)에 의해 생성된다. 합산기(704)는 루프 필터 적분 신호의 출력을 모듈식 적분기의 TINCR에 인가하고 그 결과는 래치(706)에 인가된다. 또한 래치에 인가된 것은 데이터 활성 카운터 값, PCR 간격 카운터 값, 및 로컬 27 MHz 카운터 값이다. 래치(706)는 PCR 패킷 배치기(218)에 의해 생성된 스트로브의 발생중에 이들 신호를 래치한다.

분할기는 PCR 간격 카운터 값(X)에 의해 래치된 데이터 활성 카운터 값(Y)을 분할한다. 분할 결과는 시스템에 대한 순간 처리 비율을 나타낸다. 순간 처리 비율은 증배기(710)에 의해 수정 인자를 생성하기 위하여 루프 필터 신호 더하기 TINCR의 래치된 합산에 의해 증배된다. 수정 인자는 수정된 또는 조절된 27 MHz 카운트 값(ADJ.LOCAL 27)을 형성하기 위하여 래치된 27 MHz 카운터 값만큼 증배기(712)에서 증배된다. 조절된 로컬 27은 보간기를 통하여 통과된 심볼의 버스트 성질을 위하여 조절된 27 MHz 카운트 값(ADJ.LOCAL 27)이다. 이런 조절된 로컬 27은 27 MHz VCXO에 대한 제어 전압을 생성하기 위하여 기준 27 값과 결합된다.

도 9는 VCXO 제어 신호를 형성하기 위하여 기준 27 및 조절된 로컬 27을 결합하는 발진기 제어 회로(120)의 상세한 블록 다이어그램을 도시한다. 제어 회로 의 이런 형태를 사용하여, 주파수는 전송기에서 27 MHz로 수신기의 27 MHz 발진기를 로킹한다. 특히, 회로(120)는 다른 방식으로 조절된 로컬 27 및 기준 27을 처리한다. 각 값의 다른 처리는 두 개의 지연기(900 및 902) 및 두 개의 감산기(904 및 906)에 의해 달성된다. 각각의 지연은 PCR 패킷 배치기로부터의 스트로브 신호에 의해 제어된다. 이런 스트로브 신호는 각각의 PCR 패킷이 발생할 때 발생한다. 그래서, 가산기(904)는 이미 PCR 패킷 발생시 발생된 조절된 로컬 27 값으로부터 현재 조절된 로컬 27 값을 감산한다. 동일한 감산이 기준 27에 대하여 사용된다. 기판(904 및 906)으로부터의 차동 값은 비교기(908)에 대한 입력 신호로부터 형성한다. 비교기의 출력(예를들어 차동 조절된 로컬 27 및 차동 기준 27 사이의 차이)은 루프 필터(910)에 인가된다. 디지털 대 아날로그(D/A) 변환기(912)는 루프필터의 출력을 아날로그 신호로 변환한다. 결과 아날로그 신호는 27 MHz VCXO를 주파수 제어하기 위하여 사용된다. 결과적으로, 수신기에서 단일 27 MHz 발진기는 전송기의 27 MHz 발진기에 로킹된다. 상기와 같이, 전달 타이밍은 동기화된다. 타이밍 동기화의 달성으로 인해, 입력 신호 처리기의 A/D 변환기는 입력 신호를 샘플하고 전달 디코더로부터의 출력 데이터는 프리젠테이션 장치에 의해 사용하기 위한 연속적인 데이터 스트림을 포함한다.

도 12는 본 발명의 제 1 실시예에 사용된 바와같은 VCXO보다 비동기(자유 운용) 발진기(1202)를 포함하는 수신기의 제 2 실시예의 블록 다이어그램을 도시한다. 이런 제 2 실시예에서, 자유 운용 발진기(1202)는 입력 신호를 비동기적으로 샘플하기 위하여 사용된다. 제 1 실시예와 같이, 이 제 2 실시예는 이력 신호 처리기(102), 디모듈레이터(106), 타이밍 동기화기(104), 전달 디코더(108), 응용 디코더(102), 및 하나 이상의 프리젠테이션 장치(116)를 포함한다. 각각의 이들 구성요소는 상기된 바와 동일 방식으로 작용한다. 수신기(1200)는 타이밍 조절 회로(1000) 및 출력 보간기(1204)를 포함한다. 이런 실시예에서, 자유 운용 발진기가 전송기 발진기에 주파수 로킹되지 않는다는 것은 중요하다.

도 13은 도 12에서 수신기(1200)의 상세한 블록 다이어그램을 도시한다. 입력 신호 처리기(102)의 구성요소 부분, 디모듈레이터(106), 타이밍 동기화기(104), 및 PCR 패킷을 배치하기 위하여 응답하는 전달 디코더의 부분은 상기된 바와 동일하게 작용한다. 상기된 바와같이, 이들 구성요소는 추가 논의가 필요하지 않다. 발진기는 제어 포트를 가지지 않는 자유 운용 27 MHz 발진기이다. 단순히 그것은27 MHz 신호를 A/D 변환기(200) 및 타이밍 조절 회로(1000)에 제공한다.

도 10은 타이밍 조절 회로(1000)의 상세한 블록 다이어그램이다. 상기 회로(1000)는 수치 제어 카운터(1002)(NCC) 및 비교기 회로(1003)를 포함한다. 상기 회로를 사용하는 것은 수신기의 자유 운용 27 MHz 발진기(1202)가 자유 운용, 즉 비동기적으로 동작하도록 하는 것이고, 동기적으로 동작되는 수신기를 제공한다. 결과적으로, 수신기의 27 MHz 발진기는 전송기의 27 MHz 발진기에 로킹되지 않는다. 상기와 같이, 27 MHz 발진기는 NCC가 27 MHz 신호의 각 사이클에 대한 N에 의해 카운트하는 신호를 제공한다. N은 로컬 및 기준 발진기가 정확하게 동일 주파수를 가질때마다 1이고, N은 로컬 발진기가 기준 발진기 주파수보다 클때마다 1 보다 작고, N은 로컬 발진기가 기준 발진기 주파수보다 작은 주파수를 가질때마다 1보다 크다. 기준 발진기 주파수는 PCR 카운트에 의해 지시된다. 특히, NCC는 기준 27(PCR 패킷 배치기 출력) 및 로컬 27(NCC 출력) 신호 사이의 측정된 차를 바탕으로 NCC의 적분 카운트 값에 분수 카운트를 가산한다. 상기와 같이, NCC는 분수 증가를 카운트한다.

특히, 룩업 테이블(1006)은 각 채널에 대한 종래 오프셋 값을 바탕으로 분수 증가를 형성하기 위하여 제공된다. 선택된 채널 번호는 초기 분수 증가 값(A´, B´, C´, 및 기타 등등)을 검색하기 위하여 어드레스로서 사용되거나, 만약 특정 채널이 미리 선택되지 않으면, 일반값으로서 사용된다. 이런 초기값은 실제적으로 특정 채널의 이전 사용시 측정된 로컬 27에 대한 기준 27의 비율이다. 채널이 변화한후, 채널에 대한 최종 비율은 테이블에 저장된다. 이런 초기 분수값은 루프필터(1026)의 출력에 의해 조절된다. 상기 조절은 합산기(1008)에서 초기 분수 값을 가지는 루프 필터 출력을 합산함으로써 수행된다. 분수 값은 합산기(1010)에서 지연기(1014)로부터 이전 카운트 값에 가산된다. 지연기(1014)는 발진기 출력발진기 출력의 각 사이클중에, 지연에 대한 입력의 카운트가 지연을 통하여 클럭되도록 자유 운용 발진기(1004)의 제어하에 있다. NCC는 MUX(1012)를 사용하여 각 채널 변화시 소거된다(영으로된다). 즉, 영의 값은 지연시 저장된 모든 값이 영이 될 때까지 MUX에 의해 선택되고 지연에 인가된다.

NCC(조절된 로컬 27)의 출력 신호는 응용 디코더(예를들어, NPEG 비디오 디코더, 압축된 오디오 인코더등)로 전송된다. 응용 디코더에서 NCC 출력을 사용하는 도시적인 예는 도 11에 대해 하기에 기술된다. 도 10에 추가로 도시된 바와같이, NCC 출력 신호는 지연기(1016) 및 감산기(1018)를 사용하여 미분된다. 유사하게, PCR 패킷 배치기에 의해 생성된 기준 27 신호는 지연기(1020) 및 감산기(1022)를 사용하여 미분된다. 지연은 PCR 패킷 배치기에 의해 생성된 스트로브 신호에 의해 제어된다. 즉, 스트로브의 각각 발생시, 지연에 대한 입력은 지연을 통하여 클록된다. 비교기(1024)는 NCC 출력 및 기준 27 신호의 미분 값을 비교한다. 루프 필터(1026)는 비교기의 출력을 필털링하고 필터링된 신호를 합산기(1008)에 인가한다. 상기와 같이, NCC 출력 신호(조절된 로컬 27) 및 기준 27 신호 사이의 차는 두 개의 신호가 최종적으로 서로 주파수 로킹되도록 보상된다. 즉, PCR 카운트는 NCC 카운트와 같다. NCC 제어 회로(1000)가 심볼 타이밍 루프 즉, 도 12의 타이밍 동기화기(104), 입력 신호 처리기(102), 디모듈레이터(106)에 연결되지 않는다는 것은 주의된다. 이들 엘리먼트는 그것들이 자유 운용을 사용하는 27 MHz 신호 외에 상기된 바와 동일하게 동작한다. NCC 제어 회로(조절된 로컬 27)의 출력은 하기된 출력 보간동안 혼자서 사용된다.

도 11의 도시적인 실시예에서, 조절된 로컬 27 신호는 MPEG 비디오 디코더(1100) 및 압축된 오디오 디코더(1128) 양쪽에 의해 사용된다. 이런 실시예에서, 데이터의 버스트 성질은 각각의 응용 디코더에 의해 디코드된 신호를 보간하기 위하여 출력 보간기(1118 및 1130)를 사용하여 디코드된 신호로부터 제거된다. 이들 출력 보간기는 도 1의 입력 보간기와 동일 방식으로 정확하게 동작한다. 특히, 디코드된 비디오 및 오디오 데이터는 제 1 비율로 각각의 순환 버퍼(1120 및 1132)에 기입되고 제 2 비율로 각각의 버퍼로부터 판독된다.

특히, 전달 디코더는 압축된 비디오 신호를 가진 MPEG 디코더를 제공하고 압축된 오디오 신호를 가진 오디오 디코더를 제공한다. 수신기 실시예에서, 수신기를 통하여 사용된 27 MHz 클럭 신호는 신호 버스트 성질을 위하여 조절되지 않고, 디코더의 출력은 자연적으로 버스트된다. MPEG 디코더 및 오디오 디코더는 각각의 압축된 신호의 디코딩을 용이하게 하기 위하여 클럭 신호로서 조절된 로컬 27 신호의 정수 부분을 사용한다. 디코딩은 본 발명의 부분을 형성하지 않는 공지된 방식으로 달성된다. 블록(1104)은 조절된 로컬 27 신호의 분수 부분을 제거하고, 디코더에 의해 사용하기 위한 이런 NCC 카운트 값의 정수 부분만을 남긴다.

MPEG 디코더로부터의 출력 신호는 버퍼(1120)에서 버퍼되고 보간기(1122)에서 보간된다. 조절된 로컬 27 값은 분할기(1116)에서 2로 분할되고 데이터 액세스를 제어하기 위한 버퍼 및 보간 처리를 제어하기 위한 보간기에 인가된다. 특히, 분할된 카운트 값의 정수 부분은 버퍼에 대한 판독 어드레스(RADD)를 형성하고 카운트값의 분수 부분은 잘 공지된 방식으로 검색된 버퍼 값을 보간하기 위하여 사용된다. 상기와 같이, MPEG 디코더(1114)로부터의 "버스트" 데이터는 비디오 신호를 디스플레이하기 위하여 프리젠테이션 장치에 의해 사용된 연속적인 YUV 출력 신호를 생성하도록 보간된다.

유사하게, 블록(1126)은 조절된 로컬 27 값의 분수 부분을 제거하고 오디오 디코더(1128)는 압축된 오디오 출력 신호를 디코드하기 위하여 정수 값을 사용한다. 버퍼(1132) 및 보간기(1134)는 오디오 프리젠테이션 장치에 연속적인 오디오 출력을 제공하기 위하여 사용된다. 버퍼(1132)에 대한 액세스는 블록(1124)에서 N 만큼 분할된 조절된 로컬 27 값에 의해 제어된다. N은 버퍼로부터 연속적으로 데이터를 액세스하기 위하여 필요한 클럭에 의존한다.

버퍼가 조절된 로컬 27을 사용하기 때문에 동기화된 응용 디코더는 데이터가 보간되고 프리젠테이션 장치에 전송되는 연속적인 비율과 동일한 평균 비율로 각각의 출력 보간에 데이터를 공급하기 때문에 버퍼 오버플로우 및 언더플로우는 버퍼(1120 및 1132)에서 방지된다. 상기와 같이, 데이터의 버스트 성질은 제거되고 단지 연속적인 데이터를 가지는 프리젠테이션 장치를 제공한다.

상기 개시는 비록 본 발명이 하드웨어 장치로서 실행될지라도 본 발명의 다양한 실시예를 개시한다. 그러나, 당업자는 수신기가 순수하게 디지털 시스템이기 때문에, 상기 수신기가 마이크로프로세서에 의해 실행된 하나 이상의 소프트웨어루틴으로서 실행될 수 있는 것이 이해된다. 소프트웨어 루틴은 도 1 내지 도 13의 각 블록과 관련된 기능을 수행한다.

비록 본 발명이 가리키는 것이 통합된 다양한 실시예가 여기에 도시되고 기술되었지만, 당업자는 이들 가르침을 통합하는 다른 변화된 실시예를 고안할 수 있다.

Claims

인코드된 타이밍 정보를 포함하는 패키지화된 입력 신호를 디모듈레이팅하기 위한 수신기에 있어서,

샘플링 신호를 생성하는 발진기;

상기 발진기에 접속되고, 샘플링 신호를 사용하여 패키지화된 입력 신호를 디지털화하기 위한 디지털 수단;

상기 디지털 수단에 접속되고, 보간 신호를 생성하기 위하여 디지털 신호를 보간하기 위한 보간 수단;

상기 보간 수단에 접속되고, 보간 수단을 동기화하여 패키지화된 입력 신호내의 채널 심볼이 최적으로 보간되는 제 1 타이밍 루프;

상기 보간 수단에 접속되고, 베이스밴드 신호를 생성하기 위하여 보간 신호를 디모듈레이팅하기 위한 디모듈레이터;

상기 디모듈레이터에 접속되고, 상기 베이스밴드 신호로부터 상기 인코드된 타이밍 정보를 추출하기 위한 전달 디코더;

상기 전달 디코더 및 상기 발진기에 접속되고, 샘플링 신호를 추출된 타이밍 정보로 동기화하기 위한 제 2 타이밍 루프; 및

상기 전달 디코더에 접속되고, 디코드된 신호를 생성하기 위하여 상기 베이스밴드 신호에 포함된 정보를 디코딩하기 위한 디코더 수단을 포함하는 것을 특징으로 하는 수신기.
제 1항에 있어서, 상기 보간 수단은,

순환 버퍼;

제 1 비율로 순환 버퍼에 대한 기입 어드레스를 생성하기 위한 기입 어드레스 발생기; 및

제 2 비율로 순환 버퍼에 대한 판독 어드레스를 생성하기 위한 판독 어드레스 발생기를 더 포함하고,

상기 제 2 비율은 상기 제 1 비율보다 빠른 것을 특징으로 하는 수신기.
제 2항에 있어서, 상기 판독 어드레스 발생기에 접속되고, 현재 판독 어드레스 및 현재 기입 어드레스 사이의 차가 소정 제 1 한계보다 작을때마다 판독 어드레스의 생성을 금지하기 위한 심볼 처리 제어기를 더 포함하는 것을 특징으로 하는 수신기.
제 3항에 있어서, 상기 제 1 타이밍 루프는,

상기 보간 수단에 접속되고, 상기 보간된 신호를 필터링하기 위한 밴드에지 필터;

상기 밴드에지 필터에 접속되고, 디지털 수단이 최적 샘플링 포인트에 대해 이른 또는 늦은 입력 신호를 샘플링하는지를 가리키는 이른/늦은 신호를 생성하기 위한 위상 검출기; 및

상기 위상 검출기에 접속되고, 상기 이른/늦은 신호를 필터링하기 위한 루프 필터기를 더 포함하고,

상기 필터된 이른/늦은 신호는 판독 어드레스 생성기에 대한 입력을 형성하여 각각의 판독 어드레스는 보간기가 디지털화된 입력 신호를 최적으로 다시 샘플링하도록 변경되는 것을 특징으로 하는 수신기.
제 1항에 있어서, 상기 발진기에 접속되고, 상기 샘플링 신호에 응답하여 로컬 카운트 값을 생성하기 위하여 카운팅하기 위한 카운터; 및

상기 카운터에 접속되고, 상기 보간된 신호의 버스트 성질에 대하여 보상하기 위하여 상기 로컬 카운트 값을 조절하기 위한 타이밍 조절 회로를 더 포함하는 것을 특징으로 하는 수신기.
제 5항에 있어서, 인코드된 타이밍 정보를 포함하는 제 1 패킷내의 제 1 전송기 카운트 값에 의해 형성된 카운트 값으로 상기 카운터를 처음에 세팅하기 위한 수단을 더 포함하는 것을 특징으로 하는 수신기.
제 6항에 있어서, 상기 타이밍 조절 회로 및 상기 전달 디코더에 접속되고 상기 발진기에 대한 제어 신호를 생성하기 위하여 전송기 카운트 값을 포함하는 추출된 타이밍 정보 및 상기 조절된 로컬 카운트 값을 비교하기 위한 발진기 제어 회로를 더 포함하는 것을 특징으로 하는 수신기.
인코드된 타이밍 정보를 포함하는 패키지화된 입력 신호를 디모듈레이팅하기 위한 수신기에 있어서,

비동기 샘플링 신호를 생성하기 위한 자유 운용 발진기;

상기 자유 운용 발진기에 접속되고, 비동기 샘플링 신호를 사용하여 패키지화된 입력 신호를 디지털화하기 위한 디지털 수단;

상기 디지털 수단에 접속되고, 보간된 신호를 생성하기 위하여 상기 디지털화된 신호를 보간하기 위한 보간 수단;

상기 보간 수단에 접속되고, 디지털화된 신호내의 심볼이 최적으로 보간되도록 보간 수단을 동기화하기 위한 제 1 타이밍 루프;

상기 보간 수단에 접속되고, 베이스밴드 신호를 생성하기 위하여 보간 신호를 디모듈레이팅하기 위한 디모듈레이터;

상기 디모듈레이터에 접속되고, 상기 베이스밴드 신호로부터 인코드된 타이밍 정보를 추출하기 위한 전달 디코더;

상기 전달 디코더에 접속되고, 수치적으로 제어된 카운터를 상기 추출된 타이밍 정보로 동기화하기 위한 전달 타이밍 루프;

상기 전달 디코더 및 상기 수치 제어 카운터에 접속되고, 디코드된 신호를 생성하기 위하여 상기 베이스밴드 신호에 포함된 정보를 디코딩하기 위한 디코더 수단; 및

디코더 수단 및 상기 수치 제어 발진기에 접속되고, 연속적인 출력 신호를생성하기 위하여 상기 디코드된 신호를 보간하기 위한 출력 보간기를 포함하는 것을 특징으로 하는 수신기.
제 8항에 있어서, 상기 보간 수단은,

순환 버퍼;

제 1 비율로 순환 버퍼에 대한 기입 어드레스를 생성하기 위한 기입 어드레스 발생기; 및

제 2 비율로 순환 버퍼에 대한 판독 어드레스를 생성하기 위한 판독 어드레스 발생기를 더 포함하고,

상기 제 2 비율은 상기 제 1 비율보다 빠른 것을 특징으로 하는 수신기.
전송된 신호가 주기적으로 전송된 패킷내에 포함된 전송기 타이밍 정보를 가지는 패키지된 디지털 신호인 경우, 수신기 및 전송기를 동기화하기 위한 방법에 있어서,

비동기 샘플링 신호를 사용하여 자유 운용 발진기로부터 디지털화된 신호를 생성하기 위한 상기 패키지화된 디지털 신호를 디지털화하는 단계;

보간 신호를 생성하기 위하여 상기 디지털화된 신호를 보간하는 단계;

상기 보간을 동기화하기 위하여 상기 보간된 신호를 처리하는 단계;

상기 패킷으로부터 상기 전송기 타이밍 정보를 추출하는 단계;

로컬 카운트 값을 생성하기 위하여 수치 제어 카운터로 상기 샘플링 신호를카운팅하는 단계;

제어 신호를 수치 제어 카운터에 인가함으로써 상기 보간된 신호의 버스트 성질에 대해 보상하기 위하여 로컬 값을 조절하는 단계;

상기 조절된 로컬 카운트 값을 타이밍 정보를 포함하는 수신된 패킷의 상기 전송기 카운트 값과 비교하는 단계;

조절된 로컬 카운트 값 및 전송기 카운트 값의 비교에 응답하여 수치 제어 카운터 제어 신호를 생성하는 단계; 및

상기 수신기가 상기 전송기와 동기화되도록 상기 제어 신호로 상기 수치 제어 카운터를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
제 10항에 있어서, 디코드된 데이터를 생성하기 위하여 상기 조절된 로컬 카운트 값을 사용하여 상기 보간된 신호를 디코딩하는 단계; 및

연속적인 데이터 스트림을 생성하기 위하여 상기 조절된 카운트 값을 사용하여 상기 디코드된 데이터를 보간하는 단계를 포함하는 것을 특징으로 하는 방법.