KR100362179B1 - 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 - Google Patents
수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100362179B1 KR100362179B1 KR1019990065829A KR19990065829A KR100362179B1 KR 100362179 B1 KR100362179 B1 KR 100362179B1 KR 1019990065829 A KR1019990065829 A KR 1019990065829A KR 19990065829 A KR19990065829 A KR 19990065829A KR 100362179 B1 KR100362179 B1 KR 100362179B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- capacitor
- memory device
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000001257 hydrogen Substances 0.000 title claims abstract description 26
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 title claims description 16
- 125000004435 hydrogen atom Chemical class [H]* 0.000 title claims 2
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 238000002161 passivation Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 18
- 230000006866 deterioration Effects 0.000 abstract description 7
- 239000010408 film Substances 0.000 description 58
- 239000010936 titanium Substances 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- -1 TiN hydrogen Chemical class 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
- H10D1/688—Capacitors having no potential barriers having dielectrics comprising perovskite structures comprising barrier layers to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 페시베이션 공정에서 발생된 수소가 캐패시터 내부로 확산되는 것을 효과적으로 방지할 수 있는, 산화막 및 Ti막의 이중층을 구비하는 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 산화막 및 Ti막으로 캐패시터 영역을 충분히 덮는 패턴을 형성함으로써, 후속 페시베이션층 형성 공정에서 발생하는 수소가 캐패시터 내부로 침입함에 따른 반도체 메모리 소자의 전기적 특성 열화를 방지하는데 특징이 있다.
Description
본 발명은 반도체 메모리 소자 제조 분야에 관한 것으로, 특히 수소 확산을 방지할 수 있는 산화막 및 Ti막 이중층을 구비하는 반도체 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. 강유전체 메모리 소자(Ferroelectric Random Access Memory, 이하 FRAM이라 함)는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 메모리 소자로서 각광받고 있다. SrBi2Ta2O9와 같은 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 즉, 강유전체 박막을 비휘발성 메모리 소자로 사용하는 경우 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하게 되는 원리를 이용하는 것이다.
이러한 FRAM 소자를 이루는 강유전체막의 우수한 유전 특성을 얻기 위해서는상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.
한편, FRAM 소자에서 캐패시터와 트랜지스터 사이의 연결을 위한 금속배선 형성 후 페시베이션(passivation)을 목적으로 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition)으로 산화막을 형성하고 이어 실리콘질화막(Si3N4)을 형성한다. 이러한 과정에서 발생한 수소가 강유전체 캐패시터 내부로 확산하여 FRAM 소자의 특성 저하가 발생한다. 수소가 캐패시터 내부로 침입함에 따라 소자 특성이 열화된다고 하는 사실은 알려져 있으나, 페시베이션층 형성 공정 중에 발생하는 수소가 캐패시터 내부로 침입하는 것을 효과적으로 방지하는 기술은 알려져 있지 않다. 이와 같이 FRAM 소자의 특성 저하를 방지하기 위해서는 수소가 캐패시터 내부로 확산하는 것을 방지하는 것이 중요하다. 따라서, 수소나 수분을 발생시키지 않는 페시베이션 공정 개발을 고려할 수도 있으나 이는 기술적인 어려움과 경제적인 문제점이 따른다.
상기와 같은 문제점을 해결하기 위한 본 발명은 페시베이션 공정에서 발생된 수소가 캐패시터 내부로 확산되는 것을 효과적으로 방지할 수 있는, 산화막 및 Ti막의 이중층을 구비하는 반도체 메모리 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1d는 본 발명의 실시예에 따른 FRAM 소자 제조 공정 단면도,
도2a 및 도2b는 금속배선 형성 이후 진행되는 페시베이션 실시 전후의 P-V 곡선을 비교한 그래프,
도2c 내지 도2e는 다양한 물질층 형성 및 페시베이션 실시 후에 측정한 P-V 곡선을 보이는 그래프.
*도면의 주요부분에 대한 도면 부호의 설명*
17: 하부전극 18: 강유전체막
19: 상부전극 20: 산화막
21, 24: Ti막 23: TiN 확산방지막 패턴
25: 금속막 26: 페시베이션층
상기와 같은 목적을 달성하기 위한 본 발명은 반도체 기판 상부에 형성된 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터; 상기 캐패시터를 덮는 절연막; 및 상기 절연막 상에 형성되어 상기 캐패시터를 덮는 Ti막을 포함하는 반도체 메모리 소자를 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상부에 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 단계; 및 상기 반도체 기판 상에 차례로 형성된 절연막 및 Ti막으로 이루어져 상기 캐패시터를 덮는 패턴을 형성하는 단계를 포함하는 반도체 메모리 소자 제조 방법을 제공한다.
또한 상기 목적을 달성하기 위한 본 발명은, 반도체 기판 상에 형성된 게이트 절연막 및 게이트 전극 그리고 상기 게이트 전극 양단의 상기 반도체 기판 내에 형성된 접합영역으로 이루어지는 트랜지스터를 형성하는 제1 단계; 상기 제1 단계가 완료된 전체 구조를 덮는 제1 층간절연막을 형성하는 제2 단계; 상기 제1 층간절연막 상에 적층된 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제3 단계; 상기 제3 단계가 완료된 상기 반도체 기판 상에 차례로 형성된 절연막 및 Ti막으로 이루어져 상기 캐패시터를 덮는 패턴을 형성하는 제4 단계; 상기 제4 단계가 완료된 전체 구조를 덮는 제2 층간절연막을 형성하는 제5 단계; 상기 캐패시터의 상부전극과 상기 트랜지스터를 연결하는 금속배선을 형성하는 제6 단계; 및 상기 제6 단계가 완료된 전체 구조 상에 페시베이션층을 형성하는 제7 단계를 포함하는 반도체 메모리 소자 제조 방법을 제공한다.
본 발명은 산화막 및 Ti막으로 캐패시터 영역을 충분히 덮는 패턴을 형성함으로써, 후속 페시베이션층 형성 공정에서 발생하는 수소가 캐패시터 내부로 침입함에 따른 반도체 메모리 소자의 전기적 특성 열화를 방지하는데 특징이 있다.
이하, 첨부된 도면 도1a 내지 도1d를 참조하여 본 발명의 실시예에 따른 FRAM 소자 제조 방법을 설명한다.
먼저 도1a에 도시한 바와 같이, 소자분리막(11) 및 트랜지스터 형성이 완료된 반도체 기판(10) 상에 제1 층간절연막(15)을 형성한다. 제1 층간절연막(15)은 차례로 적층된 BPSG(borophospho silicate glass)막 및 MTO(medium temperature oxide)막으로 이루어진다. 도면에서 미설명 도면부호 '12'는 게이트 산화막, '13'은 게이트 전극, '14A'는 비트라인과 연결되는 제1 접합영역, '14B'는 캐패시터와 접속되는 제2 접합영역을 나타낸다.
다음으로 도1b에 도시한 바와 같이, 제1 층간절연막(15) 상부에 하부전극(17), 강유전체막(18) 및 상부전극(19)으로 이루어지는 강유전체 캐패시터를 형성한다. 도면부호 '16'은 제1 층간절연막(15)과 하부전극(17) 사이의 접착력 향상을 위한 Ti 접착층(16)으로서 본 발명의 실시예에서는 상기 Ti 접착층(16)을 에 50 ㎚ 내지 250 ㎚ 두께로 형성한다. 그리고, 강유전체막(18)은 SrxBiyTa1-yO9, Bax(SrTi)1-xO9또는 Pbx(ZrTi)1-xO3박막으로 형성하고 그 두께는 50 ㎚ 내지 250 ㎚ 두께가 되도록 한다. 또한, 상기 하부전극(17) 및 상부전극(19) 각각은 20 ㎚ 내지200 ㎚ 두께의 Pt막으로 형성한다. 이어서 강유전체 캐패시터를 덮는 TEOS(tetraethyl orthosilicate)계 산화막(20) 패턴을 형성하고, 페시베이션층 형성 공정에서 발생하는 수소가 캐패시터 내부로 확산되는 것을 효과적으로 억제할 수 있는 Ti막(21) 패턴을 산화막(20) 패턴 상에 형성한다. 상기 Ti막(21)은 10 ㎚ 이하의 두께로 형성한다.
다음으로 도1c에 도시한 바와 같이, 전체 구조 상에 100 ㎚ 이상의 두께를 갖는 제2 층간절연막(22)을 형성하고 제2 층간절연막(22), Ti막(21) 및 산화막(20)을 선택적으로 식각하여 강유전체 캐패시터의 상부전극(19)을 노출시키는 제1 콘택홀(C1)을 형성하고, 제2 층간절연막(20) 및 제1 층간절연막(15)을 선택적으로 식각하여 상기 트랜지스터 게이트 전극 양단의 제1 접합영역(14A) 및 제2 접합영역(14B)을 각각 노출시키는 제2 콘택홀(C2) 및 제3 콘택홀(C3)을 형성한다. 이어서, 상기 제1 콘택홀(C1)을 통하여 강유전체 캐패시터의 상부전극(19)과 접하는 TiN 확산방지막 패턴(23)을 형성한다. TiN 확산방지막 패턴(23)은 이후 형성될 금속배선과 캐패시터의 상부전극(19)을 연결하기 위한 것으로서 그 형성을 생략할 수도 있다.
다음으로 도1d에 도시한 바와 같이, 전체 구조 상에 Ti막(24) 및 금속막(25)을 형성하고 패터닝하여 캐패시터의 상부전극(19)과 제2 접합영역(14B)을 연결하고 비트라인(도시하지 않음)과 제1 접합영역(14A)을 연결하는 금속배선을 형성한다.
이어서, 전체 구조 상에 페시베이션층(26)을 형성한다. 페시베이션층(26)은 USG(undoped silicate glass) 및 Si3N4의 이중층으로 형성하며, 증착방법으로는 화학기상증착 또는 물리기상증착을 이용한다.
첨부된 도면 도2a 내지 도2e는 인가전압(V)에 따른 분극(P) 특성을 보이는 그래프이다.
도2a는 금속배선 형성 후 페시베이션 공정 전에 측정한 P-V 곡선을 보이고, 도2b는 종래 기술에 따른 FRAM 소자 제조 과정 중 페시베이션층 형성 공정이 완료된 후 측정한 P-V 곡선을 보이는 것이다. 도2a로부터 페시베이션층 형성 전에 수소에 의한 캐패시터 특성의 열화는 발생하지 않음을 알 수 있고, 도2b의 결과로부터 페시베이션층 형성 공정 중에 발생하는 수소가 강유전체 캐패시터 내부로 침입하여 강유전 특성의 열화가 발생함을 알 수 있다.
도2c는 수소 확산방지를 목적으로 약 100 ㎚ 두께의 TiN막을, 도2d는 400 ㎚ 두께 Al막을 각각 캐패시터를 충분히 덮는 형태로 형성하고 페시베이션 공정을 실시한 후 측정한 P-V 곡선을 보이는 그래프이다. 도2c의 결과는 비교적 수소흡수효과가 크다고 알려진 TiN 수소 확산방지막을 형성한 경우의 P-V 특성이 도2b와 같이 수소확산 방지막을 형성하지 않은 경우와 큰 차이가 없음을 보이고 있다. 그리고, 도2c와 도2d의 비교로부터 수소흡수효과가 거의 없다고 알려진 Al막을 형성한 경우에 TiN 수소 확산방지막을 형성한 경우보다 열화정도가 더 적음을 알 수 있다. 이러한 결과로부터 수소흡수효과가 크다고 해서 페시베이션층 형성 공정에 따른 캐패시터의 열화를 효과적으로 억제할 수 있는 것은 아님을 알 수 있다.
도2e는 전술한 본 발명의 실시예에 따라 약 50 ㎚ 두께의 Ti막으로 캐패시터를 충분히 덮는 패턴을 형성하고 페시베이션층 형성 공정을 실시한 후 측정한 P-V특성을 보이는 그래프로서, 본 발명과 같이 Ti막으로 강유전체 캐패시터의 상부를 충분히 덮을 경우 강유전체 캐패시터 특성의 열화가 일어나지 않음을 보이고 있다. 즉, Ti막 내에서의 수소 확산속도가 다른 물질에 비해 상대적으로 작기 때문에, 플라즈마와 수소의 혼합가스를 이용하여 320 ℃ 내지 400 ℃ 온도에서 페시베이션층 형성 공정을 실시할 경우 Ti막은 다른 물질과 달리 수소의 확산 속도를 크게 감소시킬 수 있어 강유전체 캐패시터 내부로 수소가 확산되는 것을 효과적으로 억제할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 산화막과 Ti막의 이중막으로 캐패시터 상부를 덮는 패턴을 형성함으로써 캐패시터 내부로 수소가 확산되는 것을 효과적으로 억제하여 반도체 메모리 소자의 제조 수율 향상 및 소자 특성 향상 효과를 기대할 수 있으며, 소자 제조 공정 개발을 용이하게 할 수 있다. 특히 FRAM 소자의 경우 금속배선 형성 이후의 공정은 DRAM 제조 공정을 그대로 적용할 수 있게 되어 FRAM 제조를 위한 별도의 후속 공정 개발이 불필요하여 경제적인 이점을 얻을 수 있다.
Claims (5)
- 반도체 메모리 소자에 있어서,반도체 기판 상부에 형성된 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터;상기 캐패시터를 덮는 절연막; 및수소확산방지를 위하여 상기 절연막 상에 형성되어 상기 캐패시터를 덮는 Ti막을 포함하는 반도체 메모리 소자.
- 제 1 항에 있어서,상기 유전막은 강유전체막인 것을 특징으로 하는 반도체 메모리 소자.
- 반도체 메모리 소자 제조 방법에 있어서,반도체 기판 상부에 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 단계; 및상기 반도체 기판 상에 차례로 형성된 절연막 및 Ti막으로 이루어져 상기 캐패시터를 덮는 패턴을 형성하는 단계를 포함하는 반도체 메모리 소자 제조 방법.
- 반도체 메모리 소자 제조 방법에 있어서,반도체 기판 상에 형성된 게이트 절연막 및 게이트 전극 그리고 상기 게이트 전극 양단의 상기 반도체 기판 내에 형성된 접합영역으로 이루어지는 트랜지스터를 형성하는 제1 단계;상기 제1 단계가 완료된 전체 구조를 덮는 제1 층간절연막을 형성하는 제2 단계;상기 제1 층간절연막 상에 적층된 하부전극, 유전막 및 상부전극으로 이루어지는 캐패시터를 형성하는 제3 단계;상기 제3 단계가 완료된 상기 반도체 기판 상에 차례로 형성된 절연막 및 Ti막으로 이루어져 상기 캐패시터를 덮는 패턴을 형성하는 제4 단계;상기 제4 단계가 완료된 전체 구조를 덮는 제2 층간절연막을 형성하는 제5 단계;상기 캐패시터의 상부전극과 상기 트랜지스터를 연결하는 금속배선을 형성하는 제6 단계; 및상기 제6 단계가 완료된 전체 구조 상에 페시베이션층을 형성하는 제7 단계를 포함하는 반도체 메모리 소자 제조 방법.
- 제 3 항 또는 제 4 항에 있어서,상기 유전막을 강유전체막으로 형성하는 것을 특징으로 하는 반도체 메모리 소자 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065829A KR100362179B1 (ko) | 1999-12-30 | 1999-12-30 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
| US09/739,372 US20010006241A1 (en) | 1999-12-30 | 2000-12-19 | Semicconductor device having a capacitor and method for the manufacture thereof |
| JP2000399601A JP2001217402A (ja) | 1999-12-30 | 2000-12-27 | キャパシタを備えた半導体素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065829A KR100362179B1 (ko) | 1999-12-30 | 1999-12-30 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010058495A KR20010058495A (ko) | 2001-07-06 |
| KR100362179B1 true KR100362179B1 (ko) | 2002-11-23 |
Family
ID=19632997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065829A Expired - Fee Related KR100362179B1 (ko) | 1999-12-30 | 1999-12-30 | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20010006241A1 (ko) |
| JP (1) | JP2001217402A (ko) |
| KR (1) | KR100362179B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848241B1 (ko) * | 2006-12-27 | 2008-07-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1298730A3 (en) * | 2001-09-27 | 2007-12-26 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory and method for fabricating the same |
| US6781184B2 (en) * | 2001-11-29 | 2004-08-24 | Symetrix Corporation | Barrier layers for protecting metal oxides from hydrogen degradation |
| KR100753046B1 (ko) * | 2001-12-29 | 2007-08-30 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자 및 그 제조 방법 |
| US20030224536A1 (en) * | 2002-06-04 | 2003-12-04 | Andreas Hilliger | Contact formation |
| KR100811378B1 (ko) * | 2002-06-29 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체소자 및 그 제조방법 |
| KR100555514B1 (ko) * | 2003-08-22 | 2006-03-03 | 삼성전자주식회사 | 저 저항 텅스텐 배선을 갖는 반도체 메모리 소자 및 그제조방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638319A (en) * | 1995-06-05 | 1997-06-10 | Sharp Kabushiki Kaisha | Non-volatile random access memory and fabrication method thereof |
| JPH10214944A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JPH1154713A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体メモリ素子 |
| KR19990055186A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전체 커패시터의 확산장벽막 형성 방법 |
| KR19990057942A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 강유전체 캐패시터 제조방법 |
| KR19990057895A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 강유전체 커패시터의 확산장벽막 형성방법 |
| KR100216866B1 (ko) * | 1996-05-22 | 1999-09-01 | 윤종용 | 누설전류를 방지하기 위한 강유전체 램 및 그 제조방법 |
-
1999
- 1999-12-30 KR KR1019990065829A patent/KR100362179B1/ko not_active Expired - Fee Related
-
2000
- 2000-12-19 US US09/739,372 patent/US20010006241A1/en not_active Abandoned
- 2000-12-27 JP JP2000399601A patent/JP2001217402A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5638319A (en) * | 1995-06-05 | 1997-06-10 | Sharp Kabushiki Kaisha | Non-volatile random access memory and fabrication method thereof |
| KR100216866B1 (ko) * | 1996-05-22 | 1999-09-01 | 윤종용 | 누설전류를 방지하기 위한 강유전체 램 및 그 제조방법 |
| JPH10214944A (ja) * | 1997-01-31 | 1998-08-11 | Sharp Corp | 半導体装置の製造方法 |
| JPH1154713A (ja) * | 1997-07-29 | 1999-02-26 | Sharp Corp | 半導体メモリ素子 |
| KR19990055186A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 강유전체 커패시터의 확산장벽막 형성 방법 |
| KR19990057942A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 강유전체 캐패시터 제조방법 |
| KR19990057895A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 강유전체 커패시터의 확산장벽막 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100848241B1 (ko) * | 2006-12-27 | 2008-07-24 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010006241A1 (en) | 2001-07-05 |
| KR20010058495A (ko) | 2001-07-06 |
| JP2001217402A (ja) | 2001-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329781B1 (ko) | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20020004539A (ko) | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100362189B1 (ko) | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 | |
| KR100362179B1 (ko) | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 | |
| KR100333667B1 (ko) | 강유전체 메모리 소자의 캐패시터 제조 방법 | |
| KR100604663B1 (ko) | 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법 | |
| KR100326255B1 (ko) | 이리듐 및 산화이리듐의 적층구조로 이루어지는 캐패시터콘택 확산방지막을 구비하는 강유전체 메모리 소자 및 그제조 방법 | |
| KR20010046427A (ko) | 수소 확산을 방지할 수 있는 티타늄 금속배선을 구비하는반도체 메모리 소자 및 그 제조 방법 | |
| KR0165408B1 (ko) | 고유전막 캐패시터의 제조방법 | |
| KR100358137B1 (ko) | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 | |
| KR100599432B1 (ko) | 강유전체 메모리 소자의 금속배선 형성 방법 | |
| KR100349684B1 (ko) | 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 | |
| KR100545702B1 (ko) | 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법 | |
| KR100399892B1 (ko) | 강유전체 캐패시터 형성 방법 | |
| KR20020002570A (ko) | 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20020006086A (ko) | 알루미나 스퍼터링 증착을 이용한 반도체 메모리 소자제조 방법 | |
| KR100609041B1 (ko) | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| KR101015142B1 (ko) | 반도체 메모리 소자의 캐패시터 및 그 제조 방법 | |
| KR100349642B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| KR20010061370A (ko) | 금속배선 상에 스핀 온 글래스막을 구비하는 강유전체메모리 소자 및 그 제조 방법 | |
| KR20010005124A (ko) | 수소 확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 | |
| KR20010004364A (ko) | 막 들림을 방지할 수 있는 반도체 메모리 소자 제조 방법 | |
| KR20010004294A (ko) | 스트레스 완충을 위한 비도핑 폴리실리콘 스페이서를 구비하는강유전체 메모리 소자 및 그 제조 방법 | |
| KR20010004303A (ko) | 강유전체 메모리 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19991230 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20011128 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20020830 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20021111 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20021112 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20051019 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061026 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20071025 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20081027 Start annual number: 7 End annual number: 7 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |