KR100351923B1 - 인쇄회로기판 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판 제조 공정을 개선하여 비어홀 영역의 도전성 및 열방출 성능을 훼손시키지 않으면서, 회로패턴의 미세 피치화가 가능하도록 한 것이다.

이를 위해, 본 발명은 본 발명은 코어를 이루는 수지층(1)과 상기 수지층(1) 양면에 형성되는 동박(2)(銅箔)으로 이루어진 코어재의 소정 부분에 비어홀(3)을 형성하는 단계와, 상기 코어재의 상·하면 및 비어홀(3) 내부에 무전해도금층(4)을 형성하는 단계와, 상기 무전해도금층(4)이 소정의 회로패턴을 이루도록 에칭하는 단계와, 회로패턴이 형성된 코어재의 비어홀(3) 영역을 제외한 나머지 영역에 피·에스·알(5a)을 도포하여 전해도금영역을 정의하는 단계와, 상기 코어재에 대해 전해도금을 실시하여 비어홀(3) 영역에 전해도금층(6)을 형성하는 단계와, 코어재의 전영역을 덮도록 피·에스·알(5a)을 도포하는 단계와, 상기 피·에스·알(5a)의 노광 및 현상을 통해 회로패턴의 핑거영역 또는 볼영역을 오프닝하는 단계를 포함하여서 됨을 특징으로 하는 인쇄회로기판 제조방법이 제공된다.

Description

인쇄회로기판 제조방법{method for fabricating PCB}

본 발명은 인쇄회로기판에 관한 것으로서, 더욱 상세하게는 반도체패키지 제조시에 사용되는 인쇄회로기판의 제조 공정을 개선하여 회로패턴의 미세 피치(Fine-Pitch)화가 가능하도록 한 것이다.

일반적으로, 인쇄회로기판은 플라스틱 기판상에 접합된 하나 이상의 금속 회로층을 포함하며, 다른 전자부품들에 대한 기계적 지지구조 및 전기적 접속 구조를 제공하게 된다.

한편, 반도체 패키지 제조용 인쇄회로기판의 구조예는 도 1에 나타낸 바와 같으며, 그 제조 공정을 첨부도면 도 2a 내지 도 2g를 참조하여 설명하면 다음과 같다.

먼저, 도 2a에 나타낸 바와 같이, 코어(core)를 이루는 수지층(1)과 상기 수지층(1) 양면에 형성되는 동박(2)(銅箔)으로 이루어진 코어재(core material)를 준비한다.

이 때, 상기 동박(2)은 통상적으로 12㎛ 정도의 두께를 갖는다.

이어, 상기 코어재의 소정 부분에 드릴링하여 도 2b에 나타낸 바와 같이 비어홀(3)(via hole)을 형성하게 된다.

드릴링 후에는 상기 코어재에 대해 무전해도금을 실시하여 도 2c에 나타낸 바와 같이 구리도금층을 입힌다.

이 때, 상기 무전해도금층(4)은 코어재 전면과 비어홀(3)내부에 형성되며, 상기 무전해도금층(4)의 두께는 통상 2∼3㎛이다.

또한, 상기와 같이 무전해도금후에는 전해도금을 실시하여 도 2d에 나타낸 바와 같이 상기 무전해도금층(4) 위로 전해도금층(6)을 형성시키게 된다.

이 때, 통상적으로 전해도금층(6)의 두께는 최소 13㎛이다.

따라서, 코어재의 한쪽면에 대한 구리층의 총두께는 최소한 27㎛ 이상이 된다.

이와 같이 무전해도금층(4) 위로 전해도금층(6)을 형성하여 구리층의 두께를 증대시키는 이유는 무전해도금층(4)만으로는 전기적인 접속이 곤란하기 때문이며, 인쇄회로기판 제조후 비어홀(3) 영역에 형성되는 구리층의 두께와 열방출 능력이 비례하기 때문에 구리층의 두께를 일정 두께 이상으로 확보해야 하기 때문이다.

한편, 전해도금후에는 상기 코어재의 전해도금층(6) 상부에 포토레지스트를 도포하고 포토마스크(도시는 생략함)를 이용하여 노광을 한 후, 현상액을 이용하여 현상하므로써 에칭 영역을 정의하게 된다.

즉, 노광 및 현상을 거쳐 코어재 면상에 도포된 포토레지스트(7)중 빛을 받은 부분이 제거되면 도 2e에 나타낸 바와 같이 회로패턴이 될 부분은 포토레지스트(7)에 덮혀 가려지고 에칭될 부분만이 노출된다.

이와 같이 된 상태에서 포토레지스트(7)에 의해 보호된 회로패턴을 제외한 도금층을 에칭하여 제거하고, 이어 회로패턴을 보호하고 있던 포토레지스트(7)를 제거하면, 코어재는 도 2f에 나타낸 바와 같은 형태가 된다.

그 다음, 스크린 프린팅 방식에 의해 코어재 전면(全面)에 솔더레지스트(8)를 입혀 솔더마스크를 형성하게 된다.

이 때, 상기 솔더레지스트(8)는 반도체 패키지[예; BGA 패키지(Ball Grid Array Package)] 제조시 전기적으로 오프닝되어야 하는 핑거영역 또는 볼영역을 제외한 나머지 영역에 입혀지게 된다.

그러나, 이러한 종래에는 무전해도금 및 전해도금을 거쳐 무전해도금층(4) 및 전해도금층(6)이 형성된 상태에서 에칭이 실시되므로 인해 회로패턴의 미세 피치화에 한계가 있었다.

즉, 종래에는 비어홀(3) 영역에서의 도전성(導電性) 및 방열성(放熱性) 확보를 위해 구리 도금층의 두께를 소정의 두께(최소 27㎛) 이상으로 유지할 필요가 있으므로, 이를 위해 무전해도금 및 전해도금을 코어재 전면에 실시하여 도금 두께를 소정의 두께 이상이 되도록 한 상태에서 회로패턴 형성을 위한 에칭을 행하게 된다.

이 때, 구리도금층에 대한 에칭 형태는 식각 깊이에 따른 식각률의 저하 현상에 기인해 도 3에 나타낸 바와 같이 패턴의 피치에 비해 패턴간의 절연거리가 좁아지는 형태를 이루게 되며, 이에 따라 도금층의 두께가 두꺼울수록 회로패턴간의 피치(P)와 절연거리(D_I)와의 차이는 점점 커지게 된다.

따라서, 종래에는 회로패턴 형성을 위한 에칭후 패턴간의 절연거리가 충분히 유지되도록 하기 위해서는 패턴 피치(P)의 충분한 간격 유지가 선행되어야만 하였으며, 이는 회로패턴의 미세 피치화를 불가능하게 만들어 결국 회로패턴의 선폭이 일정하다고 가정할 경우 인쇄회로기판상에 형성되는 회로패턴의 조밀도를 떨어뜨리는 결과를 가져오게 된다. 요컨대, 종래의 인쇄회로기판 제조방법은 인쇄회로기판 제조시에 있어 회로패턴을 미세 피치화하는데 한계가 있어, 회로패턴의 조밀화를곤란하게 만드는 문제점이 된다.

본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 인쇄회로기판 제조 공정을 개선하여, 무전해도금후에 회로패턴 형성을 위한 식각이 이루어지도록 하는 한편, 비어홀 영역에서만 전해도금층이 형성되도록 하므로써, 비어홀 영역의 도전성 및 열방출 성능을 훼손시키지 않으면서 회로패턴의 미세 피치화가 가능하도록 한 인쇄회로기판 제조방법을 제공하는데 그 목적이 있다.

도 1은 종래의 인쇄회로기판 구조를 나타낸 종단면도

도 2a 내지 도 2g는 종래 인쇄회로기판 제조 공정을 순차적으로 나타낸 것으로서,

도 2a는 코어재 구조를 나타낸 종단면도

도 2b는 드릴링에 의한 비어홀 형성 후의 상태를 나타낸 종단면도

도 2c는 무전해도금 후의 상태를 나타낸 종단면도

도 2d는 전해도금 후의 상태를 나타낸 종단면도

도 2e는 포토레지스트 도포후 노광 및 현상하여 에칭 영역을 정의한 상태를 나타낸 종단면도

도 2f는 에칭 및 포토레지스트 제거 공정 완료후의 상태를 나타낸 종단면도

도 2g는 솔더레지스트 패터닝후의 상태를 나타낸 종단면도

도 3은 종래 인쇄회로기판 제조 공정의 문제점을 설명하기 위한 도 2f의 A부 확대도

도 4는 본 발명의 인쇄회로기판 구조를 나타낸 종단면도

도 5a 내지 도 5h는 본 발명의 인쇄회로기판 제조 공정을 나타낸 종단면도

도 5a는 코어재 구조를 나타낸 종단면도

도 5b는 드릴링에 의한 비어홀 형성 후의 상태를 나타낸 종단면도

도 5c는 무전해도금 후의 상태를 나타낸 종단면도

도 5d는 포토레지스트 도포후 노광 및 현상하여 에칭 영역을 정의한 상태를 나타낸 종단면도

도 5e는 에칭완료 후의 상태를 나타낸 종단면도

도 5f는 전해도금을 위해 비어홀 영역을 제외한 나머지 영역에 피·에스·알이 도포된 상태를 나타낸 종단면도

도 5g는 전해도금 후의 상태를 나타낸 종단면도

도 5h는 피·에스·알을 도포한 후 핑거영역 또는 볼영역을 정의하여 오프닝시킨 상태를 나타낸 종단면도

* 도면의 주요부분에 대한 부호의 설명 *

1:코어 2:동박

3:비어홀 4:무전해도금층

5a,5b:피·에스·알(Photo Solder resist)

6:전해도금층 7:포토레지스트

8:솔더레지스트

상기한 목적을 달성하기 위해, 본 발명은 코어를 이루는 수지층과 상기 수지층 양면에 형성되는 동박(銅箔)으로 이루어진 코어재의 소정 부분에 비어홀을 형성하는 단계와, 상기 코어재의 상·하면 및 비어홀 내부에 무전해도금층을 형성하는 단계와, 상기 무전해도금층이 소정의 회로패턴을 이루도록 에칭하는 단계와, 회로패턴이 형성된 코어재의 비어홀 영역을 제외한 나머지 영역에 피·에스·알(PSR; Photo Solder resist; 이하, '피·에스·알'이라 한다)을 도포하여 전해도금영역을 정의하는 단계와, 상기 코어재에 대해 전해도금을 실시하여 비어홀 영역에 전해도금층을 형성하는 단계와, 코어재의 전영역을 덮도록 피·에스·알을 도포하는 단계와, 상기 피·에스·알의 노광 및 현상을 통해 회로패턴의 핑거영역 또는 볼영역을 오프닝하는 단계를 포함하여서 됨을 특징으로 하는 인쇄회로기판 제조방법이 제공된다. 이하, 본 발명의 일실시예를 첨부도면 도 4 내지 도 5h를 참조하여 상세히 설명하면 다음과 같다.

도 4는 본 발명의 인쇄회로기판 구조를 나타낸 종단면도이고, 도 5a 내지 도 5 h는 본 발명의 인쇄회로기판 제조 공정을 나타낸 종단면도이다.

본 발명에 따른 인쇄회로기판의 제조 공정중 무전해도금이 이루어지기까지는 전술한 종래 기술과 동일한 과정을 따른다.

즉, 도 5a에 나타낸 바와 같이 코어를 이루는 수지층(1)과 상기 수지층(1) 양면에 형성되는 동박(2)(銅箔)으로 이루어진 코어재를 준비한 상태에서, 상기 코어재의 소정 부분에 드릴링하여 도 2b에 나타낸 바와 같이 비어홀(3)을 형성하고, 비어홀(3)이 형성된 후에는 상기 코어재에 대해 무전해도금을 실시하여 도 5c에 나타낸 바와 같이 동박(2) 상부에 무전해도금층(4)을 입히게 되는 과정까지는 종래와 동일하다. 그러나, 본 발명의 경우에는 무전해도금 후의 인쇄회로기판 제조 공정이 다음과 같이 달라지게 된다.

본 발명에서는 무전해도금 후, 도 5d에 나타낸 바와 같이 포토레지스트(7) 도포후 노광 및 현상하여 에칭 영역을 정의한 다음, 정의된 에칭 영역을 식각하여 도 5e에 나타낸 바와 같이 회로패턴을 형성하게 된다. 이에 따라, 본 발명에서는 전해도금층(6)의 두께가 배제된 상태에서 회로패턴이 형성되므로 인해, 회로패턴간의 피치를 미세화하는 것이 가능하게 된다.

이는, 에칭되는 구리층의 두께가 동박(2) 및 무전해도금층(4)의 두께만으로 이루어져 종래에 비해 식각 깊이가 매우 얇아지므로 회로패턴의 피치(P)와 절연거리(D_I)가 거의 동일하게 되므로써, 피치(P)에 구애받지 않고 절연거리 확보가 가능하기 때문이다.

한편, 에칭후에는 코어재 전면에 피·에스·알(5a)을 도포한 상태에서 포토마스크를 이용하여 비어홀(3) 영역만 노광이 이루어지도록 하여 비어홀(3) 영역의 도 5f에 나타낸 바와 같이 비어홀(3) 영역의 피·에스·알(5a)이 제거되어 비어홀(3) 영역의 무전해도금층(4)이 노출되도록 한다.

이와 같이 된 후에, 전해도금을 실시하면 전해도금층(6)은 피·에스·알(5a)에 의해 덮혀있지 않고 노출된 비어홀(3) 영역의 무전해도금층(4) 표면에 도 5g에 나타낸 바와 같은 형태로 형성된다.

상기와 같이 전해도금에 의해 비어홀(3) 영역의 구리층 두께를 두텁게 한 후에는 상기 코어재의 전면에 걸쳐 피·에스·알(5b)을 도포한 후, 노광 및 현상을 통해 도 5h에 나타낸 바와 같이 핑거영역 또는 볼영역을 오프닝시키게 된다.

한편, 상기 오프닝된 핑거영역 또는 볼영역에는 Ni/Au를 도금하여 핑거영역 또는 볼영역의 내마모성 및 접합성을 향상시킬 수 있다.

상기와 같이 제조된 본 발명의 인쇄회로기판은 회로패턴의 형성이 무전해도금후에 이루어지므로써 절연거리가 피치에 구애받지 않게 되어 회로패턴의 미세 피치화가 가능하게 되며, 비어홀(3) 영역에 대한 전해도금이 이루어져 비어홀(3) 영역의 구리층에 대해서는 충분한 두께의 확보가 가능하므로 인해, 반도체 패키지 제조시 패키지의 열방출 능력을 향상시킬 수 있게 된다.

이상에서와 같이, 본 발명은 인쇄회로기판 제조 공정을 개선하여, 무전해도금후에 회로패턴 형성을 위한 식각이 이루어지도록 하는 한편, 비어홀 영역에서만 전해도금층이 형성되도록 한 것이다.

이에 따라, 본 발명은 비어홀 영역의 도전성 및 열방출 성능을 훼손시키지 않으면서 회로패턴의 미세 피치화가 가능하게 되므로써, 본 발명의 인쇄회로기판에 반도체소자를 탑재시, 패키지의 열방출 능력을 향상시킬 수 있게 된다.

Claims (3)

1. 코어를 이루는 수지층과 상기 수지층 양면에 형성되는 동박(銅箔)으로 이루어진 코어재의 소정 부분에 비어홀을 형성하는 단계와, 상기 코어재의 상·하면 및 비어홀 내부에 무전해도금층을 형성하는 단계와, 상기 무전해도금층이 소정의 회로패턴을 이루도록 에칭하는 단계와,

   회로패턴이 형성된 코어재의 비어홀 영역을 제외한 나머지 영역에 피·에스·알을 도포하여 전해도금영역을 정의하는 단계와,

   상기 코어재에 대해 전해도금을 실시하여 비어홀 영역에 전해도금층을 형성하는 단계를 포함하여서 됨을 특징으로 하는 인쇄회로기판 제조방법.
2. 제 1 항에 있어서,

   상기 전해도금층 형성 단계 이후에, 코어재의 전영역을 덮도록 피·에스·알을 도포하는 단계와, 상기 피·에스·알의 노광 및 현상을 통해 회로패턴의 핑거영역 또는 볼영역을 오프닝하는 단계가 추가적으로 포함됨을 특징으로 하는 인쇄회로기판 제조방법.
3. 제 2 항에 있어서,

   상기 오프닝된 핑거영역 또는 볼영역에 Ni/Au가 플레이팅되는 단계가 포함됨을 특징으로 하는 인쇄회로기판 제조방법.