[go: up one dir, main page]

JP2795475B2 - プリント配線板及びその製造方法 - Google Patents

プリント配線板及びその製造方法

Info

Publication number
JP2795475B2
JP2795475B2 JP1201758A JP20175889A JP2795475B2 JP 2795475 B2 JP2795475 B2 JP 2795475B2 JP 1201758 A JP1201758 A JP 1201758A JP 20175889 A JP20175889 A JP 20175889A JP 2795475 B2 JP2795475 B2 JP 2795475B2
Authority
JP
Japan
Prior art keywords
layer
plating
circuit portion
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1201758A
Other languages
English (en)
Other versions
JPH0364985A (ja
Inventor
広成 日比
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP1201758A priority Critical patent/JP2795475B2/ja
Publication of JPH0364985A publication Critical patent/JPH0364985A/ja
Application granted granted Critical
Publication of JP2795475B2 publication Critical patent/JP2795475B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,高密度でファインなパターンを有するプリ
ント配線板及びその製造方法に関する。
〔従来技術〕 近年,プリント配線板は,ファイン化の傾向が顕著と
なり,所定面積の基板上に出来る限り多くのパターン,
スルーホールを形成しなければならない。
ところで,パターン間隔を小さくするには,めっき層
の厚さを出来る限り薄くすることが有効な手段の一つと
なる。例えば,パターン間隔が100μm以下の高密度で
ファインなプリント配線板の製造方法において,無電解
Niめっきの厚さを2μm程度にすれば,第13図及び第14
図に示すごとく,ブリッジ80の発生を回避することが知
られている。ここで,ブリッジ80とは,隣接するパター
ン8,8の基部相互間において,その端部が無電解ニッケ
ル工程時に生ずる現象をいう。これにより,パターン8,
8間は短絡し、絶縁不良となる。
即ち、銅箔81の上に形成された銅めっき層82には,そ
の上に更にNi層83及びAu層84のNi−Auめっき層が形成さ
れる。このとき,該Ni層83のメッキ層が厚くなるに伴
い,上記ブリッジ80が起こり易くなる。
反面,該Ni層83の厚さが例えば2μm以下と薄くなる
に従い,上記ブリッジ80は起こらなくなることが知られ
ている。
〔解決しようとする課題〕
しかしながら,上記従来技術には,次の問題点があ
る。
即ち,上記高密度でファインなパターンは,一定以上
の膜厚を必要とする場合がある。例えば,半導体とのワ
イヤーボンディングにより電気的に接続するパターン8,
導体ランド85及びこれに連結するスルーホール90の内壁
86である。これらにおいては,上記Ni層83の膜厚は,例
えば5μm程度が最低必要である。これは,ワイヤーボ
ンディングに耐える強度,つまりワイヤーボンディング
耐久性を必要とするからである。
従来は,かかる従来の問題点に鑑みてなされたもの
で,膜厚が厚くブリッジがない,高密度でファインなパ
ターンを有するプリント配線板及びその製造方法を提供
しようとするものである。
〔課題の解決手段〕
本願は,高密度でファインなプリント配線板にかかる
第1の発明と,そのプリント配線板の製造方法にかかる
第2の発明とよりなる。
第1の発明は,基板に設けた導体回路部の上にNi−Au
めっき相を形成してなるパターンを有するプリント配線
板において, 上記Ni−Auめっき層は,導体回路部上に設けた第1の
Ni層と,その上に形成した第2のNi層と,該第2のNi層
の上に形成したAu層とよりなり, 上記第1のNi層は,上記導体回路部の上面だけを被覆
しており,かつ上記導体回路部の側面には形成されてお
らず, 上記第2のNi層は,上記第1のNi層の上面及び側面並
びに上記導体回路部の側面を被覆してなり, 上記Au層は,上記第2のNi層の上面及び側面のすべて
を被覆していることを特徴とするプリント配線板にあ
る。
第1の発明において,最も注目すべきことは,Ni−Au
めっき層は,導体回路部上に設けた第1のNi層と,その
上に形成した第2のNi層と,該第2のNi層の上に形成し
たAu層とよりなることにある。
つまり,Ni層は2回に分けて形成されている。その中
の第1のNi層は,導体回路部の上面だけを覆い,その側
面には形成されていない。第2のNi層は第1のNi層の上
面及び側面並びに導体回路部の側面を被覆している。従
って,導体回路部の上面には第1のNi層及び第2のNi層
からなるNi厚膜のNi層が形成される。一方,導体回路部
の側面には第2のNi層だけからなるNi薄膜が形成される
ことになる。
第1のNi層は,例えば銅箔とその上に形成した銅めっ
き層とからなる導体回路部の上に無電解ニッケルめっき
により,一定の膜厚のニッケルめっきを施したものであ
る。
ここに重要なことは,第1のNi層は,導体回路部の上
面だけを被覆し,側面には形成されていないことであ
る。
第2のNi層は,上記第1のNi層の上面及び導体回路部
の側面に,例えば無電解ニッケルめっきにより,更に一
定の膜厚のNi層を形成したものである。
上記Au層は,上記第2のNi層の上面から側面にわたっ
て比較的薄い膜厚の金めっきを施したものである(第1
図参照)。
第2の発明は,基板にスルーホール用の穴明けを行う
穴明け工程と,上記スルーホール形成部分を含むパター
ン形成部分に第1のNi層を形成する第1めっき工程と,
フォトレジスト膜を被覆して露光,現像を行う露光工程
と,上記スルーホール形成部分の導体ランドと,導体回
路部とを形成するエッチング工程と,上記第1のNi層の
表面に更に第2のNi層と,その後にAu層とを形成する第
2めっき工程とよりなることを特徴とするプリント配線
板の製造方法にある。
第2の発明において,最も注目すべきことは,上記第
1のNi層の表面に,更に第2のNi層を設け,その後にAu
層を形成することにある。
上記Ni層は,例えば無電解ニッケルめっきにより,一
定の膜厚のNi層を2回に分けて形成するものである。
即ち,第1のNi層を形成するに当たっては,例えばス
ルーホール部を含む基板全面に対して電解ニッケルめっ
き,または無電解ニッケルめっきにより,所望の厚さの
めっき膜を形成する。また,第2のNi層を形成するに当
たっては,例えばパターン形成以降めっきリードが配設
してある基板においては電解ニッケルめっきを,また,
めっきリードが配設されていない基板においては無電解
ニッケルめっきを行う。Au層の形成は,例えばめっきリ
ードが配設されている基板においては電解金めっきを,
まためっきリードが配設されていない基板においては無
電解金めっきを行う。
また,上記Au層は,上記第2のNi層の上に比較的薄い
膜厚の金めっき膜を形成するものである。
〔作用及び効果〕
第1の発明にかかるプリント配線板は,第1のNi層が
導体回路部の上面だけを覆い,その側面は覆っていない
ため,導体上面膜厚が比較的厚い高密度でファインなNi
−Auめっき層を有する。
また,導体間にはブリッジが形成されていない。その
理由は,導体回路部の側面には,第1のNi層が形成され
ておらず,第2のNi層とAu層が薄く形成されているから
である。つまり,パターン形成以降の第2のNiめっき
と,Auめっきとは非常に薄い被膜だからである。
また,Ni−Auめっき層は,上記第2のNi層の上に形成
したAu層を有するため,耐久性,導電性,ワイヤーボン
ディング性に優れる。
したがって,本発明によれば,膜厚が厚くブリッジが
ない,高密度でファインなパターンを有するプリント配
線板を得ることができる。
一方,第2の発明においては,上記第2のNi層の表面
に更に第2のNi層を形成する。そのため,Ni層の導体上
面膜厚が比較的厚いNi−Auめっき層を形成することがで
きる。
また,上記Ni層は,2回に分けて形成するため,導体間
にブリッジが生ずることがない。その理由は,パターン
形成以降の第2のNiめっき及びAuめっきが非常に薄い被
膜となって導体回路部側面に形成されるからである。
したがって,本製造方法によれば,高密度でファイン
なパターンを有するプリント配線板を容易に製造するこ
とができる。
〔実施例〕
本発明の実施例にかかるプリント配線板及びその製造
方法につき,第1図〜第12図を用いて説明する。
即ち,本例のプリント配線は,第1図に模式的に示す
ごとく,基板9上にパターン1を形成したものである。
ここで,上記パターン1は銅箔11と,その上に形成され
た銅めっき層12と,その上に形成された第1のNi層13
と,その上に形成された第2のNi層14と,その上に形成
されたAu層15とよりなる。
銅箔11及び銅めっき層12は,導体回路17を構成してい
る。第1のNi層13,第2のNi層14及びAu層15は,Ni−Auめ
っき層18を構成している。即ち,Ni−Auめっき層18は,
導体回路部17の上に設けた第1のNi層13と,その上に形
成した第2のNi層14と,該第2のNi層14の上に形成した
Au層15とよりなる。
導体回路部17は,第2図に示すごとく,ガラスエポキ
シの基板9上にエッチングにより形成した銅箔11と,該
銅箔11の上に無電解銅めっきにより成形した銅めっき層
12とよりなる。該銅めっき層12は,膜厚が約15μmであ
る。また,上記第1のNi層13は,無電解ニッケルめっき
により形成したもので,膜厚が約5μmである。
また,上記第2のNi層14は,膜厚が約5μmである。
また、上記Au層15は,上記第2のNi層14の上に比較的
薄い膜厚の金めっきにより形成したものである。該Au層
15は,膜厚が約0.3μmである。
次に、本例にかかるプリント配線板の作用効果につき
説明する。
即ち,本例にかかるプリント配線板は,第1のNi層13
が,導体回路部17の上面だけを覆い,その側面は覆って
いないため,導体上面膜厚が比較的厚い高密度でファイ
ンなNi−Auめっき層18を有する。また,導体間にはブリ
ッジが形成されない(第11図,第12図)。
したがって,本例によれば,導体上面膜厚が厚くブリ
ッジがない,高密度でファインなパターンを有するプリ
ント配設板を得ることができる。
次に,本例にかかるプリント配線板の製造につき,第
1図〜第12図を用いて説明する。
即ち,本発明は第5図〜第12図に示すごとく,第1工
程〜第8工程を経て行う。
まず、穴明け工程においては,第5図に示すごとく,
銅箔11張りガラスエポキシ樹脂からなる基板9にドリル
を用いてスルーホール10用の穴明けを行う。
次に,第1めっき工程においては,第6図,第2図,
第3図に示すごとく,まず銅箔11の上に無電解銅めっき
により銅めっき層12を形成する。また,無電解Niめっき
により該銅めっき層12の上に,第6図,第3図に示すご
とく,第1のNi層13を形成する。
つまり,第1めっき工程においては,上記スルーホー
ル10を含む基板9のパターン1形成部分に第1のNi層13
を形成する。
そして,露光工程においては,第7図に示すごとく,
上記第1のNi層13上にフォトレジスト膜16を被覆する。
更に,第8図に示すごとく,露光及び現像を行う。これ
により,スルーホール10の内壁101,導体ランド102形成
部分,及びパターン1形成部分にのみ上記フォトレジス
ト膜16が残存する。
次に,エッチング工程においては,第9図に示すごと
く,上記スルーホール10の内壁101,導体ランド102及び
パターン1以外の部分における,銅箔11,銅めっき層12
及び第1のNi層13をエッチング除去する。
次いで,第2めっき工程に移る前に,第10図に示すご
とく,上記フォトレジスト膜16(第9図)を剥膜する。
そして,第2めっき工程においては,第11図に示すご
とく,まず上記第1のNi層13の上面及び側面に更に第2
のNi層14を形成する。その後,該第2のNi層14の上面及
び側面に,第12図に示すごとく,比較的膜厚の薄いAu層
15を形成する。これにより,第1図に示すごとく,導体
回路17上に,第1のNi層13と,その上に形成した第2の
Ni層14と,該第2のNi層14上に形成したAu層15を有する
プリント配線板を得る。より具体的には,導体回路部17
の上面だけを被覆する第1のNi層13と,Ni層13の上面及
び側面並びに導体回路部17の側面を被覆する第2のNi層
14と,第2のNi層14の上面及び側面のすべてを被覆する
Au層15とが形成される。
次に,本製造方法の効果につき説明する。
本例においては,第1図〜第4図に示すごとく,上記
第1のNi層13と,その表面に更に第2のNi層14とが2回
に分けて形成されている。また,導体回路部17の上面に
は第1のNi層13,第2のNi層14及びAu層15が形成されて
いる。そのため,Ni層の導体上面膜厚が比較的厚いNi−A
uめっき層18を形成することができる。
また,導体回路17の側面には,第1のNi層13が形成さ
れておらず,第2のNi層及びAu層15だけが薄膜状に形成
されることとなるため,ニッケルめっき時にNi層相互間
にブリッジが生ずることがない。
したがって,本製造方法によれば,Ni−Au層の導体上
面膜厚が厚く,パターン間にブリッジがない,高密度で
ファインなパターンを容易に製造することができる。
また,上記スルーホール10の内壁は,第1のNi層13
と,第2のNi層14と,Au層15とにより被覆される。その
ため,該スルーホール10にはピンホールが発生しない。
従って,めっき時に酸処理液が基板9内に侵入しない。
また,半田接続時に使用するフラックスが基板に侵入し
ない。
したがって,該プリント配線板は耐久性に優れ,信頼
性が向上する。
【図面の簡単な説明】
第1図〜第12図は本発明の実施例を示し,第1図はプリ
ント配線板におけるめっき層の断面図,第2図〜第4図
はめっき層形成の工程概要図,第5図〜第12図はプリン
ト配線板の製造工程図,第13図及び第14図は従来例を示
し,第13図はプリント配線板の断面図,第14図はプリン
ト配線板におけるめっき層の断面図である。 1……パターン, 10……スルーホール, 11,12……導体回路部, 13……第1のNi層, 14……第2のNi層, 15……Au層, 16……フォトレジスト膜, 17……導体回路部, 18……Ni−Auめっき層, 9……基板,

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板に設けた導体回路部の上にNi−Auめっ
    き相を形成してなるパターンを有するプリント配線板に
    おいて, 上記Ni−Auめっき層は,導体回路部上に設けた第1のNi
    層と,その上に形成した第2のNi層と,該第2のNi層の
    上に形成したAu層とよりなり, 上記第1のNi層は,上記導体回路部の上面だけを被覆し
    ており,かつ上記導体回路部の側面には形成されておら
    ず, 上記第2のNi層は,上記第1のNi層の上面及び側面並び
    に上記導体回路部の側面を被覆してなり, 上記Au層は,上記第2のNi層の上面及び側面のすべてを
    被覆していることを特徴とするプリント配線板。
  2. 【請求項2】基板にスルーホール用の穴明けを行う穴明
    け工程と, 上記スルーホール形成部分を含むパターン形成部分に第
    1のNi層を形成する第1めっき工程と, フォトレジスト膜を被覆して露光,現像を行う露光工程
    と, 上記スルーホール形成部分の導体ランドと,導体回路部
    とを形成するエッチング工程と, 上記第1のNi層の表面に更に第2のNi層と,その後にAu
    層とを形成する第2めっき工程とよりなることを特徴と
    するプリント配線板の製造方法。
JP1201758A 1989-08-03 1989-08-03 プリント配線板及びその製造方法 Expired - Lifetime JP2795475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1201758A JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1201758A JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0364985A JPH0364985A (ja) 1991-03-20
JP2795475B2 true JP2795475B2 (ja) 1998-09-10

Family

ID=16446453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1201758A Expired - Lifetime JP2795475B2 (ja) 1989-08-03 1989-08-03 プリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2795475B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992598A (ja) * 1982-11-18 1984-05-28 鳴海製陶株式会社 電子部品搭載用セラミック基体
JPH07120845B2 (ja) * 1988-02-25 1995-12-20 日本特殊陶業株式会社 セラミック配線基板及びその製造方法

Also Published As

Publication number Publication date
JPH0364985A (ja) 1991-03-20

Similar Documents

Publication Publication Date Title
JP3048905B2 (ja) 積層配線基板構造体、及びその製造方法
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
JPH08213754A (ja) 積層配線基板の構造と製作
JP2000353760A (ja) 半導体素子搭載用中継基板の製造方法
US5680701A (en) Fabrication process for circuit boards
JP2001053188A (ja) 多層配線基板の製造方法
EP0147566B1 (en) Method of forming contacts for flexible module carriers
US6651324B1 (en) Process for manufacture of printed circuit boards with thick copper power circuitry and thin copper signal circuitry on the same layer
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
JP2795475B2 (ja) プリント配線板及びその製造方法
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
US6777314B2 (en) Method of forming electrolytic contact pads including layers of copper, nickel, and gold
JPH1079568A (ja) プリント配線板の製造方法
JP2000114412A (ja) 回路基板の製造方法
JPS6141303B2 (ja)
JP3095857B2 (ja) 電子部品搭載用基板
JP3205089B2 (ja) 多層導体フィルムキャリアの製造方法
JPH0722735A (ja) プリント配線板
JPH03225894A (ja) プリント配線板の製造方法
JPH02185094A (ja) ピングリツド・アレイパツケージ用配線板の製造法
JPH08186357A (ja) プリント配線板及びその製造方法
JP2003224348A (ja) 高密度プリント配線板及びその製造方法
JPH0758438A (ja) 回路基板及びその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080626

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090626

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100626

Year of fee payment: 12