[go: up one dir, main page]

KR100351441B1 - 반도체소자의트랜지스터형성방법 - Google Patents

반도체소자의트랜지스터형성방법 Download PDF

Info

Publication number
KR100351441B1
KR100351441B1 KR1019980021131A KR19980021131A KR100351441B1 KR 100351441 B1 KR100351441 B1 KR 100351441B1 KR 1019980021131 A KR1019980021131 A KR 1019980021131A KR 19980021131 A KR19980021131 A KR 19980021131A KR 100351441 B1 KR100351441 B1 KR 100351441B1
Authority
KR
South Korea
Prior art keywords
film
titanium
doped polysilicon
polysilicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980021131A
Other languages
English (en)
Other versions
KR20000001085A (ko
Inventor
오세중
장훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980021131A priority Critical patent/KR100351441B1/ko
Publication of KR20000001085A publication Critical patent/KR20000001085A/ko
Application granted granted Critical
Publication of KR100351441B1 publication Critical patent/KR100351441B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 트랜지스터를 제조하는 방법에 관한 것으로서, 특히, 반도체기판 상에 게이트산화막, 도프드 폴리실리콘막 및 티타늄막을 성장 및 증착시키고, 상기 티타늄막과 도프드 폴리실리콘막을 과소식각하여 패터닝화하는 단계와; 상기 단계 후에 식각된 티타늄막과 도프드 폴리실리콘막의 좌,우측 반도체기판 상에 이온을 주입하여 LDD영역을 형성한 후 언도프드 폴리실리콘막을 적층하는 단계와; 상기 언도프드 폴리실리콘막을 식각하여 티타늄막을 상부로 노출시키고, 도프드 폴리실리콘막의 좌,우측에 폴리스페이서막을 형성하는 단계; 상기 단계 후에 LDD영역에 이온을 주입하여 소오스 및 드레인영역을 형성한 후 티타늄막을 어닐링하여 티타늄실리사이드막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 트랜지스터형성방법인 바, LDD영역의 저항을 낮추어서 전류의 흐름을 양호하게 할뿐만아니라 핫캐리어가 스페이서막에 트랩되어 저항이 증가하는 문제를 해결하여 핫캐리어특성을 개선하도록 하는 매우 유용하고 효과적인 발명이다.

Description

반도체소자의 트랜지스터 형성방법{METHOD FOR FORMING TRANSISTOR OF SEMICONDUCTOR}
본 발명은 반도체소자에서 트랜지스터를 형성하는 방법에 관한 것으로, 특히, 트랜지스터 게이트전극 형성 시, 도전층인 도프드 폴리실리콘을 과소 식각하여 게이트옥사이트 상부에 도프드 폴리실리콘을 잔류시킴으로 인해 게이트전극 양측벽에 폴리스페이서막 형성 시, 스페이서의 하부는 도프드 폴리실리콘, 상부는 언도프드 폴리실리콘으로 형성함으로 게이트전극의 도프드 폴리실리콘에 인가되는 전계가 LDD영역에 직접 전달되므로 LDD영역의 저항을 낮추어서 전류의 흐름을 양호하게 하는 반도체소자의 트랜지스터형성방법에 관한 것이다.
일반적으로, 모스페트 전계효과트랜지스터(MOSFET TR)는 전계효과 트랜지스터중에 절연막을 산화막으로 형성시킨 대표적인 절연게이트형 트랜지스터로서, 반도체기판에 도핑이 낮게되는 영역을 이용하여 반도체소자의 동작전압을 향상시킬 목적으로 LDD영역(Lightly Doped Drain)을 형성하게 된다.
도 1은 일반적인 종래의 반도체소자에서 트랜지스터의 단면을 보인 도면으로서, 종래의 트랜지스터의 형성과정을 살펴보도록 한다.
우선, 도 1에 도시된 바와 같이, 반도체기판(1)에 게이트산화막(4), 폴리실리게이트막(5) 및 타타늄막(6)을 순차적으로 적층하고, 그 위에 감광막을 적층하여 식각을 통하여 불필요한 부분을 제거한후 게이트전극을 형성하도록 한다.
그리고, 상기 게이트전극인 좌,우 양측의 반도체기판 상에 LDD영역을 형성한 후에 게이트전극상부에 산화막을 적층하여 식각을 통하여 게이트전극의 좌,우측에스페이서막을 라운딩형상으로 형성하도록 한다.
그런 후에 반도체기판상의 LDD영역에 이온을 주입하여 소오스(Source)(2)/드레인(Drain)(3)을 형성하게 되고, 그 후에 게이트전극의 폴리실리게이트 상에 적층된 티타늄막을 어닐링을 통하여 티타늄실리사이드막(6)으로 형성시키게 되면 트랜지스터가 형성되는 것이다.
그런데, 상기한 바와 같이, 종래의 트랜지스터는 N+웰(Well)에서 형성되는 최대전계지역(Maximam Electric Field, Em)을 줄이기 위하여 폴리실리콘막을 식각한 후에 N+ 소오스/드레인 보다 도핑농도가 낮은 N- LDD영역의 임플란트를 하고 게이트전극에 스페이서를 형성하고, N+ 이온을 소오스/드레인영역에 임플란트하여 최대전계지역을 줄이도록 하였으나, LDD영역이 게이트와 정확하게 겹쳐지지 않는 경우에 스페이서막 아래부분에 LDD영역이 위치하게 된다.
따라서, 이 구조에는 소자의 동작시에 생성되는 핫캐리어(Hot Carrier)가 스페이서막에 모이게 되면, 이 스페이서막에 모인 핫캐리어에 의하여 스페이서막 아래부분에 위치한 도핑농도가 낮은 LDD영역을 공핍화시키게 되므로 NMOS 전류 이동능력을 현저하게 저하시키게 되어 소자의 신뢰성을 저하시키는 문제점이 있었다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 트랜지스터 게이트전극 형성 시, 도전층인 도프드 폴리실리콘을 과소 식각하여 게이트옥사이트 상부에 도프드 폴리실리콘을 잔류시킴으로 인해 게이트전극 양측벽에 폴리스페이서막 형성 시 스페이서의 하부는 도프드 폴리실리콘, 상부는 언도프드 폴리실리콘으로 형성함으로 게이트전극의 도프드 폴리실리콘에 인가되는 전계가 LDD영역에 직접 전달되므로 LDD영역의 저항을 낮추어서 전류의 흐름을 양호하게 유지하는 것이 목적이다.
도 1은 종래의 일반적인 반도체소자에서 트랜지스터의 구성을 보인 도면.
도 2 내지 도 6은 본 발명에 따른 트랜지스터를 형성하는 방법을 순차적으로 보인 도면.
-도면의 주요부분에 대한 부호의 설명-
10 : 반도체기판 20 : 게이트산화막
30 : 폴리실리콘막 40 : 티타늄막
45 : 티타늄실리사이드막 50,55 : LDD영역
60 : 상부폴리실리콘막 65 : 폴리스페이서막
70 : 소오스영역 75 : 드레인영역
이러한 목적은 반도체기판 상에 게이트산화막, 도프드 폴리실리콘막 및 티타늄막을 성장 및 증착시키고, 상기 티타늄막과 도프드 폴리실리콘막을 과소식각하여 패터닝화하는 단계와; 상기 단계 후에 식각된 티타늄막과 도프드 폴리실리콘막의 좌,우측 반도체기판 상에 이온을 주입하여 LDD영역을 형성한 후 언도프드 폴리실리콘막을 적층하는 단계와; 상기 언도프드 폴리실리콘막을 식각하여 티타늄막을 상부로 노출시키고, 도프드 폴리실리콘막의 좌,우측에 폴리스페이서막을 형성하는 단계; 상기 단계 후에 LDD영역에 이온을 주입하여 소오스 및 드레인영역을 형성한 후 티타늄막을 어닐링하여 티타늄실리사이드막을 형성하는 단계로 이루어진 반도체소자의 트랜지스터형성방법을 제공함으로써 달성된다.
그리고, 상기 티타늄막의 두께는 350 내지 450Å으로 형성하는 것이 바람직하고, 상기 도프드 폴리실리콘막을 과소식각한 부분의 두께는 50 내지 150Å정도로 형성하도록 한다.
또한, 상기 언도프드 폴리실리콘막의 두께는 1000 내지 1200Å이고, 상기 티타늄막을 티타늄실리사이드막으로 어닐링하는 단계는 800 내지 900℃에서 20초정도인 RTP공정(Rapid Thermal Processing)으로 형성하도록 한다.
이하, 첨부한 도면에 의거하여 본 발명에 대하여 상세히 설명한다.
우선, 도 2는 반도체기판(10) 상에 게이트산화막(20)성장시켜 형성하고서, 그 게이트산화막(20) 상에 도프드 폴리실리콘막(30) 및 티타늄막(40)을 순차적으로 증착시킨 상태를 도시하고 있다.
그리고, 도 3은 상기 단계 후에 상기 티타늄막(40)과 도프드 폴리실리콘막 (30)을 마스킹하여 과소식각(Under Etch)으로 패터닝(Patterning)화한 후에 반도체기판(10) 사에 이온을 주입하여 LDD영역(50)(55)을 형성하는 상태를 도시하고 있다.
이때, 과소식각되는 도프드 폴리실리콘막(30)의 두께는 50 내지 150Å정도로 형성하는 것이 바람직하다.
그리고, 도 4는 상기 도프드 폴리실리콘막(30)과 동일한 재질로서 1000 내지 1200Å정도의 언도프드 폴리실리콘막(60)을 증착하는 상태를 도시하고 있다.
도 5는 상기 언도프드 폴리실리콘막(60)을 블랭킷 에치(Blancket Etch)를 통하여 티타늄막(40)이 상부로 노출된 상태로 식각하여 폴리스페이서막(65)을 도프드 폴리실리콘막(30)의 좌,우 양측에 형성하는 상태를 도시하고 있다.
이때, 상기 폴리스페이서의 하부는 도프드 폴리실리콘, 상부는 언도프드 폴리실리콘으로 형성됨으로 게이트 전극의 도프드 폴리실리콘에 인가되는 전계가LDD영역에 직접 전달되어 LDD영역의 저항을 낮추어서 전류의 흐름을 양호하게 한다.
또한, 도 6은 상기 티타늄막(40)을 티타늄실리사이드막(45)으로 어닐링하여 형성하는 상태를 도시한 것으로서, 상기 어닐링공정은 800 내지 900℃에서 20초정도로 RTP공정(Rapido Thermal Processing)으로 형성하도록 한다.
따라서, 상기한 바와 같이 본 발명에 따른 트랜지스터 형성방법을 이용하게 되면, 트랜지스터 게이트전극 형성 시, 도전층인 도프드 폴리실리콘을 과소 식각하여 게이트옥사이드 상부에 도프드 폴리실리콘을 잔류시킴으로 인해 게이트 전극 양측벽에 폴리스페이서막 형성 시, 스페이서의 하부는 도프드 폴리실리콘, 상부는 언도프드 폴리실리콘으로 형성함으로 게이트전극의 도프드 폴리실리콘에 인가되는 전계가 LDD영역에 직접 전달되므로 LDD영역의 저항을 낮추어서 전류의 흐름을 양호하게 할뿐만아니라 핫캐리어가 스페이서막에 트랩되어 저항이 증가하는 문제를 해결하여 핫캐리어특성을 개선하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (5)

  1. 반도체기판 상에 게이트산화막, 도프드 폴리실리콘막 및 티타늄막을 성장 및 증착시키고, 상기 티타늄막과 도프드 폴리실리콘막을 과소식각하여 패터닝화하는 단계와;
    상기 단계 후에 식각된 티타늄막과 도프드 폴리실리콘막의 좌,우측 반도체기판 상에 이온을 주입하여 LDD영역을 형성한 후 언도프드 폴리실리콘막을 적층하는 단계와;
    상기 언도프드 폴리실리콘막을 식각하여 티타늄막을 상부로 노출시키고, 도프드 폴리실리콘막의 좌,우측에 폴리스페이서막을 형성하는 단계;
    상기 단계 후에 LDD영역에 이온을 주입하여 소오스 및 드레인영역을 형성한 후 티타늄막을 어닐링하여 티타늄실리사이드막을 형성하는 단계로 이루어진 것을 특징으로 하는 반도체소자의 트랜지스터형성방법.
  2. 제 1 항에 있어서, 상기 티타늄막의 두께는 350 내지 450Å인 것을 특징으로 하는 반도체소자의 트랜지스터형성방법.
  3. 제 1 항에 있어서, 상기 도프드 폴리실리콘막을 과소식각한 부분의 두께는 50 내지 150Å인 것을 특징으로 하는 반도체소자의 트랜지스터형성방법.
  4. 제 1 항에 있어서, 상기 언도프드 폴리실리콘막의 두께는 1000 내지 1200Å인 것을 특징으로 하는 반도체소자의 트랜지스터형성방법.
  5. 제 1항에 있어서, 상기 티타늄막을 티타늄실리사이드막으로 어닐링하는 단계는 800 내지 900℃에서 20초정도인 RTP공정으로 이루어지는 것을 특징으로 하는 반도체소자의 트랜지스터형성방법.
KR1019980021131A 1998-06-08 1998-06-08 반도체소자의트랜지스터형성방법 Expired - Fee Related KR100351441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980021131A KR100351441B1 (ko) 1998-06-08 1998-06-08 반도체소자의트랜지스터형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021131A KR100351441B1 (ko) 1998-06-08 1998-06-08 반도체소자의트랜지스터형성방법

Publications (2)

Publication Number Publication Date
KR20000001085A KR20000001085A (ko) 2000-01-15
KR100351441B1 true KR100351441B1 (ko) 2002-12-18

Family

ID=19538635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021131A Expired - Fee Related KR100351441B1 (ko) 1998-06-08 1998-06-08 반도체소자의트랜지스터형성방법

Country Status (1)

Country Link
KR (1) KR100351441B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271971A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JPS6425475A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Mos type semiconductor device
US5023679A (en) * 1988-06-30 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device
EP0450432A1 (en) * 1990-04-06 1991-10-09 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure and MOS integrated circuit structure
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
JPH06232389A (ja) * 1993-02-04 1994-08-19 Nec Corp 電界効果型トランジスタおよびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63271971A (ja) * 1987-04-28 1988-11-09 Matsushita Electric Ind Co Ltd Ｍｏｓ型半導体装置およびその製造方法
JPS6425475A (en) * 1987-07-21 1989-01-27 Matsushita Electric Ind Co Ltd Mos type semiconductor device
US5023679A (en) * 1988-06-30 1991-06-11 Kabushiki Kaisha Toshiba Semiconductor device
EP0450432A1 (en) * 1990-04-06 1991-10-09 Applied Materials, Inc. Method of constructing lightly doped drain (LDD) integrated circuit structure and MOS integrated circuit structure
US5091763A (en) * 1990-12-19 1992-02-25 Intel Corporation Self-aligned overlap MOSFET and method of fabrication
JPH06232389A (ja) * 1993-02-04 1994-08-19 Nec Corp 電界効果型トランジスタおよびその製造方法

Also Published As

Publication number Publication date
KR20000001085A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100269336B1 (ko) 전도층이 포함된 게이트 스페이서를 갖는 반도체 소자 및 그 제조방법
KR100396895B1 (ko) Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법
JPH04269873A (ja) 逆シリサイドｔ型ゲート構造を有するトランジスタ
KR19980064758A (ko) 반도체 장치의 제조방법
US6806126B1 (en) Method of manufacturing a semiconductor component
US5783486A (en) Bridge-free self aligned silicide process
KR100351441B1 (ko) 반도체소자의트랜지스터형성방법
KR100313089B1 (ko) 반도체소자의제조방법
KR0170515B1 (ko) Gold구조를 갖는 반도체장치 및 그의 제조방법
KR19990018279A (ko) 살리사이드에 의한 게이트-소스-드레인 쇼트를 방지하는 모스펫 소자 및 그 제조방법
KR19980060621A (ko) 반도체소자의 제조방법
JPS63271971A (ja) Ｍｏｓ型半導体装置およびその製造方法
KR100402106B1 (ko) 반도체 소자의 제조 방법
KR100434712B1 (ko) Soi모스트랜지스터제조방법.
KR100613279B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100486649B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100290890B1 (ko) 반도체소자의제조방법
KR100228334B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
KR100656492B1 (ko) 엘디디 구조를 갖는 박막트랜지스터의 제조방법
KR100268865B1 (ko) 반도체 소자의 제조방법
KR100505630B1 (ko) 상승된 소스/드레인을 갖는 모스 전계 효과 트랜지스터의 제조방법
KR100280798B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR100247636B1 (ko) 반도체 소자 및 그의 제조방법
KR100348314B1 (ko) 반도체소자 및 그의 제조방법
KR930005483B1 (ko) 자기정열 실리사이드를 이용한 기억소자 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980608

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990422

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19980608

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010212

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20011013

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020624

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050718

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060724

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070713

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080722

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090720

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100723

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110719

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20120720

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130821

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160709