KR100332889B1 - 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치및 그 제조방법 - Google Patents

Abstract

본 발명은 이동통신용 듀얼폰 단말기에 관한 것으로써, 더욱 상세하게는 AMPS,PCS단으로 신호를 분리하는 다이플렉서(diplexer)와 커플러(coupler)를 일체화한 이동통신용 듀얼폰 단말기의 일체화된 출력파워제어장치에 관한 것이다.

이에 본 발명을 구현하기 위한 원칩화 방식은 기존의 다이플렉서에 별도의 커플러 포트를 측면에 첨가시키고 다이플렉서 적층 구조 내부에 커플러 회로를 첨가하여 제작한다. 커플러 회로를 구성하는 방법은 기존의 다이플렉서 패턴 회로를 구성하는 인덕터 패턴을 커플링 회로와 공유함으로써 다이플렉서 회로내에서 필요한 신호를 바로 커플링할 수 있으며, 이로 인하여 커플링 회로 패턴을 줄이는 효과를 가지고 있다. 따라서, 본 발명에 따른 이동통신용 듀얼폰 단말기의 일체화된 출력파워제어장치는 소형, 복합제품이며 다이플렉서와 커플러의 회로를 공유함으로써 원칩화시킬 수 있는 효과를 얻을 수 있다.

Description

이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치 및 그 제조 방법{ONE CHIP DIPLEXER OF DUAL PHONE AND METHOD FOR PRODUCTING ONE CHIP DIPLEXER}

본 발명은 이동통신용 듀얼폰 단말기에 관한 것으로써, 더욱 상세하게는AMPS,PCS단으로 신호를 분리하는 다이플렉서(diplexer)와 커플러(coupler)를 일체화한 이동 통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치 및 제조방법에 관한 것이다.

현재 서비스되고 있는 이동통신 시장의 동향은 크게 주파수 대역을 기준으로 다음과 같은 두 가지 통신 시스템으로 나뉘어 진다. 첫째는 800MHz ~ 900MHz 대역의 GSM, AMPS등의 통신 시스템이고, 둘째는 1.8GHz 대역을 주로 사용하는 DECT, PCS등의 통신 시스템이다.

따라서, 이러한 두가지의 주파수 대역의 신호를 분리하여 송/수신할 수 있도록 다이플렉서(혹은 주파수 분리기(Frequency separator)) 및 듀플렉서를 구비한 이동통신용 듀얼폰 단말기는 도 1(a)에 도시한 바와 같이, 안테나에서 입력된 신호는 다이플렉서(50)를 거쳐 AMPS단, PCS단으로 분리된 다음 각각 듀플렉서(21)(22)로 전달되어 입출력 신호로 분리된다. 한편, 최근에는 도 1(b)에 도시한 바와 같이, 다이플렉서(50)에서 출력된 신호가 듀플렉서(21)(22)에 입력되기 전에 커플러(31)(32)를 통해서 커플링(coupling)시켜 송신단의 증폭기(41)(42)에 연결시킴으로써 커플링된 신호가 출력 파워를 제어하는 기능을 하도록 이용하고 있다. 이 같은 방식은 출력파워를 제어하여 단말기 작동시 불필요한 파워 손실을 방지하기 때문에 단말기 배터리의 사용시간을 연장시킬 수 있는 장점이 있다. 즉, 부연하면 현재의 이동통신 단말기에서 신호분리 목적의 다이플렉서와 AMPS,PCS단의 주파수로 분리된 출력단에 각각 1개의 커플러 부품을 연결하여 출력파워제어용 회로를 형성한다.

그러나, 현재의 이동통신단말기가 소형화되고 있는 추세에 있는 점을 고려한다면 커플링소자를 이동통신단말기의 송수신단에 다이플렉서 및 듀플렉서와 별도의 소자로 구성함으로써 소자의 수가 늘어나고 그에 따른 점유 공간의 증가로 인해 소형화의 장애가 될 수 있는 문제가 있었다.

따라서, 이동통신단말기의 출력파워제어회로인 다이플렉서와 AMPS,PCS단의 커플링소자를 하나의 칩속에 동시에 구현하면 칩수를 줄일 수 있을 뿐만 아니라 실장면적을 크게 줄여 제조공정을 간단히 하고 제품을 소형화할 수 있는 장점을 가지게 된다.

따라서 본 발명은 전술한 종래의 문제점을 해결하기 위하여 안출된 것으로써, 그 목적은 이동통신단말기의 출력파워제어회로인 다이플렉서와 AMPS,PCS단의 커플링소자를 하나의 칩속에 동시에 구현함으로써 칩수 및 실장면적을 크게 줄여 제조공정을 간단히 하고 제품을 소형화할 수 있는 성능 및 크기를 개선한 이동통신용 듀얼폰 단말기의 원칩화된 출력파워제어장치 및 그 제조방법을 제공하고자 하는 것이다.

도 1은 종래 이동통신용 듀얼폰 단말기의 출력파워제어장치의 구성을 보인 블록도이다.

도 2는 본 발명을 구현하기 위한 이동통신용 듀얼폰 단말기의 출력파워제어장치의 등가 회로를 나타낸 것이다.

도 3은 본 발명을 구현하기 위한 출력파워제어장치의 제조방법을 보인 도이다.

* 도면의 주요부분에 대한 부호의 설명 *

21,22... 듀플렉서, 31,32...커플러,

41,42...증폭기, 50...다이플렉서.

상기한 목적을 달성하기 위하여 본 발명에 따른 이동통신용 듀얼폰 단말기의 원칩화된 출력파워제어장치는 다이플렉서와 듀플렉서를 구비하여 제 1 및 제 2 주파수대역에 대한 신호의 송/수신이 가능하도록 된 이동통신용 듀얼폰 단말기의 출력파워 제어장치에 있어서,

상기 다이플렉서의 각 전송 라인에 커플링 패턴을 형성하여 상기 듀플렉서의 송신단 증폭기와 접속되어 출력시 파워를 제어하는 다수의 커플러를 구비하며, 상기 다이플렉서와 다수의 커플러를 상기 다이플렉서의 내부패턴이 형성되는 세라믹 기판상에 소정 패턴으로 적층 형성하여 원칩으로 구성한 것을 특징으로 한다.

또한, 본 발명에 따른 이동통신용 듀얼폰 단말기의 출력파워제어장치 원칩화방법은 다이플렉서와 커플러를 구비하여 제 1 및 제 2 주파수 대역에 대한 신호의 송/수신 및 출력파워의 제어가 가능하도록 된 이동통신용 듀얼폰 단말기의 출력파워 제어장치에 있어서,

상기 다이플렉서의 제 1 주파수 대역에 대한 직렬공진회로의 캐패시터를 구성하는 패턴을 형성하는 단계,

상기 형성된 직렬 공진 회로의 캐패시터(C3)와 직렬연결된 인덕터(L2)를 적층형성하는 단계,

상기 제 1 주파수 대역에서의 커플링 패턴을 상기 인덕터(L2)와 상호작용하도록 소정 위치에 형성하여 제 1 주파수 대역의 커플러를 구성하는 단계,

상기 다이플렉서의 제 2 주파수 대역에 대한 병렬공진회로의 캐패시터(C1)를 구성하는 패턴을 적층형성하는 단계,

상기 형성된 병렬공진회로의 캐패시터(C1)와 병렬연결되는 인덕터(L1)를 적층형성하는 단계,

상기 제 2 주파수 대역에서의 커플링 패턴을 상기 인덕터(L1)와 상호작용하도록 소정 위치에 형성하여 제 2 주파수 대역의 커플러를 구성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

이하에는 본 발명의 양호한 실시예에 따른 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치의 구성 및 작용 효과를 첨부한 도면을 참조하여 상세하게 설명하기로 한다.

도 2는 본 발명을 구현하기 위한 이동통신용 듀얼폰 단말기의 출력파워제어장치의 등가 회로를 나타낸 것이다. 도 2에서와 같이, 다이플렉서(50)는 주파수 대역에서 저주파수대역(일예로, AMPS단)을 통과하는 로우패스필터(LPF)와 고주파수 대역(일예로, PCS단)을 통과하는 하이패스필터(HPF)로 구성되어 있다. 상기 로우패스 필터에서는 저지대역에 해당하는 병렬공진회로를 형성하여 저지의 효과를 극대화시킬 수 있도록 하고, 하이패스 필터에서는 통과대역에 해당하는 직렬공진회로를 형성한다. 커플러(CP1)(CP2)는 다이플렉서의 전송라인에 커플링 패턴을 형성함으로써 구현되며, 커플링 패턴의 길이 및 폭을 조정하여 커플링 팩터(factor)를 조절할 수 있다. 커플링된 신호는 송신단의 증폭기와 연결하여 출력시 파워를 제어한다.

도 3은 본 발명을 구현하기 위한 출력파워제어장치의 제조방법을 보인 도이다. 도 3에 도시한 바와 같이, 본 발명에 따른 이동통신용 듀얼폰 단말기의 출력파워제어장치에서는 다이플렉서(50)와 두 개의 주파수 대역에서의 출력파워제어를 위하여 형성된 두 개의 커플러(CP1)(CP2)를 하나의 칩상에 구현함으로써 칩 수를 줄이고, 소형화를 이룰 수 있도록 한다. 이를 위하여 적층 복합 부품을 형성하게 되는데 이는 세라믹 기판에 도선층으로 사용되는 금속층을 인쇄한 후 적층 절단 소성 터미네이션(termination), 도금의 순서로 제작하는 적층 세라믹 공정을 이용한다.

이러한 공정의 과정을 살펴보면 먼저, 도시한 바와 같이 원칩화된 출력파워제어장치는 다수의 인덕터(L1)(L2)와, 캐패시터(C1)(C2)(C3)(C4)로 구성되며, 이에 대한 적층 패턴은 상기 다수의 인덕터와 캐패시터를 각 세라믹 층마다 소정 형태로 배열시켜 형성한다.

도 3에서 보는 바와 같이, 본 발명의 원칩화된 출력파워 제어장치는 외부 연결포트가 8개 형성되며, 그 중 A,C,E 포트는 그라운드이고, B포트는 안테나에 접속되고, D는 저주파 신호, F는 고주파 신호측으로 진행된다. 또한, G,H포트는 저주파 신호대역에 대한 커플러 신호의 출력포트로써 저주파 신호단에서 커플링된 신호는 G 포트를 통해 출력되고, I,J포트는 고주파 신호단에서 신호를 커플링하여 I 포트로 신호가 출력되도록 한다.

먼저 저주파 대역에서 병렬공진회로를 구성하는 캐패시터(C1)는 5번 패턴과 7번패턴으로 구현되고, 인덕터(L1)은 3번 패턴과 관통홀(3-1)을 통해 4번 패턴과 연결하여 형성된다. 또한, 캐패시터(C4)는 12번 패턴과 14번 그라운드 패턴에 의해서 형성된다. 또한, 저주파 대역에서의 커플러는 G,H포트를 패턴 1번과 관통홀(1-1)을 통하여 패턴 2번과 연결하는 패턴을 제작하여 인덕터(L1) 패턴과의 상호 작용이 일어나 신호가 커플링될 수 있도록 한다. 이와 같은 방법으로 복합부품을 제작할 때 신호를 커플링하기 위한 별도의 패턴이 필요없이 다이플렉서 회로내에서 바로 신호를 커플링할 수 있다.

또한, 고주파 대역에서는 캐패시터(C2)가 6번과 7번 패턴을 통해서 구현되고, 직렬 공진 회로를 구성하는 인덕터(L2)와 캐패시터(C3)를 구현하기 위하여 패턴 10번을 관통홀(10-1)을 통해서 11번 패턴과 연결하여 인덕터(L2)를 형성한다. 여기에 다시 관통홀(11-1)을 통해서 패턴 13번과 연결하여 13번 패턴과 14번 패턴사이에서 캐패시터(C3)를 형성한다. 고주파 대역에서 커플러 회로의 구현은 저주파 대역에서와 마찬가지로 다이플렉서 내부 회로에 포함되어 있는 인덕터(L2) 패턴과 상호작용하는 8번/9번 패턴을 형성하여 신호를 커플링한다.

한편, 본 발명을 구현하기 위한 일체화된 출력파워제어장치를 구성하는 적층복합패턴의 형성과정을 순차적으로 설명하면 다음과 같다.

즉, 세라믹 기판상에 금속층을 도 3(l)의 패턴으로 형성하여 그라운드 패턴을 형성하고, 상기 그라운드 패턴은 기판의 상부 및 하부에 A,C,E단자측으로 연결하여 그라운드 단자를 형성한다. 다음 도 3(k)에서와 같이 저주파수 대역에서의 캐패시터(C4)를 형성하도록 상기 그라운드 패턴 상측에 적층되는 세라믹 기판상에 캐패시터 패턴을 형성한다. 동시에 동일한 기판상에 상기 그라운드 패턴과 일부 중첩되는 형상의 캐패시터 패턴(13)을 형성하여 고주파수대역에서의 캐패시터(C3)를 형성한다.

다음으로 도 3(i) 및 도 3(j)에서와 같이, 상기 고주파수 대역에서의 캐패시터 패턴(13)과 연결된 관통홀(11-1)을 형성한 후 고주파수 대역의 캐패시터(C3)와 직렬연결된 인덕터(L2) 패턴을 형성한 후 관통홀(10-1)을 통해 고주파대역의 출력단자측으로 연결되는 인덕터(L2) 패턴(10)을 연장형성한다.

또한, 고주파대역에서의 커플러는 상기 인덕터(L2)와의 상호작용에 의해 커플링될 수 있도록 도 3(g) 및 도 3(h)에서와 같이 고주파수대역의 인덕터 단자(I)(J)를 연결하는 커플러 패턴을 형성한다. 이때 형성되는 고주파수대역의 커플러 패턴은 관통홀(8-1)을 통해서 코일형상으로 패턴이 형성된다. 여기서 상기 커플러 패턴의 두께 및 길이는 제품의 스펙에 따라 결정된다.

한편, 고주파수 대역에 대한 패턴이 완료되면 도 3(f) 및 도 3(e)에서와 같이 안테나 단자에 연결되는 패턴을 형성한 후 그 패턴 상측에 적층되는 기판상에 저파수대역에서의 병렬공진회로를 구성하는 캐패시터(C1)을 패턴(5) 및 패턴(7)에 의해 형성한다. 동시에 고주파대역에서의 캐패시터(C2)를 패턴(6)과 패턴(7)에 의해 형성한다.

그리고 나서, 도3(c) 및 도 3(d)에서와 같이, 저주파수 대역에서의 병렬공진회로를 구성하는 인덕터(L1)을 형성하는 데, 상기 인덕터(L1)의 패턴은 관통홀(3-1)을 통해 안테나단과 저주파수 출력단을 연결하도록 코일형상으로 형성된다. 마지막으로 상기 인덕터(L1)의 패턴 상측에 적층되는 기판상에는 관통홀(1-1)을 통해서 저주파수 대역에서의 커플러를 형성하는 패턴을 상기 인덕터(L1)패턴의 형성 위치에 대응하여 형성한다. 이러한 경우도 마찬가지로 상기 인덕터(L1) 패턴의 두께 및 길이는 제품의 스펙에 따라 결정된다.

이렇게 형성된 적층복합 부품은 기판상에 상기한 각 패턴에 대한 금속층의 인쇄가 완료되면 적층, 절단, 소성, 터미네이션 및 도금의 순서의 적층 세라믹 공정을 거쳐 본 발명에 따른 원칩화된 출력파워 제어장치를 형성하게 된다.

본 발명에 따른 이동통신용 듀얼폰 단말기의 원칩화된 출력파워제어장치 및 그 제조 방법은 전술한 실시예에 국한되지 않고 본 발명의 기술사상이 허용하는 범위내에서 다양하게 변형하여 실시될 수 있다.

이상에서 설명한 바와 같이, 본 발명에 따른 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치 및 그 제조방법에서는 1개의 다이플렉서와 2개의 커플러를 원칩화시켜 부품수를 줄이고, 집적화 및 복합화를 이룰 수 있다. 원칩화 방식은 기존의 다이플렉서에 별도의 커플러 포트를 측면에 첨가시키고 다이플렉서 적층 구조 내부에 커플러 회로를 첨가하여 제작한다. 커플러 회로를 구성하는 방법은 기존의 다이플렉서 패턴 회로를 구성하는 인덕터 패턴을 커플링 회로와 공유함으로써 다이플렉서 회로내에서 필요한 신호를 바로 커플링할 수 있으며, 이로 인하여 커플링 회로 패턴을 줄이는 효과를 가지고 있다. 따라서, 본 발명에 따른 이동통신용 듀얼폰 단말기의 일체화된 출력파워제어장치는 소형, 복합제품이며 다이플렉서와 커플러의 회로를 공유함으로써 원칩화시킬 수 있는 효과를 얻을 수 있다.

Claims (3)

1. 다이플렉서와 듀플렉서를 구비하여 제 1 및 제 2 주파수대역에 대한 신호의 송/수신이 가능하도록 된 이동통신용 듀얼폰 단말기의 출력파워 제어장치에 있어서,

   상기 다이플렉서의 각 전송 라인에 커플링 패턴을 형성하여 상기 듀플렉서의 송신단 증폭기와 접속되어 출력시 파워를 제어하는 다수의 커플러를 구비하며, 상기 다이플렉서와 다수의 커플러를 상기 다이플렉서의 내부패턴이 형성되는 세라믹 기판상에 소정 패턴으로 적층 형성하여 원칩으로 구성한 것을 특징으로 하는 이동통신용 듀얼폰 단말기의 원칩화된 출력파워 제어장치.
2. 다이플렉서와 커플러를 구비하여 제 1 및 제 2 주파수 대역에 대한 신호의 송/수신 및 출력파워의 제어가 가능하도록 된 이동통신용 듀얼폰 단말기의 출력파워 제어장치에 있어서,

   상기 다이플렉서의 제 1 주파수 대역에 대한 직렬공진회로의 캐패시터를 구성하는 패턴을 형성하는 단계,

   상기 형성된 직렬 공진 회로의 캐패시터(C3)와 직렬연결된 인덕터(L2)를 적층형성하는 단계,

   상기 제 1 주파수 대역에서의 커플링 패턴을 상기 인덕터(L2)와 상호작용하도록 소정 위치에 형성하여 제 1 주파수 대역의 커플러를 구성하는 단계,

   상기 다이플렉서의 제 2 주파수 대역에 대한 병렬공진회로의 캐패시터(C1)를 구성하는 패턴을 적층형성하는 단계,

   상기 형성된 병렬공진회로의 캐패시터(C1)와 병렬연결되는 인덕터(L1)를 적층형성하는 단계,

   상기 제 2 주파수 대역에서의 커플링 패턴을 상기 인덕터(L1)와 상호작용하도록 소정 위치에 형성하여 제 2 주파수 대역의 커플러를 구성하는 단계를 구비하여 이루어지는 것을 특징으로 하는 이동통신용 듀얼폰 단말기의 출력파워제어장치 원칩화 방법.
3. 제 2 항에 있어서, 상기 제 1 주파수 대역은 제 2 주파수 대역보다 높은 주파수 대역으로 설정되는 것을 특징으로 하는 이동통신용 듀얼폰 단말기의 출력파워제어장치 원칩화방법.