KR100328966B1 - Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof - Google Patents
Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof Download PDFInfo
- Publication number
- KR100328966B1 KR100328966B1 KR1020000006847A KR20000006847A KR100328966B1 KR 100328966 B1 KR100328966 B1 KR 100328966B1 KR 1020000006847 A KR1020000006847 A KR 1020000006847A KR 20000006847 A KR20000006847 A KR 20000006847A KR 100328966 B1 KR100328966 B1 KR 100328966B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- digital
- analog
- signals
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000003362 replicative effect Effects 0.000 claims abstract description 5
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 230000010076 replication Effects 0.000 claims description 4
- 238000005070 sampling Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 아날로그 신호를 잡음이 줄어든 디지털 신호로 고속으로 변환하는 방법 및 그 장치를 개시한다.The present invention discloses a method and apparatus for converting an analog signal into a digital signal with reduced noise at high speed.
본 발명은, 아날로그 신호를 디지털 신호로 변환하는 방법에 있어서, 입력되는 아날로그 신호를 소정의 개수의 동일한 아날로그 신호로 복제하는 단계, 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하는 단계, 변환된 복수의 디지털 신호들의 값들을 더하여 하나의 디지털 신호를 구하는 단계 및 더한 결과인 하나의 디지털 신호의 각 비트에서 상위 n 비트만을 출력하는 단계를 포함하는 것을 특징으로 한다.The present invention provides a method for converting an analog signal into a digital signal, the method comprising: replicating an input analog signal into a predetermined number of identical analog signals, converting the duplicated analog signals into n bits of digital signals, respectively; And adding the values of the plurality of converted digital signals to obtain one digital signal, and outputting only the upper n bits of each bit of one digital signal as a result.
본 발명에 의하면, 입력되는 아날로그 신호를 복수로 복제하고, 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하며, 변환된 복수의 디지털 신호들의 값들을 더하여 하나의 디지털 신호를 구하여, 상위 n 비트만을 출력함으로 해서, 아날로그 신호를 디지털 신호로 변화하는 과정에서 생기는 잡음들을 줄일 수 있으며, 동시에 고속의 처리가 가능하게 되어, 신호를 처리하는 데 있어, 신뢰성이 높아지며 고속으로 처리하는 것이 가능해진다.According to the present invention, a plurality of input analog signals are duplicated, the duplicated analog signals are converted into n-bit digital signals, respectively, and the values of the plurality of converted digital signals are added to obtain one digital signal, and the upper n By outputting only bits, noises generated in the process of converting an analog signal into a digital signal can be reduced, and at the same time, high-speed processing can be performed, thereby making it possible to process the signal with high reliability and high-speed processing.
Description
본 발명은 신호 변환에 관한 것으로서, 더 자세히는 아날로그 신호를 디지털 신호로 변화하는 방법 및 그 장치에 관한 것이다.The present invention relates to signal conversion, and more particularly, to a method and apparatus for converting an analog signal into a digital signal.
아날로그 신호를 디지털 신호로 변환하는 데에는 AD 컨버터(converter)(이하 ADC라고 함)라는 장치를 사용하는 것이 보통이다. ADC를 사용해서 디지털 신호로 변환된 데이터는 '0'과 '1'로 표현된 2진수의 값으로, 일단 디지털 데이터로 변환된 데이터는 각종의 디지털 장치에 이용될 수 있다. 그러므로 ADC의 응용 범위는 아주 다양하다.To convert analog signals to digital signals, it is common to use a device called an AD converter (hereinafter referred to as an ADC). Data converted to a digital signal using the ADC is a binary value represented by '0' and '1', and once converted into digital data, the data can be used in various digital devices. Therefore, the range of application of ADC is very diverse.
그런데, 고 해상도 혹은 다 비트의 ADC는 잡음에 대단히 민감하다. 예를 들면 16비트의 디지털 출력을 내는 16비트 ADC의 경우에, 하위 3비트 정도는 잡음 형태의 임의의 값이 인가되어, ADC 전체적인 출력 신호에 이 잡음이 섞여서 출력되게 된다.However, high resolution or multibit ADCs are very sensitive to noise. For example, in the case of a 16-bit ADC that produces 16-bit digital outputs, the lower 3 bits will have a random value in the form of noise, which will be mixed with the noise in the overall output signal of the ADC.
이런 현상에 대해서, 종래에는 ADC의 입력단에 아날로그 저역필터(low pass filter)를 설치하여 잡음을 막거나 혹은 ADC의 출력단에서, DSP(Digital Signal Processor)와 같은 장치를 이용하여, 디지털 값을 이용한 디지털 연산을 수행하여 저역 필터에 대응하도록 ADC 출력값을 처리하여 대처하고 있다.For this phenomenon, conventionally, an analog low pass filter is installed at the input of the ADC to prevent noise, or at the output of the ADC, a device such as a DSP (Digital Signal Processor) is used to digitally utilize digital values. The ADC output value is processed to cope with the low pass filter.
도 1a는 종래에, 아날로그 신호가 저역 필터를 거쳐 ADC에 입력되는 것을 도시한 것이며, 도 1b는 종래에, 아날로그 신호를 입력으로 한 ADC의 출력값이 DSP를 거치는 것을 도시한 것이다. 도 1c는 종래에, ADC 입력단에 저역 필터를 부착하여 아날로그 신호 입력에서 1차 잡음을 제거하고 ADC 출력단의 출력에서 DSP를 이용하여 2차 잡음 제거를 하는 경우를 도시한 것이다.FIG. 1A shows a conventional analog signal being input to an ADC via a low pass filter, and FIG. 1B shows a conventional output value of an ADC with an analog signal passing through a DSP. Figure 1c conventionally shows a case where a low pass filter is attached to the ADC input stage to remove the first order noise from the analog signal input and the second noise cancellation using the DSP at the output of the ADC output stage.
그런데, ADC의 입력단에 아날로그 저역 필터를 부착하여도 잡음 형태의 낮은 레벨 신호를 다 막기에는 어려움이 있다. 그리고 DSP를 사용하여 잡음을 없애는 경우에는, DSP의 동작을 정의하는 프로그램에서 ADC에서 출력되는 데이터를 입력으로 하여 저역 필터링하는 과정을 수행하게 되는데, 이 경우 필터링하는 프로그램을 실행하는 시간이 상대적으로 길며, 필터링 동작을 수행하는 시간이 그에 첨가되어, 고속의 ADC의 처리 시간에 비해 DSP에서 지연되는 시간이 상대적으로 커지게 된다. 따라서 고속의 아날로그-디지털 변환 처리 속도를 요구하는 응용 분야에서는 적용하기가 어렵다는 문제가 있다.However, even when an analog low pass filter is attached to the input terminal of the ADC, it is difficult to block a low level signal in the form of noise. In case of removing noise by using DSP, the program that defines the operation of DSP performs low pass filtering by inputting data output from ADC. In this case, the time to execute the filtering program is relatively long. In addition, the time for performing the filtering operation is added thereto, so that the delay time in the DSP is relatively large compared to the processing time of the high speed ADC. Therefore, there is a problem that it is difficult to apply in an application that requires a high speed of analog-to-digital conversion processing.
그리고 잡음을 줄이기 위해 사용할 수 있는 방법의 다른 하나는 ADC의 샘플링 주기를 작게 해서 샘플링 속도를 높이는 방법이 있다. 그러나 고속의 ADC의 값이 상대적으로 비싸서 일반적인 용도에는 사용하기 어려운 문제가 있다.Another method that can be used to reduce noise is to increase the sampling rate by making the ADC's sampling period smaller. However, high-speed ADCs are relatively expensive, making them difficult to use in general applications.
본 발명이 이루고자 하는 기술적인 과제는, 상기의 문제점들을 해결하기 위해, 저속의 ADC를 사용하는, 아날로그 신호를 잡음이 줄어든 디지털 신호로 고속으로 변환하는 방법 및 그 장치를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method and apparatus for converting an analog signal into a digital signal with reduced noise using a low speed ADC to solve the above problems.
도 1a는, 종래에, 아날로그 신호가 저역 필터를 거쳐 ADC에 입력되는 것을 도시한 것이다.1A shows conventionally an analog signal is input to an ADC via a low pass filter.
도 1b는, 종래에, 아날로그 신호를 입력으로 한 ADC의 출력값이 DSP를 거치는 것을 도시한 것이다.Fig. 1B shows conventionally that an output value of an ADC with an analog signal as input passes through a DSP.
도 1c는, 종래에, ADC 입력단에 저역 필터를 부착하여 아날로그 신호 입력에서 1차 잡음을 제거하고 ADC 출력단의 출력에서 DSP를 이용하여 2차 잡음 제거를 하는 경우를 도시한 것이다.FIG. 1C shows a conventional case where a low pass filter is attached to an ADC input stage to remove first order noise from an analog signal input and second noise cancellation is performed using a DSP at an output of the ADC output stage.
도 2는 본 발명에 따른 아날로그 신호를 디지털 신호로 변환하는 방법의 흐름을 도시한 것이다.2 shows a flow of a method for converting an analog signal into a digital signal according to the present invention.
도 3은 본 발명에 따른 아날로그 신호를 디지털 신호로 변환하는 장치의 구성을 블록으로 도시한 것이다.3 is a block diagram illustrating a configuration of an apparatus for converting an analog signal into a digital signal according to the present invention.
도 4는 본 발명에 따른 장치의 일 실시예의 구성을 블록으로 도시한 것이다.4 shows in block form the configuration of one embodiment of a device according to the invention.
상기 기술적 과제를 해결하기 위한 본 발명에 의한, 아날로그 신호를 잡음이 줄어든 디지털 신호로 고속으로 변환하는 방법은, (a) 입력되는 아날로그 신호를 소정의 개수의 동일한 아날로그 신호로 복제하는 단계; (b) 상기 복제된 아날로그신호들을 n 비트의 디지털 신호들로 각각 변환하는 아날로그-디지탈 변환 단계; (c) 상기 변환된 복수의 디지털 신호들의 값들을 더하여 하나의 디지털 신호를 구하는 단계; 및 (d) 상기 더한 결과인 하나의 디지털 신호의 각 비트에서 상위 n 비트만을 출력하는 단계를 포함하는 것을 특징으로 한다.According to the present invention for solving the above technical problem, a method for converting an analog signal into a digital signal with reduced noise at high speed, (a) replicating the input analog signal to a predetermined number of the same analog signal; (b) converting the duplicated analog signals into n-bit digital signals, respectively; (c) adding one of the converted plurality of digital signals to obtain one digital signal; And (d) outputting only the upper n bits of each bit of one digital signal as a result of the addition.
상기 다른 기술적 과제를 해결하기 위한 본 발명에 의한, 아날로그 신호를 잡음이 줄어든 디지털 신호로 고속으로 변환하는 장치는, 입력되는 아날로그 신호를 소정의 개수의 동일한 아날로그 신호로 복제하는 신호복제부; 상기 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하는 제1변환부; 및 상기 변환된 디지털 신호들을 더하여 하나의 디지털 신호를 구하고, 그 하나의 디지털 신호에서 상위 n 비트만을 출력하는 제2변환부를 포함하는 것을 특징으로 한다.In accordance with another aspect of the present invention, there is provided a device for converting an analog signal into a digital signal with reduced noise, including: a signal replicating unit configured to copy an input analog signal into a predetermined number of identical analog signals; A first converter converting the duplicated analog signals into n-bit digital signals, respectively; And a second converter which adds the converted digital signals to obtain one digital signal and outputs only upper n bits from the one digital signal.
이하에서 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 아날로그 신호를 디지털 신호로 변환하는 방법의 흐름을 도시한 것이다. 입력되는 아날로그 신호를 소정의 개수의 동일한 아날로그 신호로 복제하고(20 단계), 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하며(22 단계), 변환된 복수의 디지털 신호들의 값들을 더하여 하나의 디지털 신호를 구하고(24 단계), 더한 결과인 하나의 디지털 신호의 각 비트에서 상위 n 비트만을 출력한다(26 단계).2 shows a flow of a method for converting an analog signal into a digital signal according to the present invention. Replicate the input analog signal into a predetermined number of identical analog signals (step 20), convert the duplicated analog signals into n-bit digital signals, respectively (step 22), and add the values of the converted plurality of digital signals. One digital signal is obtained (step 24), and only the upper n bits are output from each bit of the resulting digital signal (step 26).
도 3은 본 발명에 따른 아날로그 신호를 디지털 신호로 변환하는 장치의 구성을 블록으로 도시한 것이다. 신호복제부(30)는 입력되는 아날로그 신호를 소정의 개수의 동일한 아날로그 신호로 복제하고, 제1변환부(32)는 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하며, 제2변환부(34)는 변환된 디지털 신호들을 더하여 하나의 디지털 신호를 구하고, 그 하나의 디지털 신호에서 상위 n 비트만을 출력한다.3 is a block diagram illustrating a configuration of an apparatus for converting an analog signal into a digital signal according to the present invention. The signal replication unit 30 duplicates the input analog signal into a predetermined number of identical analog signals, and the first conversion unit 32 converts the duplicated analog signals into n-bit digital signals, respectively, and the second conversion. The unit 34 adds the converted digital signals to obtain one digital signal, and outputs only the upper n bits of the one digital signal.
도 2의 방법과 도 3의 구성을 참조하여 본 발명의 일 실시예의 동작을 이하에서 상세하게 설명한다.The operation of one embodiment of the present invention will be described in detail below with reference to the method of FIG. 2 and the configuration of FIG. 3.
신호복제부(30)에서는 입력되는 아날로그 신호를 여러개의 아날로그 신호로 복제한다(20 단계). 복제된 신호들은 서로 같으며, 복제되기 이전의 원 신호와도 같은 성질을 가진다.The signal replication unit 30 replicates the input analog signal into a plurality of analog signals (step 20). The duplicated signals are identical to each other and have the same properties as the original signal before being duplicated.
복제된 신호들은 제1변환부(32)에서 각각 n 비트의 디지털 신호로 변환된다(22 단계). 이때에 제1변환부(32)는 참조번호 20 단계에서 복제된 아날로그 신호들의 개수와 같은 개수의 ADC(analog-digital converter)이며, 이 ADC는 하나의 아날로그 신호를 입력으로 하여 n 비트의 디지털 신호를 출력하는 것이 바람직하다. ADC로는 상용의 소자를 사용할 수 있을 것이다.The duplicated signals are converted into n-bit digital signals by the first converter 32 (step 22). At this time, the first converter 32 is an analog-digital converter (ADC) equal to the number of analog signals replicated in step 20. The ADC converts one analog signal into an n-bit digital signal. It is preferable to output. A commercially available device may be used as the ADC.
제2변환부(34)는 제1변환부(32)의 n 비트의 디지털 출력 신호들을 입력으로 하여 이 디지털 신호들을 더하여 하나의 디지털 신호를 구한다(24 단계). 참조번호 20 단계의 복제된 아날로그 신호의 개수가 2m으로 표시되면 참조번호 24 단계의 하나의 디지털 신호의 비트의 개수는 m+n 임이 바람직하다.The second converter 34 inputs the n-bit digital output signals of the first converter 32 and adds the digital signals to obtain one digital signal (step 24). If the number of replicated analog signals of step 20 is indicated by 2 m , the number of bits of one digital signal of step 24 is preferably m + n.
그리고 제2변환부(34)는 참조번호 24 단계에서 구한 하나의 디지털 신호를상위 n비트만을 출력하여(26 단계), 그 결과 n 비트 디지털 신호가 얻어진다.The second converter 34 outputs only one upper n bit of the digital signal obtained in step 24 (step 26), so that an n bit digital signal is obtained.
결과적으로 n 비트의 출력을 발생하는 ADC를 2m개 사용하여, 구해진 결과들을 2m번 더하여 n+m 비트의 데이터를 얻고, 그 데이터의 상위 n 비트만을 출력하게 된다.As a result, using 2 m ADCs generating n bits of output, the obtained results are added 2 m times to obtain n + m bits of data, and only the upper n bits of the data are output.
본 발명에 대한 이해를 위해 구체적인 예를 들어 이하 설명한다.Specific examples will be described below for understanding the present invention.
도 4는 본 발명에 따른 장치의 일 실시예의 구성을 블록으로 도시한 것이다. 입력되는 아날로그 신호는 신호복제부(40)에서 4개의 아날로그 신호로 복제된다. 각 아날로그 신호는 제1변환부(42)로 입력된다. 제1변환부(42)는 4개의 ADC를 포함하고 있으며, 각 ADC는 입력되는 아날로그 신호를 소정의 시간 주기로 샘플링하여 10 비트의 디지털 출력을 발생한다. 각 ADC는 병렬의 형태로 연결되어 있으며, 동작 제어는 모두 공통으로 이루어진다. 따라서 각 ADC의 출력되는 디지털 신호는 서로 같은 타이밍으로 제어되어, ADC들의 각 출력은 모두 동기가 맞추어지게 된다.4 shows in block form the configuration of one embodiment of a device according to the invention. The input analog signal is duplicated into four analog signals in the signal replication unit 40. Each analog signal is input to the first converter 42. The first converter 42 includes four ADCs, each of which generates a 10-bit digital output by sampling an input analog signal at a predetermined time period. Each ADC is connected in parallel, and operation control is common. Therefore, the digital signals output from each ADC are controlled at the same timing, so that each output of the ADCs is synchronized.
각 ADC의 출력들이 제2변환부(44)로 입력된다. 제2변환부는 10비트의 디지털 입력 2개를 더하는 2개의 제1가산기(44a), 제1가산기들(44a)의 출력들을 더하는 제2가산기(44b) 및 제2가산기(44b)의 출력에서 하위 비트를 제거하고 출력하는 비트변환부(44c)를 포함한다.Outputs of each ADC are input to the second converter 44. The second converting unit has two first adders 44a for adding two 10-bit digital inputs, a second adder 44b for adding the outputs of the first adders 44a, and a lower value at the outputs of the second adder 44b. And a bit converting section 44c for removing and outputting the bits.
각 제1가산기(44a)는 2개의 10 비트의 디지털 출력 신호를 더한다. 더한 결과는 각각 11 비트의 디지털 신호가 된다. 이 2개의 11 비트 디지털 신호가 제2가산기(44b)에 입력되어 더해지고, 더해진 결과는 12 비트의 신호가 된다. 이 12비트의 신호가 비트 변환부(44c)에 입력되어, 상위 10비트만이 출력된다.Each first adder 44a adds two 10-bit digital output signals. The result is a digital signal of 11 bits each. These two 11-bit digital signals are input to the second adder 44b and added, and the added result is a 12-bit signal. This 12-bit signal is input to the bit converter 44c so that only the upper 10 bits are output.
참조번호 44a, 44b의 가산기들은 TTL 수준에서는 반가산기와 전가산기를 사용하면 용이하게 구현할 수 있다. 예를 들면, 참조번호 44a의 제1가산기는 하나의 반가산기와 9개의 전가산기를 사용하여 구현할 수 있을 것이며, 참조번호 44b의 제2가산기는 하나의 반가산기와 10개의 전가산기를 사용하여 구현할 수 있을 것이다. 또는 참조번호 42의 제1변환부에서 사용하는 ADC의 개수가 많은 경우에는 참조번호 44a, 44b의 가산기를 EPLD, FPGA 혹은 ASIC으로 구현할 수 있을 것이다.The adders 44a and 44b can be easily implemented at the TTL level by using a half adder and a full adder. For example, the first adder of reference number 44a may be implemented using one half adder and nine full adders, and the second adder of reference number 44b may be implemented using one half adder and ten full adders. will be. Alternatively, if the number of ADCs used in the first converter of reference number 42 is large, the adders 44a and 44b may be implemented as EPLD, FPGA or ASIC.
이때에 12 비트의 출력에서 하위 2비트를 버리는 것은 결과적으로는 12 비트의 디지털 데이터를 '4'로 나눈 결과가 된다. 즉 하나의 ADC를 이용해서 아날로그-디지털 변환하는 것에 비해서, 신호에 첨가되는 잡음의 확률 분포의 표준 편차를 1/2(=)로 하는 효과가 있게 되는 것이다. 이 결과는 잡음이 반으로 준 것을 나타내는 것이며, 이는 입력되는 아날로그 신호를 디지털 신호로 변환하기 위해 동시에 4번 샘플링하는 효과가 있기 때문이다.At this time, discarding the lower two bits from the 12-bit output results in dividing the 12-bit digital data by '4'. That is, compared to analog-to-digital conversion using one ADC, the standard deviation of the probability distribution of noise added to the signal is 1/2 (= ) Will be effective. This result indicates that the noise is halved because it has the effect of simultaneously sampling four times to convert the input analog signal into a digital signal.
만일 참조번호 42의 제1변환부에서 사용되는 ADC를 16개 사용한다면, 도 4의 가산기를 사용하는 단수가 4단으로 늘어나게 되며, 잡음의 분포의 표준 편차는 1/4(=)로 줄어들게 된다.If 16 ADCs are used in the first converter of the reference numeral 42, the number of stages using the adder of FIG. 4 is increased to four stages, and the standard deviation of the noise distribution is 1/4 (= Will be reduced to).
이 경우 ADC 소자만을 사용하는 것에 비해 본 발명에 따른 장치에서 지연되는 시간은, 참조번호 34 혹은 참조번호 44의 제2변환부에서 사용되는 소자 때문에 발생되는 게이트 지연 시간이 그 대부분이 된다.In this case, the delay time in the apparatus according to the present invention is the gate delay time generated due to the element used in the second conversion unit of reference numeral 34 or 44 as compared to using only the ADC element.
또한 도 4에서 참조번호 44c의 비트 변환부를 사용하지 않고 참조번호 44b의제2가산기의 출력을 그대로 사용하면, 10비트 ADC를 이용하여 12비트 ADC를 구현할 결과가 된다. 응용 분야에 따라서는 이런 구현 방법을 사용할 수 있을 것이다.In addition, if the output of the second adder of reference numeral 44b is used as it is without using the bit converter of reference numeral 44c in FIG. 4, a result of implementing a 12-bit ADC using a 10-bit ADC is obtained. Depending on the application, this implementation may be used.
도 4에 따른 상기와 같은 설명을 확장하면, 측정하고자 하는 아날로그 신호에 대해, 2n번 샘플링하고, 2m번의 덧셈을 거쳐 2n으로 나누는 과정을 고속으로 실행할 수 있게 된다.Expanding the above description according to FIG. 4, a process of sampling the analog signal to be measured 2 n times and dividing by 2 n through 2 m addition can be performed at high speed.
본 발명에 따르면, 도 1에 도시된 종래의 방법에 비해서 필요한 소자의 수 혹은 로직 게이트의 수가 많아질 수 있다. 그러나 DSP와 같은 프로세서를 사용하여 잡음을 줄이는 종래의 경우에는 소프트웨어적인 방법이 수반되어야 하는 것이므로, 본 발명과 같이 하드웨어적인 게이트 지연 시간만이 추가되는 경우가 종래의 방법에 비해 훨씬 고속의 처리가 가능하다.According to the present invention, the number of required elements or the number of logic gates can be increased compared to the conventional method shown in FIG. However, in the conventional case of reducing noise by using a processor such as a DSP, a software method must be involved, so that only a hardware gate delay time is added as in the present invention, so that the processing can be much faster than the conventional method. Do.
그리고 종래에는 잡음을 줄이기 위해 아날로그 신호에 대한 샘플링 주기를 높이기 위해서는 고속의 값비싼 ADC를 사용해야 하는데, 본 발명에 따른 장치에서는 저속의 그리고 상대적으로 값이 싼 ADC를 사용하게 되므로, ADC의 샘플링 주기를 높이지 않더라도 유입되는 잡음을 막을 수 있게된다. 결과적으로, 상대적으로 가격이 싼 저속의 ADC를 사용해서 고속의 ADC를 사용한 결과를 얻을 수 있다.In order to reduce noise, conventionally, a high-speed and expensive ADC should be used to increase the sampling period for an analog signal. However, in the apparatus according to the present invention, a low-speed and relatively inexpensive ADC is used. Even if it is not high, the incoming noise can be prevented. As a result, a relatively low cost, low speed ADC can be used to obtain a high speed ADC.
상기의 설명에 포함된 예들은 본 발명에 대한 이해를 위해 도입된 것이며, 이 예들은 본 발명의 사상과 범위를 한정하지 않는다. 상기의 예들 외에도 본 발명에 따른 다양한 실시 태양이 가능하다는 것은, 본 발명이 속한 기술 분야에 통상의 지식을 가진 사람에게는 자명할 것이다.Examples included in the above description are introduced for the understanding of the present invention, and these examples do not limit the spirit and scope of the present invention. It will be apparent to those skilled in the art that various embodiments in accordance with the present invention in addition to the above examples are possible.
본 발명에 의하면, 입력되는 아날로그 신호를 복수로 복제하고, 복제된 아날로그 신호들을 n 비트의 디지털 신호들로 각각 변환하며, 변환된 복수의 디지털 신호들의 값들을 더하여 하나의 디지털 신호를 구하여, 상위 n 비트만을 출력함으로 해서, 아날로그 신호를 디지털 신호로 변화하는 과정에서 생기는 잡음들을 줄일 수 있으며, 동시에 고속의 처리가 가능하게 되어, 신호를 처리하는 데 있어, 신뢰성이 높아지며 고속으로 처리하는 것이 가능해진다.According to the present invention, a plurality of input analog signals are duplicated, the duplicated analog signals are converted into n-bit digital signals, respectively, and the values of the plurality of converted digital signals are added to obtain one digital signal, and the upper n By outputting only bits, noises generated in the process of converting an analog signal into a digital signal can be reduced, and at the same time, high-speed processing can be performed, thereby making it possible to process the signal with high reliability and high-speed processing.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006847A KR100328966B1 (en) | 2000-02-14 | 2000-02-14 | Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000006847A KR100328966B1 (en) | 2000-02-14 | 2000-02-14 | Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010081430A KR20010081430A (en) | 2001-08-29 |
| KR100328966B1 true KR100328966B1 (en) | 2002-03-20 |
Family
ID=19646261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000006847A Expired - Fee Related KR100328966B1 (en) | 2000-02-14 | 2000-02-14 | Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100328966B1 (en) |
-
2000
- 2000-02-14 KR KR1020000006847A patent/KR100328966B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010081430A (en) | 2001-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2144302A (en) | Signal processing circuit | |
| CN109639278A (en) | The timing compensation method and device of multichannel time-interleaved AD C | |
| KR100328966B1 (en) | Method for rapidly converting analog signal to digital signal with less noise and apparatus thereof | |
| JP3956582B2 (en) | A / D conversion circuit | |
| US4553042A (en) | Signal transition enhancement circuit | |
| JPH0422059B2 (en) | ||
| US12088326B2 (en) | Sigma-delta analog-to-digital converter circuit with data sharing for power saving | |
| JP2000315949A (en) | Method and circuit for reducing aperture distortion | |
| JPH07131346A (en) | A/d converter | |
| JP2917095B2 (en) | Thermometer code processing method and apparatus | |
| US4587448A (en) | Signal transition detection circuit | |
| JPH07106974A (en) | D/a converter | |
| US3868678A (en) | Analogue-to-digital convertors | |
| GB2145889A (en) | Analog-to-digital conversion | |
| TWI782637B (en) | Incremental analog-to-digital converter and circuit system using the same | |
| US11115004B1 (en) | Fractional delay filter for a digital signal processing system | |
| JPH0262124A (en) | A/d converter | |
| JP2507087B2 (en) | Coring circuit | |
| Ampuan | Design and Simulation of Determining the Unknown Sampling Frequency Testing Procedures in Analog-Digital-Conversions | |
| JPH08228152A (en) | A/d converting circuit | |
| JP3093800B2 (en) | Digital-to-analog converter | |
| KR0147494B1 (en) | Area-Saving Digital Signal Attenuator | |
| JP2585732B2 (en) | Edge enhancement processing circuit | |
| JPH05102855A (en) | D/a converter | |
| JP3193499B2 (en) | Signal processing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20000214 |
|
| PA0201 | Request for examination | ||
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20011207 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20020305 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20020306 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20050207 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060228 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070104 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080107 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090106 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100104 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110106 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20120104 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120104 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |