[go: up one dir, main page]

KR100321714B1 - 반도체메모리소자의캐패시터제조방법 - Google Patents

반도체메모리소자의캐패시터제조방법 Download PDF

Info

Publication number
KR100321714B1
KR100321714B1 KR1019980061099A KR19980061099A KR100321714B1 KR 100321714 B1 KR100321714 B1 KR 100321714B1 KR 1019980061099 A KR1019980061099 A KR 1019980061099A KR 19980061099 A KR19980061099 A KR 19980061099A KR 100321714 B1 KR100321714 B1 KR 100321714B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
capacitor
forming
ferroelectric
Prior art date
Application number
KR1019980061099A
Other languages
English (en)
Other versions
KR20000044600A (ko
Inventor
김남경
조광준
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980061099A priority Critical patent/KR100321714B1/ko
Priority to US09/447,672 priority patent/US6232133B1/en
Publication of KR20000044600A publication Critical patent/KR20000044600A/ko
Application granted granted Critical
Publication of KR100321714B1 publication Critical patent/KR100321714B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 금속배선의 접착막으로 사용되는 Ti막에서 Ti가 캐패시터의 상부전극을 통하여 강유전체막으로 확산하는 것을 효과적으로 방지할 수 있는 반도체 메모리 소자의 캐패시터 제조 방법에 관한 것으로, 금속배선 형성 과정에서 Ti 접착막으로부터 캐패시터 내부로 Ti가 확산되는 것을 억제하기 위해 SBTN 강유전체막 상에 구조가 치밀한 산화막을 형성하는데 그 특징이 있다.

Description

반도체 메모리 소자의 캐패시터 제조 방법{Method for forming capacitor of semiconductor memory device}
본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 상부전극과 연결되는 금속 배선 형성시 Ti막 접착막으로부터 Ti가 강유전체막으로 확산되는 것을 효과적으로 방지할 수 있는 반도체 메모리 소자의 캐패시터 제조 방법에 관한 것이다.
강유전체 기억 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. 강유전체 기억소자의 유전물질로는 Sr_x Bi_y Ta_2 O_9(이하 SBT), Sr_x Bi_y (Ta_1-z Nb_2 )_2 O_9(이하 SBTN), Pb(Zr_x Ti_1-x )O_3(이하 PZT) 박막이 주로 사용되는데, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.
특히, 캐패시터의 상부전극과 기판 등을 연결하기 위한 금속 배선 형성 공정에서 접촉저항을 감소시키기 위하여 사용되는 Ti는 집적화(integration) 과정에서 Pt 상부전극을 통과하여 SBTN 등의 강유전체막과 상부전극 계면에 쌓이게 되고, 후속 열처리(anneal) 공정에서 Ti는 결정립, 분역, 분역 계면등으로 확산하고 산소와 반응하여 미세한 산화물을 형성하거나, 단일 원소(element)로 존재하여 결함(defect)으로 작용한다. 결정립, 분역, 분역 계면에 존재하는 결함은 분극을 방해하여 낮은 분극 특성을 나타내며, 누설 전류의 경로(path)로 작용하여 전기적 특성을 급격하게 열화시킨다. 또한 Ti은 레이어드 페롭스카이트 구조(layered perovskite structure)를 이루는 Ta, Nb 사이트(site)에 치환하여 구조를 파괴하거나 굴곡시켜 외부에서 인가되는 빠른 주파수에 급격하게 분극값이 작아지는 분극피로 현상을 발생시킨다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속배선의 접착막으로 사용되는 Ti막에서 Ti가 캐패시터의 상부전극을 통하여 강유전체막으로 확산하는 것을 효과적으로 방지할 수 있는 반도체 메모리 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
도1 내지 도5는 본 발명의 일실시예에 따른 반도체 메모리 소자의 캐패시터 제조 공정 단면도.
*도면의 주요 부분에 대한 도면 부호의 설명
18 : Pt하부전극 19 : 강유전체막
20 : Ta 및 Nb가 포함된 산화막 21 : Pt 상부전극
상기와 같은 목적을 달성하기 위한 본 발명은 캐패시터의 하부전극을 형성하는 제1 단계; 상기 하부전극 상에 Sr_x Bi_y (Ta_1-z Nb_z )_2 O_9(여기서, x는 0.6 내지 1.0, y는 1.5 내지 2.5, z는 0내지 0.5임) 강유전체막을 형성하는 제2 단계; 후속의 금속배선의 접착막으로 사용되는 Ti막에서 Ti가 캐패시터의 상부전극을 통한 상기 강유전체막으로의 확산방지를 위한 Ta 및 Nb가 포함된 산화막을 형성하는 제3 단계; 및 상기 산화막 상에 상부전극을 형성하는 제4 단계를 포함하는 반도체 메모리 소자의 캐패시터 제조 방법을 제공한다.
본 발명은 금속배선 형성 과정에서 Ti 접착막으로터 캐패시터 내부로 Ti가 확산되는 것을 억제하기 위해 SBTN 등의 강유전체막 상에 구조가 치밀한 산화막을 형성하는데 그 특징이 있다.
예로써, 치밀한 구조의 Ta-Nb 산화막을 형성하기 위해서는 Ta-Nb 타겟(target)을 이용한 스퍼터링(sputtering)으로 증착 공정을 실시하고, 산화 분위기의 관상로(furnace)에서 산화공정을 실시하는 제1 방법, Ta와 Nb로 이루어지는 금속-유기 증착 화학제(metal organic chemical deposition)를 이용하여 스핀-온(spin on)공정을 실시하고, 핵생성, 결정화 성장 공정을 실시하는 제2 방법, 금속 유기 소오스(metal organic source)를 이용하여 화학기상증착(chemical vapor deposition, CVD)방법으로 형성하는 제3 방법 또는 저온 산화 방법으로 플라즈마(plasma) 활성화 에너지를 이용하고 다양한 반응 가스를 이용하여 산화막을 형성하는 제4 방법 등 다양한 증착 방식을 이용하여 강유전체막 상에 400Å 내지 700Å두께의 산화막을 형성한다.
또한, 산화막 형성 후 관상로 열처리(furnace anneal), 급속열처리(rapid thermal anneal. RTA) 공정을 실시하여 충분한 산화 반응이 일어나도록 함으로써 산화막 구조를 치밀하게 한다. 이때, 관상로 열처리는 500℃ 내지 800℃에서 실시하며, RTA 공정은 600℃ 내지 1100℃ 온도에서 실시한다.
이하, 첨부된 도면 도1 내지 도5를 참조하여 본 발명의 일실시예에 따른 반도체 메모리 소자의 캐패시터 제조 방법을 상세히 설명한다.
먼저, 도1에 도시한 바와 같이 워드라인(word line) 및 비트라인(bit line) 형성이 완료된 반도체 기판(10) 상에 층간절연막(16)을 형성하고, 층간절연막(16, 14)을 선택적으로 식각하여 트랜지스터의 접합(도시하지 않음)을 노출시키는 콘택홀을 형성하고, 전체 구조 상에 폴리실리콘막(17)을 형성한다. 도1에서 미설명 도면부호 '11'은 소자분리막. '12'는 게이트 산화막. '13'은 게이트 전극, '15'는 비트라인을 각각 나타낸다.
다음으로, 도2에 도시한 바와 같이 층간절연막(16)이 노출될 때까지 폴리실리콘막(17)을 화학적 기계적 연마(chemical mechanical polishing) 방법으로 평탄화시켜 콘택홀 내에 폴리실리콘막(17)으로 플러그(plug)를 형성한다.
다음으로, 도3에 도시한 바와 같이 전체 구조 상에 Pt 하부전극(18)을 형성한 다음, Pt 하부전극(18) 상에 SBTN(Sr_x Bi_y (Ta_1-z Nb_z )_2 O_9 )) 강유전체막(19)을 형성한다. Sr_x Bi_y (Ta_1-z Nb_z )_2 O_9에서 x는 0.6 내지 1.0, y는 1.5 내지 2.5, z는 0내지 0.5의 값을 갖는다.
이때, 강유전체막(19)은 스핀-온(spin-on), 스퍼터링(sputter), 화학기상증착법(chemical vapor deposition, CVD), LSMCD (liquid source mixed chemical deposition) 등 다양한 증착 방식을 이용하여 형성한다.
스핀-온 방법으로 SBTN 막을 형성한 경우 RTA 방법으로 핵을 형성하고, 후속 고온 열공정을 실시하여 결정립을 성장한다. 스퍼터링 방법으로 SBTN막을 형성할 경우 조성을 유지하기 위해 상온에서 증착하고, 800℃ 내지 1000℃ 온도에서 10초 내지 20초 동안 RTA를 실시하여 일정 크기의 결정 성장을 이룬 다음, 후속 고온 열공정을 통해 결정립을 성장시킨다. CVD 방법으로 SBTN막을 형성할 경우 Nb의 도핑농도는 20% 내지 30%가 되도록 하고, O_2 , H_2 O ,N_2 O ,H_2 O_2등의 반응소스를 주입하여 플라즈마 활성화 상태에서 형성한다. 이때, 반응에 필요한 열적 에너지(thermal energy)를 얻기 위하여 350℃ 내지 700℃에서 형성하며, 저온에서 핵을 형성하고 후속 고온 열공정을 통해 결정립을 성장시킨다.
다음으로, 도4에 도시한 바와 같이 강유전체막(19) 상에 다양한 증착 방식을 이용하여 Ta-Nb 산화막(20)을 형성한다. Ta-Nb 산화막(20)에서 Ta : Nb의 비는 7:3이 되도록 한다. Ta-Nb 산화막(20)은 스퍼터링, 스핀-온, CVD 또는 PECVD(plasma enhanced chemical vapor deposition) 방법으로 형성한다.
스퍼터링을 이용한 Ta-Nb 산화막(20) 형성의 경우에는 Ta-Nb 타켓을 이용한다. 또한, 스핀-온 방법을 이용하는 경우에는 Ta : Nb = 7:3 비율을 갖는 액체 소오스(liquid source)를 이용하여 형성하며, 액체 소오스 합성시 초기 출발물질인 금속(metal)분말을 용해시키는 옥탄(octane)을 용매로 이용하고, 옥탄으로 형성되는 액체에 함유된 금속 물질의 안정제로 엔-부틸 아세테이트(n-buty1 acetate)를 사용한다. 그리고 CVD 방법을 이용한 Ta-Nb 산화막(20) 형성시에는 300Å 내지 500Å두께의 산화막을 400℃내지 600℃온도에서 O_2 ,N_2 O 가스를 이용하여 증착한다. 또한, PECVD 방법을 이용할 경우에는 350℃ 내지 600℃온도에서 80W 내지 200W의 낮은 전력(power)을 인가하고, N_2 O또는 O_2가스를 사용하여 250Å내지 400Å의 두께의 Nb-Ta 산화막(20)을 형성한다.
이어서, 관상로 열처리 또는 600℃ 내지 1100℃온도에서 RTA를 실시하여 Nb-Ta산화막 구조가 치밀해지도록 한다.
다음으로, 도5에 도시한 바와 같이 Ta-Nb 산화막(20) 상에 Pt 상부전극(21)을 형성하여 MFM(Metal-Ferroelectric-Metal)구조가 이루어지도록 하고, Pt 상부전극(21). Ta-Na 산화막(20), 강유전체막(19) 및 Pt 하부전극(19)을 선택적으로 식각하여 캐패시터 구조를 형성한 후, SiO_2 등으로 보호산화막(capping oxide)(22)을 형성하고, 보호산화막(22)을 선택적으로 식각하여 Pt 상부전극(21)을 노출시킨다. 이어서, Pt 상부전극(21)과 연결되는 금속배선(23)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 상부전극과 강유전체막 사이에 산화막을 형성하여 금속배선의 접착막으로 사용되는 Ti막에서 Ti가 캐패시터의 상부전극을 통하여 강유전체막으로 확산하는 것을 효과적으로 방지할 수 있다. 이에 따라 캐패시터의 안정한 전기적 특성 확보 및 집적화 과정에서 발생되는 특성 열화를 억제할 수 있다.

Claims (7)

  1. 캐패시터 제조 방법에 있어서,
    캐패시터의 하부전극을 형성하는 제1 단계;
    상기 하부전극 상에 Sr_x Bi_y (Ta_1-z Nb_z )_2 O_9(여기서, x는 0.6 내지 1.0, y는 1.5 내지 2.5, z는 0내지 0.5임) 강유전체막을 형성하는 제2 단계;
    후속의 금속배선의 접착막으로 사용되는 Ti막에서 Ti가 캐패시터의 상부전극을 통한 상기 Sr_x Bi_y (Ta_1-z Nb_z )_2 O_9 강유전체막으로의 확산방지를 위한 Ta 및 Nb가 포함된 산화막을 형성하는 제3 단계; 및
    상기 산화막 상에 상부전극을 형성하는 제4 단계
    를 포함하는 캐패시터 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 3 단계 후,
    상기 산화막 구조를 치밀하게 하기 위한 관상 열처리 또는 급속열처리(rapid thermal anneal)를 실시하는 제 5 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제3 단계에서,
    상기 산화막은 Ta : Nb이 7:3의 비로 함유된 것을 특징으로 하는 캐패시터 제조 방법.
  4. 제 3 항에 있어서,
    상기 제 3 단계에서,
    상기 산화막을 스터퍼링(sputtering) 방법으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
  5. 제 3 항에 있어서,
    상기 제 3 단계에서,
    상기 산화막을 옥탄(octance)을 용매로 이용하고, 엔-부틸 아세테이트(n-butyl acetate)를 안정제로 이용한 용액을 형성하여 스핀 온(spin on)방법으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
  6. 제 3 항에 있어서,
    상기 제 3 단계에서,
    상기 산화막을 400℃ 내지 600℃온도에서 O_2 또는 N_2 O 가스를 이용하여 화학기상증착법으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
  7. 제 3 항에 있어서,
    상기 제 3 단계에서,
    상기 산화막을 350℃ 내지 600℃ 온도에서 80W 내지 200W의 전력(power)을 인가하고, N_2 O또는 O_2가스를 사용하여 화학기상증착법으로 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
KR1019980061099A 1998-12-30 1998-12-30 반도체메모리소자의캐패시터제조방법 KR100321714B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980061099A KR100321714B1 (ko) 1998-12-30 1998-12-30 반도체메모리소자의캐패시터제조방법
US09/447,672 US6232133B1 (en) 1998-12-30 1999-11-23 Method for fabricating a capacitor of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061099A KR100321714B1 (ko) 1998-12-30 1998-12-30 반도체메모리소자의캐패시터제조방법

Publications (2)

Publication Number Publication Date
KR20000044600A KR20000044600A (ko) 2000-07-15
KR100321714B1 true KR100321714B1 (ko) 2002-05-09

Family

ID=19567855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061099A KR100321714B1 (ko) 1998-12-30 1998-12-30 반도체메모리소자의캐패시터제조방법

Country Status (2)

Country Link
US (1) US6232133B1 (ko)
KR (1) KR100321714B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505445B1 (ko) * 1999-12-28 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
KR20020049875A (ko) * 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
US6897510B2 (en) * 2003-08-25 2005-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor having a high-dielectric-constant interelectrode insulator and a method of fabrication
KR100671469B1 (ko) * 2004-02-19 2007-01-18 주식회사 바이오쏜 식물재배장치
JP4506975B2 (ja) * 2005-10-05 2010-07-21 セイコーエプソン株式会社 キャパシタおよびその製造方法、強誘電体メモリ装置、アクチュエータ、並びに、液体噴射ヘッド
KR101912282B1 (ko) 2016-08-05 2018-10-29 삼성전기 주식회사 박막 커패시터
US10468187B2 (en) * 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5423285A (en) * 1991-02-25 1995-06-13 Olympus Optical Co., Ltd. Process for fabricating materials for ferroelectric, high dielectric constant, and integrated circuit applications
JP2779443B2 (ja) 1991-11-26 1998-07-23 三菱電機株式会社 半導体装置
US5601869A (en) * 1991-12-13 1997-02-11 Symetrix Corporation Metal polyoxyalkylated precursor solutions in an octane solvent and method of making the same
DE69325614T2 (de) * 1992-05-01 2000-01-13 Texas Instruments Inc Pb/Bi enthaltende Oxide von hohen Dielektrizitätskonstanten unter Verwendung von Perovskiten als Pufferschicht, die keine Pb/Bi enthalten
US5426075A (en) 1994-06-15 1995-06-20 Ramtron International Corporation Method of manufacturing ferroelectric bismuth layered oxides
US5524092A (en) * 1995-02-17 1996-06-04 Park; Jea K. Multilayered ferroelectric-semiconductor memory-device
KR100190111B1 (ko) 1996-11-13 1999-06-01 윤종용 반도체장치의 커패시터 제조방법
JPH10172298A (ja) 1996-12-05 1998-06-26 Mitsubishi Electric Corp 半導体記憶装置
US5790366A (en) * 1996-12-06 1998-08-04 Sharp Kabushiki Kaisha High temperature electrode-barriers for ferroelectric and other capacitor structures
US5807774A (en) * 1996-12-06 1998-09-15 Sharp Kabushiki Kaisha Simple method of fabricating ferroelectric capacitors
JPH10189886A (ja) 1996-12-26 1998-07-21 Sony Corp 誘電体キャパシタおよび強誘電体メモリ
US5902131A (en) 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices

Also Published As

Publication number Publication date
US6232133B1 (en) 2001-05-15
KR20000044600A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100372644B1 (ko) 비 휘발성 반도체 메모리 소자의 캐패시터 제조방법
KR100321714B1 (ko) 반도체메모리소자의캐패시터제조방법
KR20010108778A (ko) 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법
KR100309817B1 (ko) 비휘발성 메모리 소자의 캐패시터 제조 방법
KR100275113B1 (ko) 반도체장치의강유전체캐패시터제조방법
KR100399075B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100324587B1 (ko) 고온 열처리로 인한 전극의 특성 저하를 방지할 수 있는 강유전체 캐패시터 제조 방법
KR100772702B1 (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
KR100333662B1 (ko) 강유전체 캐패시터 제조 방법
KR100362185B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100329760B1 (ko) 확산방지막으로서 니오비움실리콘질화막을 구비하는 강유전체메모리 소자 제조 방법
KR100388465B1 (ko) 루테늄 하부전극을 갖는 강유전체 캐패시터 및 그 형성방법
KR100388467B1 (ko) 반도체 소자의 비스무스-란탄-티타늄 산화막 형성방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100362184B1 (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR100513796B1 (ko) 비스무스계 강유전체막을 구비하는 캐패시터 및 그 제조방법
KR100349693B1 (ko) 강유전체 캐패시터의 형성 방법
KR100390844B1 (ko) 반도체 소자의 강유전체 캐패시터 및 그 형성방법
JP2002124647A (ja) 半導体装置
KR20010061365A (ko) 강유전체막과 상부전극 간의 계면 특성을 향상시킬 수있는 강유전체 캐패시터 및 그 형성 방법
KR19990055182A (ko) 강유전체 캐패시터 형성 방법
KR20000042448A (ko) 비휘발성 메모리 소자의 강유전체 캐패시터 제조 방법
KR20050000898A (ko) 강유전체 메모리 소자의 제조방법
KR20010004371A (ko) 강유전체 캐패시터 제조 방법
KR20030054054A (ko) 강유전체 메모리소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981230

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990504

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981230

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee