[go: up one dir, main page]

KR100321465B1 - 반전기를 위한 주파수 제어방법과 장치 - Google Patents

반전기를 위한 주파수 제어방법과 장치 Download PDF

Info

Publication number
KR100321465B1
KR100321465B1 KR1019940017488A KR19940017488A KR100321465B1 KR 100321465 B1 KR100321465 B1 KR 100321465B1 KR 1019940017488 A KR1019940017488 A KR 1019940017488A KR 19940017488 A KR19940017488 A KR 19940017488A KR 100321465 B1 KR100321465 B1 KR 100321465B1
Authority
KR
South Korea
Prior art keywords
voltage
frequency
inverter
limit value
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019940017488A
Other languages
English (en)
Other versions
KR950004716A (ko
Inventor
엔도쯔네히로
사사끼쯔요시
후지히로시
이시다세이지
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR950004716A publication Critical patent/KR950004716A/ko
Application granted granted Critical
Publication of KR100321465B1 publication Critical patent/KR100321465B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
    • H02P23/20—Controlling the acceleration or deceleration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/10—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers
    • H02H7/12—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers
    • H02H7/122—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for converters; for rectifiers for static converters or rectifiers for inverters, i.e. DC/AC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S706/00—Data processing: artificial intelligence
    • Y10S706/90—Fuzzy logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)
  • Feedback Control In General (AREA)

Abstract

본 발명의 목적은 모터의 주파수 제어에 의한 과전류와 과전압을 막는 차단저항 주파수 제어 반전기를 얻는 것이다. 이것은 제한 값과 검출 값간의 차이와 그들 변화를 입력하는 퍼지 제어기로부터의 출력에서 가속 또는 감속율을 발생하고 제한 값의 부근에서 전류를 유지하는 가속율을 자동적으로 발생하는 제어기와 세트 가속율을 판단하는 정상 가속 부를 가속시에 제공하며, 제한 값의 부근에서 전류와 전압을 유지하는 감속율을 자동적으로 발생하는 제어기와 세트 감속율을 판단하는 정상 감속 부를 감속시에 제공하고, 제한 값의 부근에서 전류를 유지하는 가속 또는 가속율을 유지하는 가속 또는 감속을 자동적으로 결정하는 자동과 정상 동작을 위한 2개의 제어 부분이 동작기에 의해 선택되는 제어 부를 정상 상태 동작에서 제공하는 것을 포함하는 것에 의해 수행된다. 그로인해, 전류 또는 전압에서 변화를 고려하는 차단 저항, 가속 또는 감속율을 세팅 또는 조정하지 않는 가속 또는 감속 동작 능력, 실제적으로 여러가지 목적의 응용을 위해 적합한 선택가능한 자동 또는 정상 가속 또는 감속 동작같은 특징이 제공된다.

Description

반전기를 위한 주파수 제어 방법과 그 장치
본 발명은 가변 속도로 구동되는 전기 모터를 제어하고 구동하기 위한 반전기에 관한 것으로, 더 상세하게는 가속 또는 감속중에 발생하는 과전류와 과전압을 억제하는 것에 의해 반전기를 제어하기 위한 제어 방법과 그 장치에 관한 것이다.
가변 전압과 가변 주파수를 갖는 교류로 직류를 반전하는 반전기의 수단에의한 전기 모터의 가변 속도 동작에서, 속도를 조정하기 위한 시간 세트가 가속 또는 감속 동작하에서 로드의 크기 또는 관성에 관련하여 너무 짧으면, 과전류가 반전기를 통해 흐를 수 있고 특히 감속 동작하에서 로드측 상에 관성 에너지가 때때로 과도의 큰 전압으로 되는 전압을 증가시키기 위해 dc 전압측으로 재발생된다. 이러한 문제를 피하기 위해 종래의 발전기를 사용하는 모든 구동 장치가 실제 개시 동작전에 가속과 감속 주기를 조정하는 것이 실행되었다.
반대로, 일정 주파수의 정상 상태 동작하에서, 로드의 크기가 점차적으로 또는 빠르게 되는 것에 관계없이 오버로드를 발생할 정도로 하는 것이 증가할때 과전류가 발생된다.
가속 또는 감속 시간 또는 로드 변화의 잘못된 세팅으로 인해 발생하는 과전류와 과전압으로부터 반전기를 보호하기 위한 수단으로서, 전류 또는 전압이 제1 제한 값을 초과하면 반전기를 중지시키는 방법이 공지되었다. 이 방법 이외에, 반전기를 중지하지 않고 반전기의 계속적인 동작을 허용하는 다음의 방법이 실행되었다.
즉, 이 방법에 따라, 가속 동작에서, 전류가 전술한 제1 제한 값보다 낮은 제2 전류 제한 값 이상인 동안 주파수의 증가는 중지된다. 또한 감속 동작에서, 전류가 주어진 제2 전류 제한 값 이상이거나 전압이 전술한 제1 전압 제한 값 이하인 동안, 주파수의 증가는 중지된다. 또한 감속 동작에서, 전류가 주어진 제2 전류 제한 값 이상 또는 전압이 전술한 제1 전압 제한 값 이하인 제2 전압 제한 값 이상인 동안, 주파수 감소는 중지된다. 게다가, 정상 동작 모드에서 임의의 오버로드의 보호를 위해, 전류가 제1 제한 값보다 낮은 제2 전류 제한 값 이상인 동안, 주파수는 실제 동작을 개시하기 전에 조정되고 프리세트는 감속율로 감소하게된다. 상기처럼 계속적인 동작을 유지할 수 있는 보호 시스템을 구현하는 이런종류의 제어 장치의 제품의 예로서, 범용의 발전기가 이미 시판되었다.
한편, 다른 보호 시스템으로서, 일본국 특허 출원 공개 제 3-265480호에 기술된 것같은 그러한 시스템이 공지되었다. 이것은 모터가 가속 또는 감속되는 것이 판단될때마다 모터 전류가 선정된 허용가능한 모터 전류 값을 유지하도록 기준 가속의 보정에 의해 구현되는 빠른 가속 또는 감속으로 인한 모터 파괴를 막기 위한 것이다. 보정 방법으로서, 모터 전류의 값과 그것의 허용가능한 값간의 차이 또는 비율을 이용하는 것이 개시되었다.
또 다른 보호 시스템으로서, 모터가 가동하고 있을때 가속율이 낮게되고 모터가 재발생 가동중에 있을때 감속율이 낮게되는 선정된 값 이상인 로딩 전류를 나타내는 ac 모터를 구동하기 위한 반전기 제어기를 나타내는 일본국 특허 출원공개 제 57-135699호에 기술된 것이 공지되었다.
더우기, 일본국 특허 출원 공개 제61-207179호와 제61-207180호에 따르면, 시간의 감속 주기를 제어하기 위해 dc전압과 기준 전압값을 비교하거나 과전류가 검출되는 것으로, ac-dc 변환기의 수단에 의해 반전기로 입력되는 dc 전압을 제어하는 펄스 폭 변조형 발전기를 위한 제어 방법이 개시되어 있다.
그러나, 상기 관련된 종래의 기술에 따르면, 많은 시간이 가속 또는 감속 동작의 시간에서 최적 가속 또는 감속 시간 주기(또는 가속 또는 감속을)의 조정과세팅에서 뿐만 아니라 정상 상태 동작에서 오버로드 보호 가동하에 감속율의 조정과 세팅에서 요구되고, 이것이 번거롭고 많은 시간을 요하는 그러한 문제들이 있다. 게다가, 계속되는 동작을 유지하는 동안 과전류 또는 과전압으로부터 보호하기 위한 보호 방법은 각각의 전류 또는 전압이 제2 전류 제한 값 또는 제2 전압제한 값을 초과한 후에만 개시할수 있기 때문에, 전류와 전압에서 빠른 변화로 인해 제1 제한 값에 도달하는 전류와 전압이 반전기 동작을 중지시킬 수 있다는 문제들이 있다.
본 발명의 제1 목적은 종래 기술에 연관된 가속과 감속 시간 주기의 조정과 세팅에서 요구되는 많은 시간을 요하는 번거로운 동작을 제거하고, 발전기 동작을 중지하기 위해 전류와 전압이 제1 제한 값을 초과하지 못하게 하며, 모터의 가속과 감속 동작을 허용하는 가속 또는 감속 동작율이 자동적으로 발생할 수 있는 방법과 장치를 제공하는 것이다.
본 발명의 제2 목적은 가속 또는 감속 시간 주기의 잘못된 세팅으로 인해 전류와 전압의 빠른 변화가 발생하더라도 반전기가 이것의 동작을 중지하지 않도록 특정한 시간 주기에 상응하는 가속 또는 감속을 세트를 자동적으로 보정할 수 있는 방법과 장치를 제공하는 것이다.
본 발명의 제3 목적은 로드의 빠른 증가가 있더라도 감속율의 번거로운 세팅의 필요없이, 그리고 반전기의 중지없이 감속 보호를 구현하기 위해 적합한 감속율을 자동적으로 결정할수 있는 오버로드로부터 반전기를 보호하기 위한 방법과 장치를 제공하는 것이다.
나아가, 본 발명의 제4 목적은 상기 기술된 본 발명의 제1 목적에 따른 가속 또는 감속율의 자동 발생과 본 발명의 상기 제2 목적에 따른 가속 또는 감속 시간주기의 세팅에 따른 동작중의 하나를 임의로 선택할 수 있는 장치, 또는 상기 본 발명의 제3 목적에 따라서 감소율의 자동적인 발생에 의해 그리고 감소율의 종래기술의 세팅에 의한 오버로드 보호중의 하나를 임의로 선택할 수 있는 장치를 제공하는 것이다.
[문제를 해결하기 위한 수단]
(1) 전술한 복수의 목적을 실현하기 위해, 검출 전류 또는 전압값과 그것에 대응하는 제한 값간의 차이와 차이의 변화량과 같은 2개의 양을 입력하고 반전기의 최적의 주파수 제어를 실현하기 위해 적용하는 가속 또는 감속을 또는 세트 가속 또는 감속율의 발생된 양을 위한 보정의 양을 출력하는 퍼지 제어 유니트를 제공하는 원리가 본발명에서 고찰된다.
(2) 본 발명의 제1 목적은 입력 데이타로서 전류 제한 값과 검출된 전류 값 간의 차이와, 그 변화량을 입력하는 퍼지 제어 유니트로부터의 출력에 의존하여 가속동작하에, 가속율이 전류가 전류 제한 값의 부근에서 유지되도록 조정되고, 입력데이타로서 전류 제한 값과 검출된 전류 값 간의 차와 그 변화량을 입력하는 제1 퍼지 제어 유니트와, 입력 데이타로서 전압 제한 값과 검술된 전압 값간의 차와, 그 차이의 변화량을 입력하는 제2 퍼지 제어 유니트로부터의 조합된 출력에 의존하여 감속 동작하에서, 감속율은 그 전압이 전압 제한 값이하로 유지되고 그 전류가 전류 제한 부근에서 유지되도록 조정되는 그러한 장치를 제공함으로써 달성된다.
(3) 본 발명의 제2 목적은 세트 가속율에서 가속되는 동안 전류가 전류 제한 값의 부근으로 상승하는 것 같을때, 보정이 전류 제한 값과 검출 전류 값간의 차이와 그 변화량을 입력으로서 수신하는 퍼지 제어 유니트로부터의 출력에 의존하여 세트 가속율에 주어져 전류가 전류 제한 값 부근 또는 그 이하로 유지될 수 있고, 반대로 전압이 세트 감속율로 감속되는 동안 전압 제한 값을 초과할 것 같을때, 보정이 전압 제한 값과 검출 전압 값간의 차와 그 변화량을 입력으로서 수신하는 퍼지 제어 유니트로부터의 출력에 의존하여 세트 감속율에 주어져 전압이 전류 제한 값 부근과 그 이하로 유지될 수 있고, 상기 이외에, 전류가 전류 제한 값 부근으로 상승할 것 같을때, 다른 보정이 전류 제한 값과 검출 전류 값간의 차와 그 변화량을 입력으로서 수신하는 퍼지 제어기 유니트로부터의 출력에 의존하여 갱신 데이타를 생성하도록 세트 감속율에 더해지는 그러한 장치를 제공함으로써 달성된다.
(4) 본 발명의 제3 목적은 전류가 정상 상태 가동시 전류 제한 값을 초과하도록 증가할 것 같을때, 최적 갱신 가속/감속율이 전류 제한 값과 검출 전류 간의 차이와 그 변화량을 입력으로서 입력하는 퍼지 제어기로부터의 출력에 응답하여 발생되어 전류가 전류 제한 값 부근에 유지되므로써 그에 따른 감속 또는 가속이 실행될 수 있는 방식으로 달성될 수 있다.
(5) 게다가, 본 발명의 제4 목적은 본 발명의 상기 제1 목적을 달성하기 위해 적용된 가속/감속 수단, 본 발명의 제2 목적을 달성하기 위해 적용된 다른 가속/감속 수단, 가속/감속 모드를 세팅하기 위한 세팅 수단, 및 동작기에 의한 가속/감속 모드 세팅 수단에의 세트 모드 기준 입력에 응답하여 상기 2개의 가속/감속 수단으로부터 선택하기 위한 가속/감속 선택 수단인 이러한 장치를 제공하는 것에의해 달성될 수도 있다. 그밖에, 이것은 본 발명의 상기 제3목적을 달성하기 위해 적용되는 오버로드 보호 수단, 감속율을 세트하는 종래 기술의 오버로드 보호수단, 오버로드 보호 모드 세팅 수단 및 동작기가 오버로드 보호 모드 세팅 수단에 입력하는 세트 모드에 응답하여 전술한 2개의 오버로드 보호 수단중에 선택된 하나를 위한 오버로드 보호 선택 수단을 제공하는 것에 의해 또한 달성될 수도 있다.
[동 작]
본 발명에 따른 퍼지 제어 유니트는 전류 또는 전압과 그것의 제한 값간의 특정한 거리에 따른 주파수를 위한 증가량 또는 감소량과 전류 또는 전압이 대응하는 제한 값의 부근 또는 그 것 보다 적은 것에서 유지되도록 하는 접근율을 결정하기 위해 적용된다. 따라서, 주파수가 전류 또는 전압의 차이 양을 포함하는 정보를 기초로 하여 결정할 수 있기 때문에, 예상 주파수 제어를 수행하는 것이 가능하게 되어 이들이 반전기가 중지되어야 하는 제1 제한 값에 도달하기 전에 전류 또는 전압이 제2 제한 값의 부근 및 이하에서 유지될 수 있게 된다.
본 발명은 첨부 도면을 참조하여 본 발명의 양호한 실시예에의 기술에 의해 상세하게 기술될 것이다.
(하드웨어 구조)
(1) 제2도는 본 발명의 실시예의 반전기 장치를 예시한 개략 블럭도이다. 삼상 ac 소스(1)는 가변 전압, 가변 주파수 상상 ac 전압이 유도 모터(5)를 구동하기위해 생성되는 상상 PWM 제어형 반전기(4)에 공급되는 dc 전압을 평활 캐패시터(C)에 관련하여 생성하는 변환기(2)에 전력을 공급한다. 게다가, 감속의 시간에서 과잉 전압이 재발생 에너지로 인해 ds 전압측에 재발생되는 것을 막기 위해서, 브레이크 회로(3)는 이러한 재발생 에너지를 소모하기 위해 제공된다.
(2) 제어 유니트(9)는 마이크로컴퓨터와 DSP 같은 소프트웨어를 주로 포함하는 본 발명의 반전기 장치의 기본적인 주요 소자이다. 제어 유니트(9)의 주변에서, 전압 검출 유니트(7), 모터 전류 검출 유니트(8), 구동 회로(6) 및 동작기(10)이 결합되어 있다.
전압 검출 유니트(7)은 반전기(4)로 입력된 dc전압을 검출하고 제어기(9)에서 전압프로세싱 유니트(97)로이것을 전송한다. 그 다음에 전압프로세싱 유니트(97)은 검출 dc전압에 비례하는 전압 검출 값(ED)를 생성한다.
게다가, 유도 모터(5)의 권선을 통해 흐르는 모터 전류를 표시하는 정보는 제어기(9)에서 전류 프로세싱 유니트(96)으로 모터 전류 검출 유니트(8)을 통해 전송된다. 그 다음에 전류 프로세싱 유니트(96)은 검출 모터 전류에 비례하는 전류 검출 값(IM)을 생성한다.
동작기(10)은 여러가지 파라메타와 동작 모드의 세팅이 입력되는 이 반전기 장치를 위한 I/O 장치이고, 반전기 장치에서 관련된 정보가 여기에 디스플레이된다. 동작기(10)을 통하는 동작 데이타 입력은 제이기(9)에서 인터페이스 유니트(91)을 통해 파라메타 모드 세팅 유니트(92)로 전송된다.
반대로, 구동 회로(6)은 제어기(9)내에서 PWM 신호 발생기 유니트(95)로부터의 신호에 응답하여 발전기(4)를 구성하는 스위칭 소자를 구동하도록 적용된다.
(3) 제어기(9)내에서 가속/감속 제어 유니트(93)은 전술한 검출 전압 값(ED), 여러가지 세트 데이타뿐만 아니라 검출 전류 값(IM)과 파라메타/모드 세팅 유니트(92)로부터의 모드 데이타가 들어가고 기준 주파수(f1)을 출력하는 본 발명의 주요 소자이다. 이 기준 주파수(f1)에 응답하여, 전압/주파수 제어 유니트(94)는 바람직한 PWM 제어에 필요한 적당한 시간 데이타를 생성하여, 반전기(4)로부터의 실제 출력 전압이 양호한 전압 값과 주파수가 될수 있어서, 이렇게 생성된 시간데이타에 따라 적당한 PWM 신호는 상기 PWM 신호 발생 유니트(95)에서 발생된다.
게다가, 보호 프로세싱 유니트(98)은 검출 전류 값(IM) 또는 검출 전압 값(ED)가 그것의 제1 제한 값을 초과할 때, 발전기(4)를 중지하거나 검출 전압 값이 제3 제한 값을 초과할 때 브레이크(3)을 동작시키도록 프로세싱을 실행한다.
{2. 가속/감속 제어 유니트}
[2.1 가속/감속 제어 유니트의 구성]
(1) 제1도를 참조하여, 본 발명을 구현하기 위한 기본 소자인 가속/감속 제어 유니트(93)의 개략적인 제어 장치는 이하에 기술될 것이다. 제1도에, 소프트웨어에 의해 실현될 작업의 내용은 하드웨어의 화상에 나타낸다.
이 가속/감속 제어 유니트(93)은 가속 제어 유니트(931), 감속 제어 유니트(932) 및 정상 상태 제어 유니트(933)의 3개의 제어 부유니트를 원칙적으로 포함한다. 이들 3개의 제어 유니트간의 스위칭은 파라메타/모드 세팅 유니트(92)로부터의 세트 주파수(fr)과 가속/감속 제어 유니트(93)으로부터의 기준 주파수(f1)간의 크고 작은 관계에 대해 또한 오버로드가 후에 기술될 오버로드 판단유니트(935)에 의해 존재하는지 여부를 판단하는 결과로부터 스위치의 위치를 결정하는 가속/감속 판단 유니트(934)와 관련하여 스위치(SW3)에 의해 실행된다.
(2) 가속 제어 유니트(931)은 피지 보호 부분(931a)과 퍼지 자동 가속 부분(93lb)를 갖는 정상 가속 부분을 구비하고 있다. 또한, 감속 제어 유니트(932)는 퍼지 보호 부분(932a)과 퍼지 자동 감속 부분(932b)를 갖는 정상 감속 부분을 구비하고 있다. 게다가, 정상 상태 제어 유니트(933)은 정상 일정 속도 동작 부분(9331)와 오버로드 동작 부분(9332)을 구비하고 있고, 동작(9331과 9332)의 2개의 모드는 스위치(SW4)에 의해 이들간에 스위치된다. 스위치(SW4)의 동작을 결정하는 것은 전류 제한 값과 검출 전류 값(IM)이 입력되는 오버로드 판단 유니트(935)이다. 나아가 상기 오버로드 동작 부분(9332)는 감속 세팅 오버로드 제어 부분(9332a)와 퍼지 자동 오버로드 제어 부분(9332b)을 구비하고 있다.
(3) 상기의 2개중의 하나를 포함하는 3 종류의 조합이 고려된다. 즉, 93la와 931b의 조합, 932a와 932b의 조합 및 9332a와 9332b의 조합인데, 전자의 2개의 조합은 스위치(SW1)에 의해 스위치되도록 배열되고 후자의 조합은 스위치(SW2)에 의해 스위치되도록 배열된다. 그다음에, 이 2개의 스위치(SW1과 SW2)의 동작은 동작기 콘솔(10)을 통하고 인터페이스 유니트(91)과 파라메타/모드 세팅 유니트(92)를 통하여 동작기에 의해 특정 모드 입력에 따라서 결정된다. 즉, 상기 3개의 조합의 각각에서, 2개 중의 하는 동작기에 의해 선택된다.
(4) 제1도를 참조하여, 세트 가속율( Δfa*), 세트 감속율( Δfd*) 및 오버로드 세트 감속율( Δfd。*) 같은 것으로 표시되어 각 제어 유니트로 입력되는 각 입력 데이타는 전술한 세트 주파수(fr)와 마찬가지로 동작기에 의해 세트된 것으로 동작기 콘솔(10)으로부터 얻어진 데이타이다. 게다가, 가속 시간에서 가속 전류 제한값(I1imA), 감속 시간에서 감속 전류 제한 값(I1imD), 및 전압 제한 값(V1im)은 같은 방식으로 세트된다고 가정된다. 반대로, 검출 전류 값(IM)과 검출 전압 값(ED)는 상기 기술된 것처럼 각각 전류 프로세싱 유니트(96)와 전압 프로세싱 유니트(97)으로부터의 입력 데이타이다.
(2.2 가속 제어 유니트(931)의 동작의 개요)
(1) 가속 제어 유니트(931)은 세트 주파수(fr)이 기준 주파수(f1)보다 클때, 실행을 위해 SW3에 의해 선택된다(그러나 오버로드 제어를 실행할때 반드시 적용되는 것은 아님). 그다음에, 적당한 가속율은 검출 전류 값(IM)이 전류 제한 값(I1imA)의 부근 또는 이상으로 상승하지 않도록 결정되고 그것에 의해 가속이 결정된 가속율에서 수행된다.
예를들면, 검출 전류 값(IM)이 세트 가속율( Δfa*)에서 가속되는 동안 전류제한 값(I1imA)을 초과하는 것 같을때, 한편으로 퍼지 보호 부분(931a)를 갖는 정상 가속 유니트는 검출 전류 값이 전류 제한 값의 부근 또는 이하에서 유지되도록 세트 가속율( Δfa*)을 보정하기 위해 적용된다. 다른 한편으로, 퍼지 자동 가속 유니트(93lb)는 검출 전류 값(IM)이 전류 제한 값(I1imA)의 부근에서 유지되는 것을 보장하는 적당한 가속율을 자동적으로 생성한다.
(2.3 감속 제어 유니트(932)의 동작의 개요)
(1) 감속 제어 유니트(932)는 세트 주파수(fr)이 기준 주파수(f1)보다 작을때 실행을 위해 SW3에 의해 선택된다. 그다음에, 적당한 감속율은 검출 전류 값(IM)이 전류 제한 값의 부근 또는 이상으로 상승하지 않고 검출 전압 값(ED)가 전압 제한값(V1im)의 부근을 초과하지 않도록 결정된다.
(2) 여기서, 세트 감속율( Δfd*)에서 감속되는 동안, 검출 전류 값(IM)이 전류제한 값(I1imD)을 초과하는 것 같을때, 또는 검출 전알 값(ED)이 전압 제한 값(V1im)을 초과하는 것 같을때, 한편으로 정상 감속 유니트(932a)에 제공되는 퍼지보호는 전류와 전압의 검출 값이 이것들의 부근 또는 이하에서 유지되도록 세트 감속율( Δfd*)를 보정하기 위해 적용된다. 다른 한편으로 퍼지 자동 가속/감속 유니트는 검출 전압 값(ED)가 사실상 전압 제한 값(V1im)의 이하에 있을때 검출전류 값(IM)이 전류 제한 값(I1imD)의 부근에서 유지될 수 있고 나아가 검출 전압값(ED)가 전압 제한 값을 초과하지 않거나 그것의 부근에서 유지되도록 감속율을 자동적으로 발생한다.
(2.4 과전압 동작 유니트(9332)의 동작의 개요)
(1) 세트 주파수(fr)이 기준 주파수(f1)과 같다고 판단될때, 정상 상태 제어 유니트(933)은 스위치(SW3)을 통하여 선택되고 또는 그것이 같지 않을때 조차도 오버로드 조건이 오버로드 판단 유니트(935)에 의해 제공되는 것이 판단된다. 게다가, 정상 상태 제어 유니트(933) 내부에 오버로드 조건의 존재시에, 오버로드 가동 제어 부분(9332)는 실행을 위해 스위치(SW4)를 통하여 선택된다.
(2) 9332에서 한쌍의 제어기중에 하나인 감속율 세팅 오버로드 제어(9332a)는 오버로드 조건을 제공하는 것이 판단되는 동안 오버로드 세트 감속율( Δf。*)에서 감속 동작을 수행한다. 반대로 퍼지 자동 오버로드 제어(9332b)는 전류 제한 값(IM)이 가속 및 감속 동작을 실행하는 것에 의해 오버로드 전류 제한 값(I1imO)의 부근에서 유지되도록 적당한 감속 및 가속율을 자동적으로 생성한다.
(2.5 가속 및 감속 제어 유니트에서의 각 제어 부분의 스위칭 동작}
상기 기술된 것에서, 가속 및 감속 제어 유니트(931)은 복수의 제어 유니트와 부분들로 구성되는데, 따라서 이들중 어느 하나는 동작기에 의한 세팅에 따라 실행되도록 선택되고, 또는 각각의 시간 존에 상응하는 검출 전류 및 전압 값에 응 답한다. 이 제어 유니트들의 실행을 위한 각 조건은 제3도의 상태 전이 도면을 참조하여 기술될 것이다.
제3도에서 각각의 숫자의 끝에 부가된 기호(S)는 제1도에서 도시된 특정한 제어 유니트에 의해 실현될 특정한 상태를 표시하고, 마찬가지로 기호(M)은 선택가능한 동작의 특정 모드를 표시한다.
[일정한 속도 모드로부터 전이]
(1) 모터가 일정 속도 모드(933M)에 있다고 가정한다. 이 모드에서, 세트 주파수(fr)이 기준 주파수(f1)보다 작게 세트될때, 모드는 정상 상태에 있는지 아니면 오버로드 상태인지에 관계없이 감속 모드(932M)로 쉬프트된다. 이 일정 속도 모드와 기준 주파수(f1)이 세트 주파수(fr)과 같은 특정한 경우의 정상 상태(9331S)에서, 세트 주파수(fr)이 기준 주파수(f1)보다 큰 값으로 세트될때, 모드는 가속모드(931M)로 쉬프트한다. 게다가, 정상 상태(9331S)동안, 검출 전류 값(IM)이 오버로드 전류 제한 값(i1imO)의 경계를 초과하는 것 같을때, 모드는 같은 일정속도 모드에서 오버로드 상태(9332S)로 쉬프트된다.
(2) 그다음에, 오버로드 상태(9332S)에서, 감속율 세팅 오버로드 제어 유니트(9332a)가 선택되어 오버로드 감속 상태(9332aS)가 있다고 가정한다. 이러한 조건하에, 검출 전류 값(IM)이 오버로드 전류 제한 값(I1imO)의 부근 및 이하이고, 세트 주파수(fr)이 기준 주파수(f1)보다 크면, 모드는 가속 모드(931M)로 쉬프트되고, 주파수들이 같으면, 모드는 정상상태로 복귀된다.
반대로, 같은 오버로드 상태(9332S)에서, 퍼지 오버로드 제어 유니트(9332b)가 선택되어 오버로드 가속/감속 상태(9332bS)가 있다고 가정한다.
이 경우에, 오버로드 가속 상태의 조건하에, 가속 모드 또는 정상 상태 모드로 쉬프트되는지의 상태 천이는 정상 상태(9331S)에서 현재 상태로 쉬프트하는 시간에 쉬프팅의 저장된 오버로드 제어의 온세트시의 오버로드 제어 온세트 기준 주파수(fl。0), 세트 주파수(fr)과 기준 주파수(f1)을 3개의 관련된 주파수간의 상호길계에 따라 결정된다. 즉, 정상 상태로 복귀하기 위한 조건은 오버로드 가속가동에서 중가하는 기준 주파수가 주파수가 작아지는 어느 주파수든지 오버로드의 온세트시의 오버로드 온세트 기준 주파수(f1。O)와 세트 주파수(fr) 중의 하나와 같을때이다. 반대로, 가속 모드로의 천이 조건은 같은 오버로드 가속 가동에서, 세트 주파수(fr)이 오버로드 제어 온세트 기준 주파수(f1。0)보다 크게된다.
(3) 상기 기술된 퍼지 오버로드 제어 상태(9332bS)로부터 천이의 국면은 기준 주파수(fr)에 대한 시간의 함수으로서 제4도에 도시된다. 제4(a)도, 제4(b)도, 및 제4(c)도를 참조하여, 각각의 상태는 오버로드 감속 상태를 가정하여 t= tO에서 정상 상태(9331S)로부터 퍼지 오버로드 제어 상태(9332bS)로 쉬프트되어 각각의 기준 주파수가 검출 전류 값(IM)이 오버로드 전류 제한 값(IlimO)의 부근에서 유지될수도 있도록 점차적으로 감소된다. 그다음에, 로드가 감소되기 때문에 각각의 검출 전류 값(IM)이 감소중에 있을때 상태는 t=t1에서 오버로드 가속 상태로 쉬프트되어 기준 주파수(f1)이 검출 전류 값(IM)이 전류 제한 값(IlimO)의 부근에서 유지되도록 점차적으로 증가된다.
이제, t=t2에서, 오버로드 제어 온세트 기준 주파수(fl。0)와 세트 주파수(fr)간의 크고 작은 관계에 의존하여, (a) 내지 (c)의 3가지 다른 경우중의 한가지가 선택된다. 즉, (a)의 경우에서, 세트 주파수(fr)은 오버로드 제어 동작동안 변하지 않고 오버로드 제어 온세트 기준 주파수(f1。0)와 같게 유지되어, 기준 주파수(f1)이 같게 유지되는 이들 2개의 주파수와 같게 될때, 상태는 정상 상태(9331S)로 복귀된다. 제4b도는 세트 주파수(fr)이 오버로드 제어 온세트 주파수(f1。0)보다 작게 변하여 기준 주파수(f1)이 이 변화된 세트 주파수(fr)과 같게될때, 상태가 정상 상태(9331S)로 복귀되는 경우를 표시한다. 그다음에, 세트 주파수(fr)이 오버로드 제어 온세트 기준 주파수(f1。0)보다 크게 변하는 제4(c)도의 경우에, 상태는 세트 주파수(fr)의 변화의 검출시 즉시 가속 모드(931M)로 쉬프트된다.
[가속 모드로부터의 천이]
그 다음에, 가속 모드(931M)에서, 퍼지 보호 제공 정상 가속 제어(931a) 또는 퍼지 자동 가속 제어(931b)중의 하나에 의해 실현된 가속상태(93laS 또는 931bS)중의 하나가 존재하는 것을 가정한다. 이러한 가속 상태하에, 기준 주파수 (f1)이 세트 주파수(fr)과 같게 될때, 모드는 일정 속도 모드로 쉬프트된다. 반대로, 세트 주파수(fr)이 기준 주파수(f1)보다 작게 될때, 모드는 감속 모드(932M)으로 쉬프트된다.
[감속 모드로부터의 천이]
게다가, 감속 모드(932M)에서, 퍼지 보호 제공 정상 감속 제어(932a) 또는 퍼지 자동 감속 제어(932b)중의 하나에 의해 실현될 감속 상태(932aS 또는 932bS)중의 하나가 존재하는 것을 가정한다. 이러한 감속 상태하에, 기준 주파수(f1)이 세트 주파수(fr)과 같게될때, 모드는 일정 속도 모드로 쉬프트된다. 반대로, 세트 주파수(fr)이 기준 주파수(f1)보다 크게 될때, 모드는 가속 모드(931)으로 쉬프트된다.
(2.6 제1과 제2 전류 제한 값의 관계와 제1 내지 제3 전방 제한 값의 관계)
제1도를 참조하여, 여기에 도시된 여러가지 종류의 제한 값, 즉, 가속 시간전류 제한 값(IlimA), 감속 시간 전류 제한 값(IlimD), 오버로드 전류 제한 값(IlimO) 및 전압 제한 값(Vlim)은 모두 중지없는 반전기의 계속적인 동작을 보증하기 위해 특정된 각각의 특정 제한 값이고, 각각 여기에 정의된 이 제2 제한 값이외에, 전류 또는 전압이 반전기가 동작을 중지하도록하는 점을 초과하는 때의 제2 제한 값으로서 정의된다. 제1 전류 또는 전압 제한 값이 또는 이것이 초과될때 브레이크(3)을 동작시키게 하는 제3 전압 제한 값이 또한 정의 된다. 이 제한 값과 이것의 크고 작은 관계는 제5도에 더 상세하게 기술될 것이다.
제5(a)도는 각각의 제한 값들을 상술한다. 본 발명의 실시예에 따라, 100%로 지정될 반전기의 정격 전류에 관하여, 제1 전류 제한 값이 200%에서 세트되고, 제2 전류 제한 값이 40% 내지 150%의 범위에서 제1 전류 제한 값 이하로 세트되는 것이 바람직하다. 게다가, 제5(b)도는 각각의 전압제한 값을 표시한다. 본 발명의 실시예에 따라, 제1 전압 제한 값은 양호하게는 400V로 세트되었고, 마찬가지로 제3 전압 제한 값은 350V로 그리고 제2 전압 제한 값은 상기 2개의 제한 값사이의 380V로 세트되었다.
(4. 퍼지 제어 지원 5개의 제어 유니트를 통한 공통 아이템)
본 발명에서, 퍼지 제어가 각각 퍼지 제공 정상 가속 제어 유니트(93la), 퍼지 자동 가속 제어 유니트(93lb), 퍼지 보호 제공 정상 감속(932a), 퍼지 자동 감속 제어 유니트(932b) 및 퍼지 오버로드 제어 유니트(9332b)에 적용되었다. 이들제어 유니트에 사용된 퍼지 제어 유니트(FZYB)를 통해 관련된 공통 아이템은 제6도 내지 제9도를 참조하여 기술될 것이다.
(4.1 퍼지 제어 유니트의 내용)
[퍼지 제어 유니트의 구성과 그 주변장치]
제6도는 퍼지 제어 유니트(FZYB)의 구성과 이것의 입력측을 도시한다. 이 퍼지 제어 유니트(FZYB)에 입력으로서 거리(FD)와 속도(FS)가 있고, 출력으로서 가속/감속을 같은 기준 주파수(f1)에 관련된 양(FO)가 있다.
거리(FD)는 제한 값으로부터 검출된 전압 또는 전류 값의 편차를 참조한다. 한편, 속도((FS)는 후에 기술될 방법으로 속도 프로세싱 유니트(FSPD)에 의한 거리(FD)상의 각각의 시간 분할에서 복수의 샘플링으로 취해진 값의 차이를 기초로 하여 계산된다. 그다음에, 이 차이에 의해서 제한 값에 접근하는 검출 값에 대한 접근 속도를 나타낸다. 예로서, 이 차이는 아날로그 회로에 의해 실현될 연속 제어 시스템에서의 시간차에 상응한다.
퍼지 제어 유니트(FZYB)내부에, 입력측 상에 거리 프리스케일 유니트(FPSD)와 속도 프리스케일 유니트(FPSS)가 배치되고, 출력측상에 포스트케일 유니트(FPSO)가 배치되며, 이들간에 기본 산술 프로세싱 유니트(FCOR)가 있다. 2개의 프리스케일 유니트(FPSD와 FPSS) 각각은 기본 산술 프로세싱 유니트(FCOR)로 입력되도록 O에서 15까지 표준화된 수로 거리 또는 속도론 변환하고, 출력 포스트스케일 유니트(FPSO)는 주파수에 관련하여 상응하는 양으로 O에서 l5까지 표준화된 수에 주어진 각 값을 차례로 변환한다.
기본 산술 프로세싱 유니트(FCOR)은 퍼지 프로세싱 기술로서 이미 공지된 최소-최대 무게 중심 프로세싱을 실행하는 산술 프로세싱 유니트(FOPR)와 이후의 4개의 다른 표, 즉, 거리 입력, 멤버쉽 함수 표(FDMT), 속도 입력 멤버쉽 함수 표(FSMT), 를 표(FRUT) 및 출력 멤버쉽 함수 표(FOMT)를 포함한다.
[속도 계산 방법]
속도 프로세싱 유니트(FSPD)에서 실행될 속도(FS)는 다음의 식(1)에 의해 계산된다.
FSn = ((FDn)-(FDn-2)+ (FDn-1)-(FDn-3))/(4Ts) 식(1)
상기 식(1)의 의미는 제7도를 참조하여 기술될 것이다. 시간의 함수로서의 거리의 변화가 제7도에 도시된다. 실제적인 변화를 표시하는 실선 곡선상에, 식(1)에서 같은 기호 데이타에 각각 상응하는 각각의 거리 데이타(FDn, FDn-1, FDn-2 및 FDn-3)가 원으로 도시된다. 즉, 시간(Ts)의 각각의 4개의 샘플링 점에서 각각의 거리 즉, nTs 내지 (n-3)Ts는 각각 FDn 내지 FDn-3에 대응한다. 그다음에, 속도(FSn)은 도면에 도시된 2개의 점선의 2개의 경사의 평균으로서 상기 식에 의해 계산되는데, 하나는 현재의 샘플링으로 취해진 거리(FDN)과 선행 또는 제 2 선행 샘플링 전에 취해진 거리(FDn-2)간에 그려진 것이고 다른 하나는 선행 샘플링에서 취해진 거리(FDn-1)과 제2 선행 또는 제3 선행 샘플링 전에 취해진 거리(FDn-3)간에 같은 방법으로 그려진 것이다.
[표의 내용]
그 다음에, 제8도의 예에 의해, 4개의 표의 내용이 상세하게 기술될 것이다.
제8도에서, 그것의 하부상에 기호(PL, PS, ZE, ,NS, NL )로 표시되는 5개의 다른 속도 입력 멤버쉽 함수, 그밖에 그것의 좌측상에 5개의 다른 거리 입력 멤버쉽 함수, 및 또한 그밖에 그것의 상부상에 5개의 다른 출력 멤버쉽 함수을 갖는 도면의 중앙에 룰 표가 도시된다. 그다음에, 거리 입력, 속도 입력 및 출력의 멤버쉽 함수의 이 3개의 세트는 각각 FDMT FSMT, 및 FOMT를 구성하는 상응하는 표명하에 표로된다. 여기서, 퍼지 자동 가속 유니트(931b)와 퍼지 자동 감속 유니트(932b)의 내부의 퍼지 프로세싱 유니트의 거리에 관하여, 6개의 함수가 NLL에 부가하여 제공된다.
[룰 표현과 멤버쉽 함수]
0번에서 24번까지 25개의 블럭을 갖는, 제8도에 도시된 룰표에서, 각각의 블럭은 가속/감속 제어 유니트(93)에 의해 실행될 각각 5개의 퍼지 계산을 위한 5개의 다른 출력 멤버쉽 함수들(PL, PS, ZE. NS, 및 NL)중의 하나를 정의한다. 게다가, 후에 기술될 각각의 제어 유니트에 관한 세부적으로 기술될 퍼지 자동 가속 유니트(931b)와 퍼지 자동 감속 유니트(932b)의 내부로 퍼지 컴퓨팅 유니트를 위한 30개의 룰이 제공된다.
한편, 멤버쉽 함수은 0에서 3까지 4개의 레벨을 갖는 것으로 나타난다.
(4.2 피지 제어 유니트를 실행하기 위한 조건)
제9도를 참조하여, 이들이 속하는 각각의 제어 유니트에 상응하는 작업을 실행하는 5개의 다른 퍼지 제어 유니트를 위한 5개의 다른 조건이 도시된다.
(1) 퍼지 자동 가속 유니트의 실행동안, 퍼지 자동 감속 유니트와 퍼지 자동오버로드 제어 유니트, 이것을 구성하는 퍼지 제어 유니트(FZYB)는 항상 실행된다.
(2) 퍼지 보호 제공 정상 가속 유니트와 퍼지 보호 제공 정상 감속 유니트의 나머지 부분에서, 그들의 2개의 퍼지 제어 유니트(FZYB)는 이들이 속하는 제어 유니트의 조건으로서 루틴으로부터 완료 또는 종료되기 위한 같은 조건을 갖는다. 반대로, 실행할 수 있기 위한 개시 조건은 거리가 0보다 적거나 0보다 적을 것 같을 때이다. 즉, 검출 값이 이미 제한 값 이상이거나 또는 이후 k번째 샘플링에서 검출될 예상값이 제한 값보다 크게 되는 것으로 예상될 때이다.
(3) k번째 샘플링 후에 예상된 거리 값(FDn+k)는 다음의 식에 의해 계산된다.
제10도는 제7도에 부가하여 도시된 변화의 4점의 평균선을 사용한 예를 도시한다. 즉, 식(1)에 의해 n번째 샘플링의 시간에서 계산된 속도(FSn)의 경사에서, 거리가 k번째 샘플링 후에까지 변화할 것이라고 가정함으로써 kTs의 시간 주기후의 예상거리는 식(2)에 의해 계산된다. 예로서, 같은 도면에서, 실행 조건을 설정하기 위한 예는 k=2인 가정에 의해 예시되고, 검출 값은 그 제한 값을 초과하게되어, 예상된 거리는 양이 될 것이다.
(5. 각 제어 유니트의 상세한 설명)
본 발명에 퍼지 제어를 적용하는 퍼지 보호 정상 가속 유니트(931a), 퍼지보호 자동 가속 유니트(921b), 퍼지 보호 정상 감속 유니트(932a), 퍼지 자동 감속 유니트(932b)및 퍼지 오버로드 제어 유니트(9332b)를 포함하는 각 5개의 제어 유니트는 이후에 상세하게 기술될 것이다.
(5.1 퍼지 보호 제공 정상 감속)
(제어 아키텍처 )
퍼지 보호 제공 또는 퍼지 보호 정상 가속 유니트(93la)는 중앙 부분과 그것의 주변의 연관된 다른부분에서 제6도에 기술된 퍼지 제어 유니트(FZYB1a)를 갖는 제11도에 도시된 장치를 갖는다. 이 퍼지 제어 유니트로의 입력은 가속동안 검출전류 값(IM)과 전류 제한 값(IlimA)간의 거리(FD1a)와 제7도를 참조하여 기술된 방법으로 생성된 속도 프로세싱 유니트(FSPD1a)로부터의 속도(FS1a)를 포함한다. 상기와 같은 입력을 사용하여, 퍼지 실행 판단 유니트(931a2)는 제9도와 제10도에 이미 기술된 실행 조건을 결정하는 판단 프로세싱을 실행한다. 그러나, 제11도에서, 이 퍼지 제어 유니트(FZYB1a)의 실행은 다음의 예로서 나타난다.
퍼지 제어 유니트(FZYB1a)가 실행되지 않으면, 가상 기준 주파수(f1SU)는 실제 기준 주파수(f1)로서 선택된다. 이 (f1SU)는 다음의 식(3)에 따라 적분기(931a7)에서 세트가속율( Δfa*)를 적분하는 것에 의해 얻어진다. 실행 조건이 설정될때, 스위치(SW1a)는 퍼지 실행 판단 유니트(931a2)로부터의 출력에 응답하여 제11도에 도시된 것처럼 스위치되므로, 퍼지 제어 유니트(FZYB1a)를 통해 생성된 퍼지 기준 주파수(f1F)는 기준 주파수(f1)로서 선택된다.
그다음의 i번째 샘플링에서 샘플된 값은 각 기호의 종단에 부가하여 (i)로도시된다.
여기서 f1SU는 적분기(931a7)의 출력이다.
(기준 주파수의 식)
게다가 퍼지 제어 유니트(FZYB1a)로부터의 출력(FO1a)는 다음의 식(4) 내지 식(6)에 따라서, 퍼지 기준 주파수(f1F)를 생성하기 위해 멀티프라이어(93la3), 2개와 적분기(93la4와 931a6), 및 가산기(931a5)에 의해 세트 가속율( Δfa*)와 가상 기준 주파수(f1SU)에 관련하여 프로세스된다.
여기서 ΔfaF(n)는 가산기(931a5)로부터의 출력(퍼지 가속율)이다.
여기서 f1FP는 적분기(931a6)으로부터의 출력이다.
여기서 f1F(n)은 최소 값 선택기(931a8)로부터의 출력(퍼지 기준 주파수)이다.
즉, 식(4)에서 퍼지 가속율( ΔfaF)는 퍼지 제어 유니트 출력(FO1a)가 세트 가속율( Δfa*)에 의해 의해 곱해지고 그 샘플링시마다 이전 값과 가산되어 이들의 총합의 세트 가속율로부터 감산되는 방식으로 발생된다. 그 다음에, 이 퍼지 가속율은 식(5)에 의해 프리스케일러 퍼지 기준 주파수(f1FP)를 생성하기 위해 선행 기준 주파수에 일시적으로 부가된다. 그러나, 샘플링의 시간에서, 프리스케일러 퍼지 기준 주파수(f1FP)가 가상 기준 주파수(f1SU)보다 크다고 판단될때, 가상 기준주파수는 식(6)에 의해 기준 주파수(f1)로서 선택된다.
(룰)
퍼지 제어 유니트(FZYBla)에서 사용될 룰은 제12도에 좀더 상세하게 도시되어 있다. 도면에서, 예를들면, 룰 번호 20은 "거리가 PL이고 속도가 PL인 경우에, 출력은 PL이다 "를 나타낸다. 이것은 "검출 전류 값이 제한 값을 크게 초과하고 전류가 크게 증가할 경우에, 가속율이 크게 감소한다"(그러므로 하강 화살표가 큰 폭을 갖는 것으로 해석되야 함)을 의미한다.
즉, 이 룰 번호 20에 따라, 양의 부호와 FO1a의 퍼지 출력 값은 절대값에서 비교적 관련 큰 크기를 갖는 룰 번호 20을 둘러싼 다른 룰 번호15, 번호 16 및 번호21의 관계를 고려하여 선택된다. 결과적으로, 식(3)에 의한 가산기(931a5)로부터 퍼지 가속율( ΔfaF) 출력은 감소되어 가속율이 낮아진다.
(동작)
다음에, 제13도를 참조하여, 검출 전류 값과 기준 주파수에서 시간에 따른 변화가 기술될 것이다. 제13도의 도면에서, 거리의 중앙에 가속 전류 제한 값(IlimA)를 포함하는 (IlimA-δ)와 (IlimA+δ)간의 거리의 범위는 퍼지 제어에 의해 커버될 정도로 어드레스되고, 퍼지 제어 유니트 내부의 거리 프리스케일(FPSS)에서 0 내지 16까지 16레벨로 분할된다.
기준 주파수(f1L)에 따른 동작동안, 모드가 시간(t0)에서 가속 모드로 쉬프트되었다고 가정한다. 가속의 초기 단계에서, 기준 주파수는 세트 가속율에서 증가하고 따라서 검출 전류 값은 빠르게 증가한다. 시간(t1)에서 퍼지 제어 유니트가 전류에 대해 예상 컴퓨팅을 통해 실행된다고 가정한다. 퍼지 가속율은 가속율 ( ΔfaF)를 감소시키도록 선택되어, 기준 주파수의 증가가 완만해진다. 이 변화정도는 검출 전류 값의 증가량과 전류 제한 값(IlimA)까지의 거리정도에 의존한다.
시간(t2) 이후 시간(t4)까지, 전류가 하강 감소 곡선으로 되기 때문에, 가속율은 다시한번 증가로 전환된다. 그러나, 시간(t3)으로부터 시간(t4)까지의 시간존에서, 시간 존이 예상된 기준 주파수를 초과하는 것으로 기대되어 예상된 기준 주파수가 기준 주파수로서 선택되는 것으로 계산된 상응하는 퍼지 기준 주파수를 가정한다.
시간(t5)에서, 기준 주파수(f1)은 f1H과 같은 세트 주파수(fr)과 일치하도록 상승하여 가속 모드에서 종료한다.
(5 2 퍼지 자동 가속)
(제어기 구성)
퍼지 자동 가속 유니트(931a)는 제14도에 도시된 것같은 구성을 갖는다. 주요 소자인 퍼지 제어 유니트(FZYB1b)로의 입력은 가속동안 검출 전류 값(IM)과 전류 제한 값(IlimA)간의 거리(Fd1b)와 속도 프로세싱 유니트(FSPD1b)에서 생성된 속도(FSPD1b)를 포함한다. 게다가, 이 퍼지 자동 가속 유니트에서, 이것의 퍼지 제어 유니트는 적당한 갱신 기준 주파수(f1)을 차례로 생성하는 적분기(931b6)에서 적분된 퍼지 가속율( ΔfaF)를 생성하기 위해 적분기(931b4)에서 그 다음에 적분된 출력(FO1a)를 생성하도록 항상 실행된다. n 샘플링의 시간에서 ΔfaF와 f1은 각각, 다음의 식(7)에 의해 주어진다.
(기준 주파수의 식)
여기서 2faF(n)은 적분기(931b4)로부터의 출력이다.
여기서 f1(n)은 적분기(931b6)으로부터의 출력(기준 주파수)이다.
(룰)
이제, 제15도를 참조하여, 퍼지 제어 유니트(FZYB1b)내에서 이용될 특정 룰이 도면에 도시된다. 상기 기술된 것처럼, 모두 정의될 30개의 룰을 제공하는 것에 의한 퍼지 자동 가속 유니트를 위한 거리에 관한 6 종류의 멤버쉽 함수가 있다. 예를들면, 룰 번호 25는 "거리가 PL이고 속도는 PL인 경우에, 출력은 NL이 되야 한다"는 것을 나타낸다. 이것은 "검출 전류 값이 상당한 정도로 제한 값을 초과하고 전류가 크게 증가하는 것 같을때, 가속율은 크게 감소되어야 한다. "는 것을 의미한다.
즉, 이 룰 번호 25에서, 이에 병렬인 다른 룰 번호 20, 번호 21, 및 번호 26와의 관계를 고려함으로써, 음의 부호와 절대값의 크기가 큰 값을 갖는 갱신 퍼지출력 (FO1b)가 선택된다. 결과적으로, 적분기(931b4)로부터 출력되는 퍼지 가속율(ΔfaF)은 감소되어 그에 따라서 가속율이 낮아진다.
(동작)
다음에, 제16도를 참조하여, 검출 전류 값(IM)과 기준 신호(f1)의 시간에 따른 변화가 기술될 것이다. 상부 레벨(IlimA+δ) 이하의 범위가 퍼지 제어에 의해 커버될 거리의 범위이고, 제13도에 관련하여 표시되고 범위가 퍼지 제어 유니트에서 거리 프레스케일 유니트(FPSS)에 의해 0에서 15까지의 16 레벨로 분할되는 것이 제13도와 관련하여 표시된다.
시간(to)에서 기준 주파수(f1L)상에 동작하는 동안 모드는 가속 모드로 쉬프트되고 동시에 퍼지 제어 유니트가 실행된다고 가정한다. 우선, 전류의 빠른 상승은 룰 번호 1, 번호 2, 번호 6 . 번호 7에 따라 주로 점차로 가속하는 것에 의한 발생을 막는다. 그다음에, 검출 전류 값(IM)이 전류 제한 값(IlimA)와 부근으로 상승할때, 제한 값의 부근에서 검출 전류 값을 유지하기 위한 적당한 퍼지 가속율( ΔfaF)는 룰에 따라 자동적으로 결정된다.
시간(t1)에서, 기준 주파수(f1)은 f1H와 같은 세트 주파수(f*)와 일치하도록 상승하여 가속 모드로부터 종료된다.
(퍼지 보호 정상 가속의 구현)
제11도를 참조하여 기술된 퍼지 보호 정상 가속 유니트(931a)의 구성에서, 세트 가속율( Δfa*)는 퍼지 가속율( ΔfaF)을 정정하기 위해 사용된다. 그러나, 그것으로 제한되는 것은 아니고, 제14도에 그 구성이 표시된 퍼지 자동 가속(931a)는 본 발명의 같은 효과를 구현하기 위해 수정될 수 있다. 즉, 제14도의 장치에 부가하여, 퍼지 제어 유니트를 실행하기 위한 실행 조건이 퍼지 보호 정상가속에서 상기 기술된 것을 적용하기 위해 수정될 수도 있고, 또한 퍼지 측(퍼지기준 주파수) 에서 발생된 기준 주파수는 어느 것이나 작은 적당한 기준 주파수를 선택하도록 예상된 기준 주파수와 비교될 수 있다.
(5.3 퍼지 보호 정상 감속 : 선택 방법)
감속동안 적합한 주파수 제어를 위해서, 전류와 전압 모두를 보호하는 것이 필요하다. 그러므로, 이 조합에서 적당한 주파수가 결정되도록 감속 동작을 위한 2개의 다른 퍼지 제어 유니트가 제공된다. 이러한 조합의 예는 선택형과 연속형인 2가지 형태의 방법의 예에 의해 기술되는데, 전자는 퍼지 보호 정상 감속에 적용되고 후자는 후에 기술될 퍼지 자동 감속에 적용된다. 선택적인 조합, 즉, 연속 방법에 퍼지 보호 정상 가속과 선택 방법에 퍼지 자동 감속이 또한 가능하다.
(제어기 구성)
상기 언급된 선택 방법을 적용하는 퍼지 보호 정상 감속의 개략도가 제17도에 도시된다. 이 선택 방법에 따라, 전류측 퍼지 제어 유니트와 전압측 퍼지 제어 유니트로부터의 출력중에 적어도 하나가 그것의 감속율이 안전 동작측으로 수정될 수 있도록 선택된다.
한측상에 있는 전류측 퍼지 제어 유니트(FZYB2aI)로 입력은 검출 전류 값(IM)과 감속 시간 전류 제한 값(IlimD)간의 차이인 거리(FD2aI)와 상기 언급된차이를 기초로 하여 속도 프로세싱 유니트(FSPD2aI)에 의해 생성된 속도(FS1aI)를 포함한다. 다른측상에 있는 전압측 퍼지 제어 유니트(FZYB2aV)로의 입력은 검출 전압 값(ED)와 전압 제한 값(Vlim)간의 차이인 거리(FD2aV)와 상기 언급된(FD2aV)를 기초로 하여 속도 프로세싱 유니트(FSPD2aV)에 의해 생성된 속도(FS2aV)를 포함한다. 그다음에, 이 2개의 퍼지 제어 유니트로부터의 각각의 출력(FO2aI와 FO2aV)는 둘다 출력(FO2a)를 차례로 생성하는 선택 유니트(932a7)로 입력된다.
퍼지 제어 유니트가 수행되는 실행이 제9도에 기술된 것과 같지만, 여기서 전류 또는 전압측중의 하나상에 실행 조건이 설정될 때, 양쪽 퍼지 제어 유니트는 이들의 퍼지 함수을 실행할수 있게 되는 것을 가정한다. 실행 판단 유니트는 도면의 단순화를 위해 제17도로부터 생략된다.
2개의 제어 유니트(FZYB2aI와 FZYB2aV)중에 어느것도 실행되지 않을때, 가상기준 주파수(F1SU)는 실제 주파수(f1)로서 선택된다. 다음의 식(8)에 따라 적분기(932a7)에서 세트 감속율( Δfd*)을 부로 적분하는 것에 의해, 제17도에서 우측하단에 도시된 것처럼, 이 (f1SU)가 얻어진다. 그다음에, 실행 조건이 설정될때, 스위치(SW2a)는 선택기 유니트(932a7)로부터의 출력(FO2a)를 기초로 하여 생성된 기준 주파수(f1F)가 기준 주파수(f1)로서 선택되도록 제17도에 도시된 것처럼 스위치된다.
여기서, f1SU는 적분기(932a7)로부터의 출력이다.
(기준 주파수의 식)
선택기 유니트(932a7)로부터의 출력(FO2a)는 다음의 식(9 내지 11)에 따라 멀티플라이어(932a3), 2개의 적분기(932a4 및 932a6) 및 가산기(932a5)에 의한 세트 감속율( Δfd*)와 예상 기준 주파수(f1SU)를 사용하여 기준 주파수(f1F)으로 프로세스된다.
여기서 ΔfdF(n)는 가산기(932a5)로부터의 출력(퍼지 감속율)이다.
여기서 f1FP는 적분기(932a6)부터의 출력(프리스케일러 퍼지 기준 주파수)이다.
여기서 f1F(n)은 최대 값 선택기(932a8)로부터의 출력(피지 기준 주파수)이다.
즉, 선택기로부터의 출력(FO2a)는 세트 감속율( Δfd*)에 의해 곱해지어 그 결과는 샘플링시마다 선행 값과 가산되고 그 다음에 퍼지 감속율( ΔfdF)식(9)를 발생하도록 세트 가속율로부터 감산된다. 그 다음에, 이 감속율은 프리스케일러퍼지 기준 주파수(f1FP)를 일시적으로 발생하기 위해 식(10) 선행 기준 주파수와 부로 가산된다. 그러나, 이것이 샘플링시에, 프리스케일러 퍼지 기준 주파수(f1FP)가 가상 기준 주파수(f1SU)보다 작게 된다면, 가상 기준 주파수는 식(11)대신에 기준주파수(f1)로서 선택된다.
(선택 방법)
제9도로부터 알수 있는 것처럼, (부호를 포함한)FO2a가 커질수록, 감속율은 작아진다. 그러므로, 선택기(932a7)은 어느 것이나 큰 전류측 퍼지 제어 유니트(FZYB2aI)로부터의 출력(FO2aI)와 전압측 퍼지 제어 유니트(FZYB2aV)로부터의 출력(FO2aV)중의 하나를 선택하기 위해 적용된다.
(룰)
전류측 퍼지 제어 유니트(FZYB2aI)내에 사용될 특정한 룰이 제18도에 도시된다. 같은 도면에서, 예를들면, 룰 번호 20은 "검출 전류 값이 상당한 정도로 그것의 제한 값을 초과하고 또한 전류가 사실상 증가하는 중이면 감속율은 상당한 정도로 즉시 감소된다"는 것을 의미하는 "거리가 PL이고 속도가 PL인 경우이면 출력이 PL이 되야한다"는 것을 나타낸다.
반대로, 전압측 퍼지 제어 유니트(FZYB2aV)내에 사용될 특정한 룰이 제19도에 도시된다. 같은 도면에서, 예를들면, 룰 번호 20은 "검출 전압 값이 크게 그것의 제한 값을 초과하고 또한 전압이 사실상 증가하는 중이면 감속율은 상당한 정도로 즉시 감소된다"는 것을 의미하는 "거리가 PL이고 속도가 PL인 경우이면 출력이 PL이 되야한다"는 것을 표시한다.
(동작)
그다음에, 제20도를 참조하여, 검출 전압 값, 검출 전류 값 및 기준 주파수의 시간에 따른 변화는 이하에 기술될 것이다. 제20도의 도면에서, 중앙에서 감속전류 제한 값(IlimD)주위에 있는 (IlimD-δ)와 (IlimD+δ)간의 범위는 전류측 퍼지 제어에 의해 커버된 거리의 범위로서 정의되고 퍼지 제어 유니트 내의 거리 프리스케일러(FPSS)에 의해 0에서 15까지의 16레벨로 분할된다. 그러나, (IlimD-δ)이하의 범위는 레벨 0에 포함되고, (IlimD+δ)이상의 범위는 레벨 15에 포함된다. 이와 마찬가지로, 중앙에 있는 전압 제한 값(Vlim) 주위의 (Vlim-ε )과(Vlim+ε )간의 범위는 전압측 퍼지 제어에 의해서 커버될 거리의 범위로서 정의되고 퍼지 제어 유니트 내의 거리 프리스케일러(FPSS)에 의해 0에서 15까지의 16레벨로 분할된다. 그러나, (Vlim-ε)이하의 범위는 레벨 0에 포함되고, (Vlim+ε )이상의 범위는 레벨 15에 포함된다. 다음에 기술은 제2도에 도시된 브레이크(3)이 이행되지 않는다는 가정하에서 이루어질 것이다.
세트 주파수(f1=f1H)에서 동작하는 동안 시간(to)일 때 모드는 감속 모드로 쉬프트된다고 가정한다. 감속의 초기 단계에서, 기준 주파수는 세트 감속율에서 점차적으로 감소되지만, 이 감소에따라 검출 전압 값은 갑자기 증가한다. 시간(t1)에서 퍼지 제어 유니트가 전압의 예상 계산에 의해 가능한 실행을 개시하는 것을 가정한다. 그것에 의해서 전압측상에 생성된 퍼지 감속율은 감속율( ΔfdF)를 감소시키도록 선택되고 이로써 점이 사실상 중지하는 것이 나타날때까지 기준주파수의 점은 천천히 하향한다. 결과적으로, 시간(t2)로부터 전압은 감소 곡선(전력 가동)으로 되는 것으로 변하고, 그다음에 시간(t3)으로부터 감속율이 다시한번 증가하여 전압이 다시 상승하게된다(재발생 가동). 즉, 감속율의 계속적인 조정에 응답하여, 재발생 가동과 전력 가동으로 인한 전압의 교번적인 증가와 감소는 모터를 안전하게 감속시키도록 반복된다.
후에, 기계적인 관성 에너지가 기준 주파수의 점을 따라 충분히 작게 감소될 때, 큰 감속율이 적용된다해도(관성 에너지가 기계적인 손실과 반전기 손실로서 소모되기 때문에) 재발생 가동으로 인해 더 이상 전압 증가가 발생하지 않게되어 그 다음에 전류측으로부터의 가속과 감속율의 보정과 조정이 허용된다. 제20도에서, 이러한 현상은 시간(t4)에서 시간(t5)까지 일어나는 것으로 도시된다. 그것에 의해서, 기준 주파수(f1)이 세트 주파수(fr=f1L)와 일치하도록 상승하여 감속모드로부터 완료되는 시간(t6)까지 감속은 검출 전류 값의 크기에 의존하여 계속된다. 게다가, 제20도의 도면에 표시되지 않더라도, 어떠한 경우에 있어서도 기준 주파수(f1)이 큰 정도로 갑자기 떨어지게 되더라도 그것은 가상 기준 주파수(f1SU) 이하로 하강하지 않고 최대 값 선택기(932a8)의 동작을 통해 그 위로 유지된다.
(5.4 피지 자동 감속 : 직렬 방법)
퍼지 자동 감속 유니트(932a)는 전압측 퍼지 제어기와 전류측 퍼지 제어기가 상기 언급된 것처럼 직렬로 접속되는 직렬 방법의 예로서 다음에 기술될 것이다.
(제어기 구성)
퍼지 자동 감속 유니트(932a)는 제21도에 도시된 것과 같은 구성을 갖는다. 전압측 퍼지 제어기(FZYB2bV)로의 입력은 검출 전압 값(ED)와 그것의 전압 제한 값(Vlim)간의 차이인 거리 데이타(FD2bV)와 전술한 차이를 기초로 하여 속도 프로세싱 유니트(FSPD2bV)에 의해 생성된 속도 데이타(FS2bV)를 포함한다. 퍼지 제어기로부터의 출력(FO2bV)는 멀티플라이어(932b3)에서 제곱되고 그다음에 기준 전류제한 값(Ilim*)을 발생도록 후속하여 적분기(932b4)에서 적분된다. 그러나, 이 Ilim*은 제한기(932b9)에 의해서 감속 전류 제한 값(IlimD) 이하로 값이 제한된다. 이 Ilim*와 검출 전류 값(IM)간의 거리 데이타(FD2bI)와 거리 데이타(FD2bI)를 기초로 하여 속도 프로세싱 유니트(FSPD2bI)에 의해 생성된 속도 데이타(FS2bI)는 전류측 퍼지 제어 유니트(FZYB2bI)로 입력된다. 전류측 퍼지 제어 유니트(FZYBlbI)로부터의 출력(FO2bI)은 퍼지 감속율( ΔfdF)를 제공하기 위해 적분기(932b6)에서 가산되고 그다음에 기준 주파수(f1)을 발생하기 위해 적분기(932b7)에서 음의 부호로 가산된다.
n샘플링의 시간에서 Ilim*, ΔfdF 및 f1의 각값은 다음의 식(12)에 의해 얻어진다.
(기준 주파수의 식)
여기서 Ilim*은 적분기(932b4)로부터의 출력이고
여기서 ΔfdF는 적분기(932b6)으로부터의 출력이고,
여기서 fl은 적분기(932b7)으로부터의 출력이다.
전압측 퍼지 출력 값(FO2bV)를 제곱하는 이유는 그것의 출력 값이 사실상 작은 범위를 갖는 각 16개의 레벨에 주어지기 때문에, 그것의 식별가능한 출력 범위를 증가 또는 연장하기 위한 의도이다. 또한 증가시키기 위한 이 제곱 방법은 다른 퍼지 제어기에도 물론 적용될수 있다.
(룰)
전압측 퍼지 제어기(FZYB2bV)내에서 사용될 룰은 제22도를 참조하여 상세하게 기술될 것이다. 도면에서, 예를들면, 룰 번호 20은 표시하는 "거리가 PL이고 또한 속도가 PL인 경우, 출력이 PL이 되야한다"는 표시하고, 그것은 "검출 전압값이 그것의 제한 값을 크게 초과하고 전압이 상당히 증가할때, 기준 전류 제한 값(Ilim*)은 상당히 감소되어야 한다"를 의미한다. 제19도에 도시된 퍼지 보호정상 감속 유니트를 위한 전압측 룰에서, 이것은 선택 방법을 기초로하기 때문에, 일정하게 전압을 유지하기 위한 수단 제공이 불필요하여, 전압의 증가를 억압하기 위한 측상에서의 룰이 한편으로 감소측보다 좀더 증가되지만, 제22도의 도면에서, 전류 기준 주파수를 증가 또는 감소하는 것에 의해 여러가지 조정과 보정을 제공하기 위해, 사실상 점 대칭의 구성이 룰 번호 12의 주위에 형성된다.
한편, 전류 퍼지 제어기(FZYB2bI)내에서 사용될 룰은 제23도에 도시된다. 이들은 모두 30개의 룰을 정의함으로써 상기 기술된 자동 가속 제어 유니트와 유사한 거리에 대해 6개의 다를 멤버쉽 함수를 갖는다. 예를들면, 룰 번호 25는"검출 전류 값이 제한 값을 크게 초과하고, 전류가 보다 큰 정도로 증가하고 있을때, 감속율은 상당한 정도로 즉시 감소되야한다"는 것을 의미하는 "거리는 PL이고 속도 또한 PL인 경우에 출력이 PL이어야 한다"는 것을 표시한다. 룰은 검출 전류값(IM)이 그것과 일치하는 변화 기준 전류 제한 값(Ilim*)을 따르도록 전체적으로 결정된다.
(동작)
그 다음에, 제24도를 참조하여, 검출 전압 값(ED) 기준 전류 제한 값(Ilim*), 검출 전류 값(IM), 및 기준 주파수(f1)의 시간에 따른 변화가 기술될 것이다. 제24도의 도면에서, 그들 사이의 중앙에 있는 전압 제한 값주위의 (Vlim-ε)와 (Vlim+ε)간에 범위는 전압측 퍼지 제어기에 의해 커버될 거리의 범위로서 특정되고 그 범위는 다시 퍼지 제어기 내의 거리 프리스케일러(FPSS)에 의해 0에서 15까지의 16개의 레벨로 분할된다. 게다가, 서로간의 중앙에서 기준 전류 제한 값(Ilim*)주위에 있는 (Ilim*-δ)와 (Ilim*+δ)간에 범위는 전류를 퍼지 제어기에 의해 커버될 거리의 범위로서 특정되고 그 범위는 다시 퍼지 제어기 내의 거리 프리스케일러(FPSS)에 의해 0에서 15까지의 16개의 레벨로 분할된다. 그러나, (Ilim*D-δ)이하의 범위는 레벨 0에 포함되고, (Ilim*D+δ)이상의 범위는 레벨 15에 포함된다. 마찬가지로, (Vlim-ε)이하의 범위는 레벨0에 포함되고 (Vlim+ε)의 범위는 레벨 15에 포함된다. 여기서, 또한 제2도에 도시된 브레이크(3)이 동작하지 않는것이 다음의 기술에서 가정된다.
기준 주파수(f1=f1H)에서 동작하는 동안, 모드는 시간(t0)에서 감속 모드로쉬프트된다고 가정한다. 이 순간에, 기준 전류 제한 값(Ilim*)은 이 순간에 상응하는 검출 전류 값(IM)으로 초기화된다. 감속의 시작에서, 검출 전압 값(ED)가 그것의 제한 값 이하로 충분하게 낮기 때문에, 기준 전류 제한 값(Ilim*)은 그다음에 증가하게되고, 이에따라 검출 전류 값이 증가하게되어 그 다음에 검출 전압 값이 결과적으로 증가하게 된다. 그다음에, 증가중에 있는 전압이 그것의 제한 값을 초과하는 것 같거나 초과 하였을때, 기준 전류 제한 값(Ilim*)은 그후에 검출 전류 값에 의해 따르게 될 갱신된 거리와 속도 데이타에 의존하는 궤적의 과정을 변화시키기 위해 계속적이고 여러가지로 조정된다. 상기 기술된 것처럼, 기준주파수는 본 발명에 따른 감속을 구현하기 위한 전압상에 교번적인 증가(재발생가동)과 감소(전력 가동)의 반복을 통해 점차적으로 감소하기 위해 적용된다.
후에, 기계적인 관성 에너지가 기준 주파수의 감소에따라 충분히 작게될때, 큰 감속율이 적용되어도 재발생 가동으로 인해 더 이상 전압이 상승하는 일은 발생하지 않는다. 기준 전류 제한 값(Ilim*)이 계속 증가하는 것이 허용되기 때문에 감속율이 증가될 수 있으므로, 전류가 그것에 따라 증가한다. 그 다음에, 시간(t6)에서, 기준 주파수(f1)은 세트 주파수(fr=f1L)과 일치하도록 상승하여 감속모드로부터의 완료가 허용된다. 게다가, 제24도의 도면에서 표시되지 않더라도, 기준 전류 제한 값(Ilim*)은 제한기(932b9)의 동작을 통해 최대로 감속 전류 제한 값(Ilim*)의 레벨로 단지 증가하는 것이 허용된다.
(퍼지 보호 정상 감속의 구현)
제17도에 관련하여 기술된 퍼지 보호 정상 감속 유니트(932a)의 구성에서, 퍼지 감속율( ΔfdF)는 세트 감속율( Δfd*)을 사용하여 발생한 것으로 기술되지만, 그것으로 제한되는 것는 아니고, 제21도에 도시된 것처럼 퍼지 자동 감속 유니트(932a)는 같은 목적으로 수정될 수 있다. 즉, 제17도의 제어기 구성에 부가하여, 퍼지 제어기를 실행하기 위한 실행 조건은 퍼지 보호 정상 감속에 관련된 상기 기술된 것을 적용하기 위해 수정될 수 있고, 퍼지측(피지 기준 주파수)에 의해 발생된 기준 주파수와 가상 기준 주파수와의 비교에 따라 적당한 기준 주파수가 어느것이나 큰 것으로부터 선택될 수 있다.
(5.5 퍼지 자동 오버로드 제어)
(제어기 구성)
퍼지 자동 오버로드 제어 유니트(932b)는 제25도에 도시된 것과 같은 이러한 구성을 갖는다. 제어기의 주요 부분을 구성하는 퍼지 제어 유니트(FZYB32b)로의 입력은 검출 전류 값(IM)과 오버로드 전류 제한 값(IlimO)간의 차이와 속도 프로세싱 유니트(FSPD32b)에 의해 발생된 속도 데이타(FS32b)를 포함한다. 그것으로부터의 출력(FO32b)는 기준 주파수(f1)을 얻기 위해 적분기(9332b6)에 가산되는 퍼지 가속과 감속율( ΔfadF)을 생성하도록 적분기(9332b4)에서 가산된다. n샘플링의 시간에서 얻어진 ΔfadF와 f1은 다음의 식(13)에 의해 나타낸다.
(기준 주파수의 식)
여기서 ΔadF(n)은 적분기(9332b4)로부터의 출력(퍼지 가속/감속율)이고,
여기서 fl(n)은 적분기(931b6)로부터의 출력(기준 주파수)이다.
이 퍼지 자동 오버로드 제어기의 실행은 상기 기술된 것처럼 오버로드 판단 유니트(935)에서 수행된다. 그 다음에, 실행을 개시한 순간의 기준 주파수(fl)은 개시 점 기준 주파수 메모리 수단(9332b8)에 floO로서 저장된다. 이 퍼지 자동 오버로드 제어기의 실행의 완료는 제4(a)도, 제4(b)도 및 제4(c)도에 관련하여 기술된 것과 같다. 이 실행의 완료의 판단을 위해 전술한 floO, 기준 주파수(fl), 및 세트 주파수(fr)을 입력하기 위한 완료 판단 프로세싱 유니트(9332b9)가 제공된다.
(룰)
퍼지 제어기(FZYB32b)에서 사용될 특정한 룰이 제26도에 도시된다. 도면에서, 예를들면, 룰 번호 20은 "검출 전류 값이 제한 값을 사실상 초과하고, 전류가사실상 증가하는 경우에, 가속과 감속율은 사실상 감소되야 한다"는 것을 의미하는 "거리가 PL이고 또한 속도가 PL인 경우에, 출력이 NL이 되야한다"는 것을 나타낸다. 즉, 이 룰 번호 20에서, 음의 부호를 갖고 절대 값의 크기에 있어서 좀더 큰 값은 그것의 주위에 나란한 다른 룰 번호 15, 번호 16 및 번호 21에 관련된 것을 고려하여 퍼지 출력(FO32b)으로서 선택된다. 결과적으로, 적분기(9332b4)로부터의 퍼지 가속과 감속율( ΔfadF) 출력은 감소된다. 이러한 프로세싱의 반복을 통해,가속과 감속율은 음의 방향에서 더 커지게 되고 이에따라 그것의 감속이 더 빨라지게 된다.
반대로, 룰 번호 4는 "검출 전류 값이 제한 값이하이고, 전류가 큰 정도로 감소되는 경우에, 가속과 감속율은 사실상 증가되어야 한다"는 것을 의미하는 "거리가 NL이고 속도가 NL일때, 출력이 PL이 되야한다"는 것을 나타낸다. 즉, 이 룰 번호 4에서, 양의 부호를 갖는 절대 값 크기에 있어서 좀더 큰 값은 그것의 주위에 나란한 다른 룰 번호 3, 번호 8 및 번호 9와 관련된 것을 고려하여 퍼지 출력(FO32b)으로서 선택된다. 결과적으로, 적분기(9332b4)로부터의 퍼지 가속과 감속율( ΔfadF)출력은 증가된다. 이것이 반복될때, 가속과 감속율이 정방향에서 증가하므로, 그것의 가속이 빨라지게 된다.
즉, 퍼지 자동 오버로드 제어기는 검출 전류 값이 오버로딩 전류 제한 값의 부근에서 유지되도록 즉, 전류가 증가할때 감속시키고 전류가 감소할때 가속시킴으로서 제어하도록 적용된다.
(1) 본 발명에 따른 반전기를 제어하기 위한 주파수 제어 방법에 있어서, 원리상 전류 또는 전압에서 검출 값과 그것의 제한 값간의 차이같은 2개의 양과 그 차이의 변화량(제한 값이 일정한 경우에, 전류 또는 전압에서 변화량이 될수도 있음)을 입력으로서 수신하고 발생된 가속과 감속율 또는 세트 가속과 감속율을 보정하기 위한 보정 또는 조정 양을 출력으로서 출력하는 퍼지 프로세싱 유니트가 제공된다.
이 퍼지 프로세싱 유니트는 전류 또는 전압에서 제한 값으로부터의 거리와,전류 또는 전압이 제한 값의 부근에서 또는 제한 값이하로 유지될 수도록 거기에 접근하는 속도에 의존하는 주파수를 위한 증가량 또는 감소량을 결정한다. 결과적으로, 어떤 적당한 주파수가 전류 또는 전압의 차이 양을 포함하는 정보를 고려하여 결정될 수 있기 때문에, 전류 또는 전압이 반전기를 중지하게 하는 것의 초과하는 제1 제한 값보다 낮은 제2 제한 값 부근 또는 이하에 유지될 수도 있도록 예상 방법으로 주파수를 제어하는 것이 가능하게 되어 종래 기술보다 좀더 많은 차단 저항 특성을 갖는 반전기의 안전한 동작을 실현할 수 있다.
(2) 본 발명에 따라, 종래의 방법에서 필요했던 가속율 또는 감속율의 프리세팅이 제거되어 동작기자 반전기 동작에 앞서 요구되는 가속과 감속율의 종래 기술의 번거로운 시간 소모 조정을 요하지 않을 것이다. 본 발명의 이러한 이점은 가속가동 시간에서, 전류가 전류 제한 값의 부근에서 유지될 수 있도록 전류 제한 값과 검출 전류 값간의 차이와 그 변화량(전류 제한 값이 일정한 경우에, 검출 전류값일수도 있음)을 입력하는 퍼지 프로세싱 유니트로부터의 출력을 기초로 하여 적당한 가속율을 자동적으로 발생하는 것에 의해, 나아가 감속 운용의 시간에서, 전류 제한 값과 검출 전류 값간의 차이와 그 변화량(전압 제한 값이 일정한 경우에, 검출 전압 값일수도 있음)을 입력하는 제1 퍼지 프로세싱 유니트로부터의 출력과 전압이 전압 제한 값이하로 유지될 수 있고 또한 전류가 전류 제한 값의 부근에서 유지될 수 있도록 전압 제한 값과 검출 전압 값간의 차이와 그변화량 (전압 제한 값이 일정한 경우에, 검출 전압 값일수도 있음)을 입력으로서 입력하는 제2 퍼지프로세싱 유니트로부터의 출력이 조합에서 적당한 감속율을 자동적으로 발생시키는방법에 의해 구현된다. 즉, 반전기의 완전 비차단 동작은 비차단 동작을 보증하는 최적의 가속과 감속율이 기계적인 관성과 로드에 의존하여 자동적으로 발생될 수 있기 때문에 실현된다.
(3) 전류가 세트 가속율에서 가속되는 동안 전류 제한 값의 부근으로 상승하는 것과 같을때, 세트 가속과 감속율은 전류가 전류 제한 값의 부근과 이하에서 유지될 수 있도록 전류 제한 값과 검출 전류 값(전류 제한 값이 일정한 경우에, 그 자체가 검출 전류 값이될 수도 있음)간의 차이를 입력으로서 수신하는 퍼지 프로세싱 유니트로부터의 출력을 기초로 하여 보정된다. 반대로, 전압이 세트 감속율에서 감소되는 동안 전압 제한 값을 초과할 것으로 예상될때, 세트 감속율은 전압제한 값과 검출 전압 값간의 차이와 그것의 변화(전압 제한 값이 일정한 경우에, 그 자신이 검출 전압 값이 될 수 있음)의 양을 입력 데이타로서 수신하는 퍼지 프로세싱 유니트의 전압과 출력이 전압 값의 부근 또는 이하에서 유지될 수 있도록 보정되고, 또한 전류가 전류 제한 값의 부근으로 상승하는 것과 같을때, 보정과 조정이 세트 가속 또는 감속율이 세트 과실이 될때라도 차단없이 발생하므로, 계속되는 바람직한 가속 또는 감속을 보장하도록 전류 제한 값과 검출 전류값의 차이뿐만아니라 그것의 변화(전류 제한 값이 일정하고, 그자신이 검출 전류 값이될수도있음)의 양을 입력 데이타로서 수신하는 퍼지 프로세싱 유니트로부터 출력의 의존하여 세트 감속율에 부가된다. 게다가, 제한기 수단이 가속 또는 감속 주파수를 위해 제공되기 때문에 세트 가속 및 감속율에 대한 허용가능한 주파수와 상승 또는 하강 제한을 초과하여 주파수의 실질적인 상승 또는 하강이 발생하지 않아서, 적당한 가속또는 감속 시간 주기에 대응하는 적당한 세트 가속 또는 감속율 보다 빠른 가속이나 감속이 발생하지 않는다. 결과적으로, 기계적인 시스템의 손상 또는 파괴를 이끌수 있는 불필요하게 초과하는 가속 또는 감속을 피할 수 있다.
(4) 전류가 전류 제한 값을 초과하는 것같은 정상 상태 가동 조건에서 로드의 증가로 인해 증가될때, 후속적인 감속 또는 가속이 실행되야 하는 갱신 가속 또는 감속율은 전류가 전류 제한 값의 부근에서 유지될 수 있고 증가 로드의 크기에 상응하는 최적 감속율에서 최적 감속이 수행될수 있도록 그것의 변화(전류 제한 값이 일정한 경우에, 자신이 검출 전류 값일 수도 있음)의 양뿐만아니라 전류 제한값과 전류간의 차이를 입력 데이타로서 수신하는 퍼지 프로세싱 유니트로부터 출력에 기초하여 발생된다. 게다가, 로드 증가가 소거될때, 그것의 크기에 의존하는 적합한 가속율에서 가속은 초기 주파수를 향해 자동적으로 수행된다. 그것으로 인해, 종래기술의 방범에서 요구되었던 오버로딩의 시간에서 감속의 조정과 세팅은 부가적으로 더이상 필요하지 않다.
(5) 특정한 응용에 적합한 제공된 가속과 감속 방법은 상기(1)에서 기술한 전술한 자동 가속과 감속과 상기(2)에서 기술한 상기 자동 가속과 감속율을 세팅하기 위한 정상 가속과 감속 세팅 수단과, 가속과 감속 모드 세팅 수단으로의 동작기에 의한 특정한 세트 모드 입력에 의존하여 상기 2개의 가속과 감속 수단으로부터 선택하기 위한 가속과 감속 방법 선택 수단을 제공하는 것에 의해 구현될 수 있다. 즉, 가속 또는 감속 시간이 가장 중요한 것이 아닌 응용에서, 자동 가속 또는 자동 감속은 선택될 수 있는 반면에, 가속 또는 감속 시간이 주의 깊게 조절되는 것이바람직한 응용에서, 정상 가속 또는 감속이 선택될 수 있다. 이런 경우에, 가속 또는 감속율의 조정을 사실상 단순화할 것이기 때문에, 미리 가속율과 감속율을 얻기 위해 자동 가속 또는 감속을 수행한 다음 자동 동작에서 얻어진 상기 가속 또는 감속율보다 작게 세트되는 가속 또는 감속율에서 정상 가속 또는 감속 동작을 수행하는 것이 이익이 된다.
반대로, 특정한 응용에 따른 임의로 선택가능한 임의 동작 방법은 상기(3)에서 기술된 오버로드 보호 수단, 감속율을 세팅하기 위한 종래 기술의 오버로드 보호 수단, 및 오버로드 보호 모드 선택 수단과 조합하여 동작기에 의한 오버로드보호 모드 선택 수단으로 입력하는 입력 세트 모드에 의존하여 상기 2개의 오버로드 보호 수단중의 적어도 하나를 선택하기 위한 오버로드 보호 방법 선택 수단을 포함하는 이러한 장치를 제공하는 것에 의해 구현될수 있다.
제1도는 본 발명의 실시예의 가속 제어기의 개략도.
제2도는 본 발명의 실시예의 반전기 장치의 하드웨어 구성의 개략도.
제3도는 본 발명의 실시예의 동작 모드의 상태 전이 예시도.
제4도는 본 발명의 실시예의 주요 소자의 동작 모드를 설명하는 도면.
제5도는 본 발명의 실시예를 위한 전류 보호 레벨을 도시한 도면.
제6도는 본 발명의 실시예의 퍼지 제어기의 개략도.
제7도는 본 발명에 따른 전류 또는 전압을 위한 속도 컴퓨팅 방법을 도시한 도면.
제8도는 본 발명의 실시예의 퍼지 제어기에서 사용된 멤버쉽(membership) 함수과 룰(rule) 표시의 예시도.
제9도는 본 발명에 따른 여러가지 퍼지 제어기를 실행하기 위한 실행 조건을 설명하는 도면.
제10도는 본 발명의 실시예에 따른 전류 또는 전압을 위한 거리 예상 방법을 설명하는 도면.
제11도는 본 발명의 실시예의 퍼지 보호에 의한 정상 가속 제어의 개략도.
제12도는 본 발명의 실시예의 퍼지 보호 정상 가속 유니트에서 사용될 룰 표의 도면.
제13도는 본 발명의 실시예의 퍼지 보호 정상 가속 유니트의 동작을 나타내는 도면.
제14도는 본 발명의 실시예의 퍼지 자동 가속 제어 유니트의 개략도.
제15도는 본 발명의 실시예의 퍼지 자동 가속 유니트에서 사용될 룰 표를 설명하는 도면.
제16도는 본 발명의 퍼지 자동 가속 유니트의 동작을 설명하는 도면.
제17도는 본 발명의 실시예에 따른 퍼지 보호에 의한 정상 감속 제어 유니트의 개략도.
제18도는 본 발명의 퍼지 보호에 의한 정상 감속 유니트에서 사용될 전류측룰 표를 나타내는 예시도.
제19도는 본 발명의 퍼지 보호에 의한 정상 감속 유니트에서 사용될 전압측룰 표를 나타내는 예시도.
제20도는 본 발명의 퍼지 보호에 의한 정상 감속 유니트의 동작을 나타내는 예시도.
제21도는 본 발명의 실시예의 퍼지 자동 감속 유니트의 개략도.
제22도는 본 발명의 퍼지 자동 감속 유니트에서 사용될 전압측 룰 표를 나타내는 도면.
제23도는 본 발명의 퍼지 자동 감속 유니트에서 사용될 전류측 룰 표를 나타내는 도면.
제24도는 본 발명의 퍼지 자동 감속 유니트의 동작을 나타내는 예시도.
제25도는 본 발명의 퍼지 자동 오버로드(overload) 제어기의 개략도.
제26도는 본 발명의 실시예의 퍼지 자동 오버로드 제어기에서 사용될 룰 표를 나타내는 예시도.
도면의 주요 부분에 대한 부호의 설명
1 : 삼상 ac소스 2 : 변환기
3 : 브레이크회로 4 : 삼상 PWM 제어형 반전기
5 : 유도 모터 6 : 구동 회로
7 : 전압 검출 유니트 8 : 모터 전류 검출 유니트
9 : 제어 유니트 10 : 동작기
91 : 인터페이스 유니트 92 : 파라메라 모드 세팅 유니트
95 : 신호발생기 유니트 96 : 전류 프로세싱 유니트
97 : 전압 프로세싱 유니트 98 : 보호 프로세싱 유니트

Claims (14)

  1. 가속 및 감속 모드에서 모터를 제어가능하게 구동하기 위해 dc전압을 가변 전압, 가변 주파수 ac 전압으로서 출력하는 반전기를 제어하는 주파수 제어 방법에 있어서,
    (1) 상기 모터를 통해 흐르는 모터 전류와 그의 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 전류 제한값 간의 상기 차이의 변화량과, (3) 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 적어도 2개의 물리량을 사용하여 퍼지 추론을 수행하는 단계;
    가속 및 감속시에 상기 모터를 통해 흐르는 모터 전류가 상기 전류 제한 값을 포함하는 프리세트 범위 내에서 유지되도록, 상기 퍼지 추론을 기초로 하여 상기 반전기로부터 출력될 주파수의 가속/감속율을 얻는 단계; 및
    상기 가속/감속율에 따라 상기 반전기로부터의 출력 주파수를 제어하는 단계를 포함하는 주파수 제어 방법.
  2. 프리세트 가속을 및 감속율로 구동될 모터를 제어 가능하게 구동하도록 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기를 제어하는 주파수제어 방법에 있어서,
    상기 모터를 통해 흐르는 모터 전류가 전류 제한값을 초과할 때, (1) 상기 모터 전류와 상기 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 전류 제한값 간의 상기 차이의 변화량과, (3) 모터 전류의 변화량으로 구성된 군으로부터 선택된 적어도 2개의 물리량을 사용하여 퍼지 추론을 수행하는 단계;
    가속 및 감속시에 상기 모터를 통해 흐르는 상기 모터 전류가 상기 전류 제한값을 포함하는 프리세트 범위 내에서 유지되도록, 상기 퍼지 추론을 기초로 하여 상기 반전기로부터 출력될 주파수의 가속/감속율을 얻는 단계; 및
    상기 가속/감속율에 따라 상기 반전기로부터의 출력 주파수를 제어하는 단계를 포함하는 주파수 제어 방법.
  3. 제1항 또는 제2항에 있어서,
    (1) 상기 반전기의 전압값과 기준값 간의 차이와, (2) 상기 반전기의 상기 전압값과 상기 기준값 간의 상기 차이의 변화량과, (3)상기 전압값의 변화량으로 구성된 군으로부터 선택된 적어도 2개의 양을 사용하여 추가 퍼지 추론을 수행하는 단계;
    상기 반전기의 상기 전압이 상기 기준값을 포함하는 프리세트 범위 내에 포함되도록, 상기 추가 퍼지 추론을 기초로 하여 상기 반전기로부터 출력될 주파수에 대한 감속율을 얻는 단계;
    어느 것이 더 작든, 상기 얻어진 감속율 및 가속/감속율로 구성된 군으로부터 제어율을 선택하는 단계; 및
    상기 선택된 제어율에 따라 상기 반전기로부터의 출력 주파수를 제어하는 단계를 포함하는 주파수 제어 방법.
  4. 가속 모드 및 감속 모드에서 구동될 모터를 제어하기 위해 가변전압, 가변 주파수 ac 전압을 출력하는 반전기를 제어하는 주파수 제어 방법에 있어서,
    (1) 상기 반전기의 전압값과 기준값 간의 차이와, (2) 상기 반전기의 상기 전압값과 상기 기준값 간의 상기 차이의 변화량과, (3)상기 전압값의 변화량으로 구성된 군으로부터 선택된 적어도 2개의 물리량을 사용하여 퍼지 추론을 수행하는 단계;
    상기 반전기의 전압이 상기 기준값을 포함하는 프리셋트 범위 내에 포함되도록, 상기 퍼지 추론을 기초로 하여 상기 모터를 통해 흐르는 전류에 대한 전류 제한값을 얻는 단계;
    (1) 상기 모터 전류와 상기 전류 제한값 간의 차이와, (2)상기 모터 전류와 상기 전류 제한값 간의 상기 차이의 변화량과, 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 적어도 2개의 양을 사용하여 제2 퍼지 추론을 수행하는 단계;
    감속 시에 상기 모터를 통해 흐르는 모터 전류가 상기 전류 제한값을 포함하는 프리세트 범위 내에 포함되도록, 상기 제2 퍼지 추론을 기초로 하여 상기 반전기로부터 출력될 주파수에 대한 감속율을 얻는 단계; 및
    상기 전류 제한값 또는 감속율에 따라 상기 반전기로부터의 출력 주파수를 제어하는 단계를 포함하는 주파수 제어 방법.
  5. 모터를 구동하도록 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기로부터 출력되는 출력 주파수를 결정하는 제어 회로를 구비한 모터를 구동하기 위한 구동 장치에서, 상기 반전기를 제어하기 위한 주파수 제어 장치에 있어서,
    (1) 상기 반전기로의 입력 dc 전압과 기준 전압 제한값 간의 차이와, (2)상기 반전기로의 상기 입력 dc 전압과 상기 기준 전압 제한값 간의 상기 차이의 변화량과, (3) 상기 입력 dc 전압의 변화량으로 구성된 군으로부터 선택된 2 개의 양을 입력함으로써 기준 전류 제한값을 생성하기 위한 제1 퍼지 제어 수단; 및
    (1) 모터 전류와 상기 기준 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 기준 전류 제한값 간의 상기 차이의 변화량으로 구성된 군으로부터 선택된 2개의 양을 입력함으로써 상기 출력 주파수에 대한 가속율에 관한 양을 출력하기 위한 제2 퍼지 제어 수단을 포함하며,
    상기 제1 퍼지 제어 수단은 반전기 입력 dc 전압이 상기 기준 전압 제한 값의 근방에서 유지되도록 상기 기준 전류 제한값을 생성하고, 상기 제2 퍼지 제어 수단은 모터 전류가 상기 기준 전류 제한값 근방에서 유지되도록 상기 출력 주파수에 대한 감속율에 관한 양을 결정함으로써 상기 모터를 감속시키는 주파수 제어 장치.
  6. 모터를 구동하도록 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기로부터 출력되는 출력 주파수를 결정하는 제어 회로를 구비한 모터를구동하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 상기 반전기로의 입력 dc 전압과 기준 전압 제한값 간의 차이를 나타내는 데이타와, (2) 상기 반전기로의 상기 입력 dc 전압과 상기 기준 전압 제한값 간의 상기 차이의 변화량과, (3)상기 입력 dc 전압의 변화량을 나타내는 데이타로 구성된 군으로부터 선택된 2개의 입력 데이타를 입력하고, 상기 출력 주파수에 대한 감속율에 관한 제1 양을 출력하는 제1 퍼지 제어 수단;
    (1) 모터 전류와 상기 기준 전류 제한값 간의 차이의 변화량을 나타내는 데이타와, (2) 상기 모터 전류와 상기 기준 전류 제한값 간의 차이의 변화량을 나타내는 데이타와, (3)상기 모터 전류의 변화량을 나타내는 데이타로 구성된 군으로부터 선택된 2개의 입력 데이타를 입력하고, 상기 출력 주파수에 대한 감속율에 관한 제2 양을 출력하는 제2 퍼지 제어 수단; 및
    상기 출력 주파수에 대한 상기 감속율에 관한 상기 제1 양 및 상기 제2 양 사이의 대소 관계를 기초로 한 비교를 통해 상기 제1 양 및 상기 제2 양 중 어느 하나를 선택하기 위한 선택 수단을 포함하며,
    상기 제1 퍼지 제어 수단은 상기 입력 dc 전압이 상기 기준 전압 제한값 근방 그리고 그 아래에서 유지되도록 상기 출력 주파수에 대한 가속율에 관한 상기 제1 양을 결정하고, 상기 제2 퍼지 제어 수단은 상기 모터 전류가 상기 기준 전류 제한값 근방에서 유지되도록 상기 출력 주파수에 대한 상기 감속율에 관한 상기 제2 양을 결정하며, 상기 선택 수단은 어느 것이 상기 감속율을 감속시키든 상기제1 및 제2 양 중 어느 측의 상기 감속율에 관한 제3 양을 선택하도록 설계되며, 상기 감속율에 관한 선택된 양을 기초로 하여 적절한 감속율을 결정함으로써 모터를 감속시키도록 상기 출력 주파수를 감소시키는 것을 가능하게 하는 반전기 주파수 제어 장치.
  7. 유도 모터를 구동하기 위한 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기로부터 출력 주파수를 결정하기 위한 제어 회로와, 상기 출력 주파수에 대한 가속율을 세팅하기 위한 파라메타 세팅 수단을 갖는 유도 모터를 구동하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 모터 전류와 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기전류 제한값 간의 상기 차이의 변화량과, (3) 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 2개의 양을 입력한 후 상기 출력 주파수에 대한 가속율에 관한 양을 출력하는 퍼지 제어 수단; 및
    제1 기준 주파수를 생성하도록 상기 파라메타 세팅 수단으로부터 입력된 세트 가속율을 합산하는 적분기를 포함하며, 상기 제1 기준 주파수를 기초로 하여 결정된 출력 주파수로 상기 모터를 가속시키는 동안, 상기 모터 전류가 상기 전류 제한값을 초과하거나 또는 그 근방에 있는 것으로 예측될 때, 상기 퍼지 제어 수단은 상기 출력 주파수에 대한 상기 가속율에 관한 상기 양으로부터 퍼지측 가속율을 결정하도록 동작하여, 상기 퍼지측 가속율을 합산함으로써 제2 기준 주파수를 생성하며, 상기 제2 기준 주파수와 상기 제1 기준 주파수는 이들중 보다 작은 기준 주파수를 보정된 출력 주파수로서 선택하기 위해 비교됨으로써, 상기 모터를 가속시키는 반전기 주파수 제어 장치.
  8. 유도 모터를 구동시키기 위한 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기로부터 출력 주파수를 결정하기 위한 제어 회로와, 상기 출력 주파수에 대한 감속율을 세팅하기 위한 파라미터 세팅 수단을 갖는 유도 모터를 구동하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 상기 반전기로의 입력 dc 전압과 기준 전압 제한값 간의 차이를 나타내는 데이타와, (2) 상기 반전기로의 입력 dc 전압과 상기 기를 전압 제한값간의 상기 차이의 변화량을 나타내는 데이타와, (3) 상기 입력 dc 전압의 변화량을 나타내는 데이타로 구성된 군으로부터 선택된 2개의 양을 입력하여, 상한이 최대 전류 제한값으로 미리 설정된 기준 전류 제한값을 출력하는 제1 퍼지 제어 수단;
    (1) 모터 전류와 상기 기준 전류 제한값 간의 차이를 나타내는 데이타와, (2) 상기 코터 전류와 상기 기준 전류 제한값 간의 상기 차이의 변화량을 나타내는 데이타로 구성된 군으로부터 선택된 2개의 양을 입력하여, 상기 출격 주파수에 대한 감속율에 관한 양을 출력하는 제2 퍼지 제어 수단; 및
    제1 기준 주파수를 생성하도록 상기 파라메타 세팅 수단으로부터 입력된 세트 가속율을 합산하는 적분기를 포함하며, 상기 제1 기준 주파수를 기초로 하여 결정된 출력 주파수로 상기 모터를 감속시키는 동안, 상기 모터 전류가 상기 최대 전류 제한값 근방 또는 그 이상으로 상승하거나 그 근방에 있을 것으로 예측될 때, 또는 반전기 입력 dc 전압이 상기 전압 제한값 근방 또는 그 이상으로 상승하거나 그 근방에 있는 것으로 예측될 때, 상기 제1 퍼지 제어 수단은 상기 기준 전류 제한 값을 생성하여 상기 반전기 입력 dc 전압이 상기 전압 제한값 근방에서 유지되도록 하고, 상기 제2 퍼지 제어 수단은 상기 출력 주파수에 대한 상기 감속율에 관한 상기 양으로부터 제2 기준 주파수를 결정하도록 동작하여, 상기 모터 전류가 상기 기준 전류 제한값 근방에서 유지되도록 하며, 상기 제2 기준 주파수와 상기 제1 기준 주파수는 그들중 더 큰 기준 주파수를 보정된 출력 주파수로서 선택하기 위해 비교됨으로써, 상기 모터를 감속시키는 반전기 주파수 제어 장치.
  9. 유도 모터를 구동하기 위한 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기로부터 출력 주파수를 결정하기 위한 제어 회로와, 상기 출력 주파수에 대한 감속율을 세팅하기 위한 파라메타 세팅 수단을 갖는 유도 모터를 구동하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 상기 반전기로의 입력 dc 전압과 기준 전압 제한값 간의 차이를 나타내는 데이타와, (2) 상기 반전기로의 상기 입력 dc 전압과 상기 기준 전압 제한값 간의 상기 차이의 변화량을 나타내는 데이타와, (3) 상기 입력 dc 전압의 변화랑을 나타내는 데이타로 구성된 군으로부터 선택된 2개의 양을 입력하여, 상기 출력 주파수에 대한 상기 감속율에 관한 제1 양을 출력하는 제1 퍼지 제어 수단;
    (1) 모터 전류와 상기 기준 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 기준 전류 제한값 간의 상기 차이의 변화량으로 구성된 군으로부터 선택된 2개의 양을 입력하여, 상기 출력 주파수에 대한 상기 감속율에 관한 제2 양을 출력하는 제2 퍼지 제어 수단;
    상기 감속율에 관한 상기 제1 및 제2 양 중 어느 하나를 그들 사이의 대소 관계 비교를 통해 선택하기 위한 선택 수단; 및
    제1 기준 주파수를 생성하도록 상기 파라메타 세팅 수단으로부터 입력된 세트 가속율을 합산하는 적분기를 포함하며, 상기 제1 기준 주파수를 기초로 하여 결정된 출력 주파수로 상기 모터를 감속시키는 동안, 모터 전류가 상기 기준 전류 제한값 근방 또는 그 이상으로 상승하거나 그 근방에 있을 것으로 예측될 때, 또는 입력 dc 전압이 상기 기준 전압 제한값 근방 또는 그 이상으로 상승하거나 그 근방에 있는 것으로 예측될 때, 상기 제1 퍼지 제어 수단은 상기 출력 주파수에 대한 상기 감속율에 관한 상기 제1 양을 결정하도록 동작하여, 상기 입력 dc 전압이 상기 기준 전압 제한값 근방 그리고 그 이하에서 유지되도록 하며, 상기 제2 퍼지 제어 수단은 상기 출력 주파수에 대한 상기 감속율에 관한 상기 제2 양을 결정하도록 동작하여, 상기 모터 전류가 상기 기준 전류 제한값 근방에서 유지되도록 하고,
    상기 선택 수단은 감소된 감속율을 이루게 될 감속율에 관한 양들 중 하나를 선택하도록 동작함으로써, 제1 퍼지측 가속율은 상기 감속율에 관한 상기양들 중 상기 선택된 하나를 기초로 하여 결정되고, 상기 적분기는 상기 퍼지측 감속율을가산함으로써 제2 기준 주파수를 생성하며, 상기 제2 기준 주파수와 상기 제1 기준 주파수의 비교를 통해, 이들로부터 보다 큰 기준 주파수가 보정된 출력 주파수로서 선택됨으로써, 상기 모터를 감속시키는 발전기 주파수 제어장치.
  10. 모터를 구동시키기 위해 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기 및 반전기에 대한 출력 주파수를 결정하는 제어 회로를 갖는 모터를 구동시키기 위한 모터 구동 장치에서,
    모터 구동 장치를 제어하기 위한 반전기 주파수 제어 방법은,
    (1) 모터 전류와 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 전류 제한값 간의 상기 차이의 변화량과, (3) 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 2개의 양을 그 입력으로서 입력하는 퍼지 제어 수단을 사용하여 상기 출력 주파수에 대한 가속 또는 감속율에 관한 양을 출력하는 단계;
    상기 반전기에 대한 상기 출력 주파수에 대응하는 세트 주파수를 입력하는 단계;
    상기 세트 주파수가 상기 출력 주파수와 일치하는 일정한 속도 조건에서, 모터 전류가 상기 전류 제한값 근방 또는 그 이상으로 상승하거나 그 근방에 있는 것으로 예측될 때, 상기 모터 전류가 상기 전류 제한값 근방에서 유지되도록 상기 출력 주파수에 대한 가속 또는 감속율에 관한 상기 양을 선택하는단계; 및
    상기 선택된 양에 따라 보정된 출력 주파수를 생성함으로써, 가속 도는 감속 모드 동작으로 상기 모터를 구동하는 단계를 포함하는 반전기 주파수 제어 방법.
  11. 제25항에 있어서, 상기 출력 주파수에 대한 가속 또는 감속율에 관한 상기 양에 따라 생성된 상기 출력 주파수에 따라 상기 모터를 감속시키는 동안, 상기 세트 주파수가 상기 일정한 속도 동작 시에 상기 출력 주파수보다 크게 될 때, 또는 가속 동작시의 출력 주파수가 상기 일정한 속도로 동작할 시의 출력 주파수와 동일하게 될 때, 상기 출력 주파수에 대한 가속 또는 감속율에 관한 상기 양에 따른 보정된 출력 주파수의 생성이 중단되는 반전기 주파수 제어 방법.
  12. 모터를 구동하기 위해 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기에 대한 출력 주파수를 결정하는 제어 회로와, 상기 출력 주파수에 대한 가속율을 세팅하는 파라메타 세팅 수단을 갖는 유도 모터를 구성하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 모터 전류와 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 전류 제한값 간의 상기 차이의 변화량과, (3) 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 양을 입력하고 출력 주파수에 대한 가속율에 관한 제1 양을 출력하는 제1 퍼지 제어 수단과, 상기 출력 주파수에 대한 상기 가속율에 관한 상기 제1 양에 따라 제1 기준 주파수를 생성하는 제1 적분기를 포함하는 제1 가속 제어 수단;
    (1) 모터 전류와 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 전류제한값 간의 상기 차이의 변화량과, (3) 상기 모터 전류의 변화량으로 구성된 군으로부터 선택된 양을 입력하여 상기 출력 주파수에 대한 상기 가속율에 관한 제2 양을 출력하는 제2 퍼지 제어 수단과, 상기 출력 주파수에 대한 가속율에 관한 상기 제2 양을 기초로 하여 제2 기준 주파수를 생성하는 제2 적분기와, 상기 파라메타 세팅 수단으로부터 입력된 상기 세트 가속율을 합산함으로써 제3 기준 주파수를 생성하는 제3 적분기와, 상기 제2 기준 주파수와 상기 제 3 기준 주파수로부터 보다 작은 주파수를 보정된 출력 주파수로서 선택하는 선택 수단을 포함하는 제2 가속 제어 수단; 및
    상기 제1 가속 제어 수단과 상기 제2 가속 제어 수단 중 어느 하나를 선택함으로써, 상기 선택된 가속 제어 수단이 보정된 출력 주파수를 결정하여, 상기 모터를 가속시키도록 하는 가속 제어 선택 수단을 포함하는 반전기 주파수 제어 장치.
  13. 모터를 구동시키기 위해 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 반전기에 대한 출력 주파수를 결정하는 제어 회로와, 상기 출력 주파수에 대한 감속율을 세팅하는 파라메타 세팅 수단을 갖는 유도 모터를 구동하기 위한 구동 장치에서,
    반전기 주파수 제어 장치가,
    (1) 상기 반전기로의 입력 dc 전압과 기준 전압 제한값 간의 차이와, (2) 상기 반전기로의 입력 dc 전압과 상기 기준 전압 제한값 간의 상기 차이의 변화량과, (3) 상기 입력 dc 전압의 변화량으로 구성된 군으로부터 선택된 양을 입력하는 제l퍼지 제어 수단과, (1) 상기 모터 전류와 기준 전류 제한값 간의 차이와, (2) 상기 모터 전류와 상기 기준 전류 제한값 간의 상기 차이의 변화량으로 구성된 군으로부터 선택된 양을 입력하고 출력 주파수에 대한 감속율에 관한 제1 양을 출력하는 제2 퍼지 제어 수단과, 제1 기준 주파수를 생성하기 위해 상기 출력 주파수의 상기 감속율에 관한 상기 제1 양을 합산하는 제1 적분기를 포함하는 제1 감속 제어 수단;
    (1) 상기 반전기로의 상기 입력 dc 전압과 상기 기준 전압 제한값 간의 상기 차이와, (2) 상기 반전기로의 상기 입력 dc 전압과 상기 기준 전압 제한값간의 상기 차이의 상기 변화량과, (3)상기 입력 dc 전압의 상기 변화량으로 구성된 군으로부터 선택된 양을 입력하여 제2 전류 제한값을 출력하는 제3 퍼지 제어 수단과, (1) 상기 모터 전류와 기준 전류 제한값 간의 상기 차이와, (2) 상기 모터 전류화 상기 기준 전류 제한값 간의 상기 차이의 상기 변화량으로 구성된 군으로부터 선택된 양을 입력하여 상기 출력 주파수에 대한 감속율에 관한 제2 양을 출력하는 제4 퍼지 제어 수단과, 제2 기준 주파수를 생성하기 위해 상기 출력 주파수에 대한 상기 감속율에 관한 상기 제2 양을 합산하는 제2 적분기와, 제3 기준 주파수를 생성하기 위해 상기 파라메타 세팅 수단으로부터 입력된 상기 세트 감속율을 합산하는 제3 적분기와, 상기 제2 기준 주파수와 상기 제3 기준 주파수로부터 더 작은 주파수를 출력 주파수로서 선택하는 선택기를 포함하는 제2 감속 제어 수단; 및
    상기 제1 감속 제어 수단과 상기 제2 감속 제어 수단 중 어느 하나를 선택함으로써, 상기 선택된 감속 제어 수단이 보정된 출력 주파수를 결정하여, 상기 모터를 감속시키도록 하는 감속 제어 수단 선택 수단을 포함하는 반전기 주파수 제어 장치.
  14. 상기 모터를 구동하기 위해 가변 전압, 가변 주파수 ac 전압을 출력하는 반전기와, 상기 모터를 감속시킬 시에 상기 반전기에 대한 입력 dc 전압이 과전압이 되는 것을 방지하는 브레이크 수단과, 상기 반전기에 대한 출력 주파수를 결정하는 제어 회로를 갖는 모터를 구동하기 위한 모터 구동 장치용 반전기 주파수 제어 장치에 있어서,
    반전기 주파수 제어 장치가,
    반전기 입력 dc 전압이 제1 전압 제한값을 초과할 때 상기 반전기의 동작을 중단시키는 보호 회로;
    상기 반전기 입력 dc 전압이 제2 전압 제한값을 초과할 때 상기 브레이크 수단을 가동시키는 브레이크 제어 수단; 및
    (1) 상기 반전기 입력 dc 전압과 제3 전압 제한값 간의 차이와, (2) 상기 반전기 입력 dc 전압과 상기 제3전압 제한값 간의 상기 차이의 변화량과, (3)상기 반전기 입력 dc 전압의 변화량으로 구성된 군으로부터 선택된 양을 포함하는 2개의 양을 그 입력 데이타로서 입력함으로써, 상기 반전기의 상기 출력 주파수가 상기 퍼지 제어 수단으로부터의 출력에 따라 제어되어, 상기 모터를 감속시키는 퍼지 제어 수단을 포함하며,
    상기 제3 전압 제한값은 상기 제1 전압 제한값보다 더 작은 값으로 설정되지만, 상기 제2 전압 제한값보다는 더 큰 값으로 설정되는 반전기 주파수 제어 장치.
KR1019940017488A 1993-07-20 1994-07-20 반전기를 위한 주파수 제어방법과 장치 Expired - Lifetime KR100321465B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5178832A JP3070341B2 (ja) 1993-07-20 1993-07-20 インバータの周波数制御方法及びその装置
JP93-178832 1993-07-20

Publications (2)

Publication Number Publication Date
KR950004716A KR950004716A (ko) 1995-02-18
KR100321465B1 true KR100321465B1 (ko) 2002-06-20

Family

ID=16055451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940017488A Expired - Lifetime KR100321465B1 (ko) 1993-07-20 1994-07-20 반전기를 위한 주파수 제어방법과 장치

Country Status (4)

Country Link
US (1) US5574352A (ko)
JP (1) JP3070341B2 (ko)
KR (1) KR100321465B1 (ko)
DE (1) DE4425547C2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008617A (en) * 1996-05-20 1999-12-28 Hitachi, Ltd. Motor control device for high frequency AC driven motor
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits
JPH10191646A (ja) * 1996-12-26 1998-07-21 Hitachi Ltd インバータ装置
JP2002084776A (ja) * 2000-09-01 2002-03-22 Nippon Densan Corp モータ制御装置
JP2002199773A (ja) 2000-12-27 2002-07-12 Sanden Corp 圧縮機モータ駆動制御方法及び圧縮機駆動用インバータ装置
US6717384B2 (en) * 2002-07-10 2004-04-06 Kentfa Electric Motorbike Corporation Frequency changer protection circuit for controlling the acceleration of an electric vehicle
US7233125B2 (en) * 2005-09-01 2007-06-19 Stmicroelectronics, Inc. System and method for controlling an induction motor
DE102005046961A1 (de) * 2005-09-30 2007-04-12 Siemens Ag Ansteuersystem und Verfahren zur Ansteuerung für einen permanent erregten Elektromotor
TWI316659B (en) * 2006-06-20 2009-11-01 Via Tech Inc Apparatus and method for adjusting system performance
US8279565B2 (en) * 2009-02-20 2012-10-02 Won-Door Corporation Methods and systems relating to overcurrent circuit protection
KR101636080B1 (ko) * 2009-12-24 2016-07-04 두산인프라코어 주식회사 선회 전동기 구동용 인버터 제어 방법
US8421397B2 (en) 2011-04-11 2013-04-16 Eaton Corporation System and method for fast start-up of an induction motor
EP2552003A1 (de) * 2011-07-26 2013-01-30 Siemens Aktiengesellschaft Schaltnetzteil und Verfahren zum Betreiben eines an einen Zwischenkreis angeschlossenen Schaltnetzteils
CN103592983B (zh) * 2013-10-30 2015-10-14 浪潮电子信息产业股份有限公司 一种基于模糊控制的动态电压调节设计方法
JP2017115618A (ja) * 2015-12-22 2017-06-29 株式会社ジェイテクト ポンプ駆動システム
JP7536418B2 (ja) * 2017-10-24 2024-08-20 株式会社日立産機システム 電力変換装置およびその制御方法
US12073668B1 (en) 2023-06-08 2024-08-27 Mercedes-Benz Group AG Machine-learned models for electric vehicle component health monitoring
CN116827177B (zh) * 2023-08-29 2023-12-01 四川普鑫物流自动化设备工程有限公司 一种无刷直流电机转速控制方法、系统、设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783194A (en) * 1980-11-10 1982-05-24 Hitachi Ltd Ac motor controlling device using pulse width modulation inverter
JPS6395857A (ja) * 1986-10-09 1988-04-26 Toshiba Corp インバ−タのスト−ル保護装置
JPH0327797A (ja) * 1989-06-21 1991-02-06 Omron Corp ステッピングモータの角加速度ファジィ制御装置
DE4026995A1 (de) * 1990-08-25 1992-02-27 Thomson Brandt Gmbh Regelkreis
JPH04200285A (ja) * 1990-11-28 1992-07-21 Matsushita Electric Ind Co Ltd サーボモータの制御装置
JPH04217883A (ja) * 1990-09-01 1992-08-07 Kubota Corp 超音波モータの制御装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57135699A (en) * 1981-02-17 1982-08-21 Toshiba Corp Control device for inverter
JPS61207180A (ja) * 1985-03-11 1986-09-13 Toshiba Corp パルス振幅変調方式インバ−タ装置の制御方法
JPS61207179A (ja) * 1985-03-11 1986-09-13 Toshiba Corp パルス振幅変調方式インバ−タ装置の制御方法
JPH0315298A (ja) * 1989-06-12 1991-01-23 Omron Corp ステッピングモータによる搬送制御装置
EP0458974B1 (en) * 1989-12-15 1996-04-24 Anritsu Corporation Inverter-controlled apparatus for carrying and measuring articles
JP2738115B2 (ja) * 1990-03-13 1998-04-08 三菱電機株式会社 加減速制御装置
EP0449169A3 (en) * 1990-03-26 1992-03-25 Matsushita Electric Industrial Co., Ltd. Adaptive control system
JPH04329408A (ja) * 1991-04-30 1992-11-18 Osayasu Sato 機械装置の制御方法
US5272428A (en) * 1992-02-24 1993-12-21 The United States Of America As Represented By The U.S. Environmental Protection Agency Fuzzy logic integrated control method and apparatus to improve motor efficiency

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5783194A (en) * 1980-11-10 1982-05-24 Hitachi Ltd Ac motor controlling device using pulse width modulation inverter
JPS6395857A (ja) * 1986-10-09 1988-04-26 Toshiba Corp インバ−タのスト−ル保護装置
JPH0327797A (ja) * 1989-06-21 1991-02-06 Omron Corp ステッピングモータの角加速度ファジィ制御装置
DE4026995A1 (de) * 1990-08-25 1992-02-27 Thomson Brandt Gmbh Regelkreis
JPH04217883A (ja) * 1990-09-01 1992-08-07 Kubota Corp 超音波モータの制御装置
JPH04200285A (ja) * 1990-11-28 1992-07-21 Matsushita Electric Ind Co Ltd サーボモータの制御装置

Also Published As

Publication number Publication date
DE4425547A1 (de) 1995-01-26
JPH0739183A (ja) 1995-02-07
DE4425547C2 (de) 1998-08-27
US5574352A (en) 1996-11-12
JP3070341B2 (ja) 2000-07-31
KR950004716A (ko) 1995-02-18

Similar Documents

Publication Publication Date Title
KR100321465B1 (ko) 반전기를 위한 주파수 제어방법과 장치
EP2096747B1 (en) Motor driving apparatus
US6229278B1 (en) Voltage and current limiting method and apparatus for a voltage/frequency drive
WO2007013141A1 (ja) エレベーターの制御装置
WO2005039035A2 (ja) 交流電動機の制御方法及び制御装置
JPH0612954B2 (ja) 同期電動機の制御方法
JPWO2019186788A1 (ja) 電動機の制御装置およびエレベータの制御装置
JP4397721B2 (ja) エレベータの制御装置
CN108242899B (zh) 用于控制逆变器的方法
KR100817116B1 (ko) 인버터 시스템의 관성부하 억제 장치 및 그 방법
US20060145649A1 (en) Control method and controller for ac motor
JP2861418B2 (ja) 誘導電動機のトルク制限方法及び制御方法
JP3317125B2 (ja) 誘導電動機の制御方法及び制御装置
JPH07111708A (ja) 電動車用誘導電動機制御装置
JP3484610B2 (ja) 電力変換器の制御装置
KR20210114185A (ko) 인버터 제어장치 및 그 방법
JP3425327B2 (ja) インバータ装置
JPH0270280A (ja) 電動機の制御方法
KR100198151B1 (ko) 적분제한형 앤티-와인드업 제어기
JPH09294396A (ja) 速度制御装置
JPH08242594A (ja) 電力変換装置
JPS6341829B2 (ko)
JP2880808B2 (ja) インバータ装置
JPH11110048A (ja) 位置制御サーボ装置および位置制御系のサーボ制御方法
JP3367734B2 (ja) 共通電源インバータ装置の制御装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940720

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990720

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19940720

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011122

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction

Patent event code: PG17011E01I

Patent event date: 20020726

Comment text: Request for Publication of Correction

Publication date: 20020809

PR1001 Payment of annual fee

Payment date: 20041231

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060103

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070103

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080103

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090105

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100107

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20131219

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20131219

Start annual number: 13

End annual number: 13

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20150120

Termination category: Expiration of duration