[go: up one dir, main page]

KR100320892B1 - 이미지 센서 - Google Patents

이미지 센서 Download PDF

Info

Publication number
KR100320892B1
KR100320892B1 KR1019990030968A KR19990030968A KR100320892B1 KR 100320892 B1 KR100320892 B1 KR 100320892B1 KR 1019990030968 A KR1019990030968 A KR 1019990030968A KR 19990030968 A KR19990030968 A KR 19990030968A KR 100320892 B1 KR100320892 B1 KR 100320892B1
Authority
KR
South Korea
Prior art keywords
voltage
pixel
transistor
coupling capacitor
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990030968A
Other languages
English (en)
Other versions
KR20000012052A (ko
Inventor
무라마쯔요시노리
구로사와스스무
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20000012052A publication Critical patent/KR20000012052A/ko
Application granted granted Critical
Publication of KR100320892B1 publication Critical patent/KR100320892B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Picture Signal Circuits (AREA)

Abstract

신호 출력용의 소스 폴로워(source follower)를 구성하는 트랜지스터의 임계 전압 분산을 보상하는 이미지 센서를 개시한다. 개시된 이미지 센서는 트랜지스터를 통하여 픽셀의 출력 전압이 인가되는 결합 캐패시터와, 상기 결합 캐패시터의 노드 S/Hn에서의 전압을 판독하기 위한 소스 폴로워로 된 트랜지스터를 구비한다. 상기 이미지 센서는 트랜지스터의 드레인을 전원 전압으로서 사용하고, 트랜지스터를 턴 온하여 노드 S/Hn을 전원 전압으로 프리챠지시킨 다음, 트랜지스터를 턴 온하여 노드 S/Hn의 전압을 일정 전압 및 트랜지스터의 임계 전압으로 클램프시키고, 다시 트랜지스터를 턴 온하여 픽셀 노광시에 생성된 출력 전압을 캐패시터에 인가하고, 다음 트랜지스터의 드레인을 전원 전압으로 복원함으로써 및 다시 트랜지스터를 턴 온함으로써 픽셀 비노광시에 생성된 출력 전압을 캐패시터에 인가시키도록 구성된다.

Description

이미지 센서{IMAGE SENSOR}
본 발명은 이미지 센서에 관한 것으로서, 특히 픽셀의 광전 변환 전압을 외측에 출력하도록 소스 폴로워를 구성하는 트랜지스터의 임계 전압의 분산이 보상되는 MOS(Metal Oxide Semiconductor)형 이미지 센서에 관한 것이다.
이미지 센서란, 광 이미지 정보를 TV 카메라 등의 전기적 신호로 변환시키는 센서이다. MOS형 이미지 센서는, 특히, 광전 변환 소자로서의 광 다이오드 및 MOS형 FET(Field Effect Transistor)로 이루어지는 주변 소자를 구비하도록 구성되며, 전력 소비가 낮고 비용이 저렴하다는 등의 특징을 가진다.
도 5는 종래의 MOS형 이미지 센서의 구성을 예시한 블록도이다. 이하, 도 5를 참조하여, MOS형 이미지 센서의 구성 및 동작을 설명한다.
도 5에 도시한 바와 같이, 종래의 MOS형 이미지 센서는, 많은 단위 픽셀 (즉, 화상 요소)(30)가 수평 (로우) 방향 및 수직 (컬럼) 방향으로 매트릭스 형태로 배열되어 있는 픽셀 어레이(31), 어드레스 디코더(32), 수직 시프트 레지스터(33), 수직 드라이버(34), 클럭 제어 회로(35), 노이즈 제어 회로(36) 및 수평 시프트 레지스터(37)로 이루어져 있다.
단위 픽셀(30)은 광전 변환 소자인 광 다이오드(301), 광 다이오드를 전원 전압 Vcc로 리셋시키는 트랜지스터(302), 광 다이오드(301)의 광전 변환 전압을 증폭시키는 트랜지스터, 및 워드선(WL)이 활성화되는 경우에 증폭용 트랜지스터(303)를 비트선(BL)에 접속하는 판독 트랜지스터로 이루어져 있다.
도시 생략된 제어 회로로부터 판독된 어드레스 신호는 어드레스 디코더(32)를 거쳐 두 개의 신호로 분리되어, 하나의 신호는 수직 방향으로 진행하고 다른 하나의 신호는 수평 방향으로 진행한다. 수직 방향의 어드레스 신호를 수신하는 경우, 수직 시프트 레지스터(33)는 수직 방향으로 순차적으로 시프트되는 판독 제어 신호를 발생시킨다. 이 제어 신호는 순차적으로 각각의 워드선(WL)에 공급되어, 각각의 워드선에 대한 픽셀 어레이(31)의 픽셀이 판독될 수 있게 한다. 한편, 수평 방향의 어드레스 신호를 수신하는 경우, 수평 시프트 레지스터(37)는 비트선(BL)을 순차적으로 선택하여 노이즈 제어 회로(36)에 접속시키며 워드선(WX) 및 비트선(BL)의 교차점의 매 단위 픽셀마다 광 다이오드(301)의 광전 변환 전압을 판독하며, 노이즈 제어 후, 이미지 신호 출력을 발생시킨다. 이 때, 노이즈 제어 회로(36)는 광 다이오드(301)로부터 공급된 광전 변환 출력을 중첩시키는 방식으로 발생되는 각각의 게이트 트랜지스터의 동작을 스위칭함으로써 유발된 노이즈를 제거하도록 구성된다.
종래, 이러한 MOS형 이미지 센서의 출력을 판독하고 노이즈를 제거하기 위한 다양한 유형의 회로들이 있었다.
도 6은 종래의 이미지 센서를 예시한 블록도이며, 도 7은 도 6에 도시한 회로의 동작을 도시한 타이밍차트이다.
도 6에 도시한 바와 같이, 종래의 이미지 센서는, 임의의 n번째 선 (n=0, 1, 2, …) 및 이미지 센서를 구성하는 픽셀 어레이의 임의의 n번째 스트링에 이웃하는 n+1번째 스트링에 위치된 단위 픽셀(41, 42), n번째 스트링과 n+1번째 스트링 상에각각 위치하는 노이즈 제어 회로(43, 44), 노이즈 제어 회로(43)의 트랜지스터(203) 등과 함께 소스 폴로워를 구성하는 전류원(45), 소스 폴로워를 구성하는 P 채널 트랜지스터(46), 전류원(47) 및 P 채널 트랜지스터(48)로 구성되어 있다. 픽셀 어레이를 구성하는 선과 스트링의 수는 임의로 구성된다.
픽셀(41)은 광전 변환 소자인 광 다이오드(101), N 채널 트랜지스터(102, 103, 104) 및 전류원(105)으로 이루어져 있다.
광 다이오드(101)는 단위 픽셀에 입사되는 광을 전기적 신호로 변환시키도록 구성된다. 트랜지스터(102)는 n번째 선 상의 리셋 제어 신호(RSTn)에 따라 광 다이오드(101)의 초기 전압을 전원 전압 Vcc로 리셋시킨다. 트랜지스터(103)는 소스 폴로워를 구성하여 전류원(105)과 함께 광 다이오드(101)의 광전 변환 전압을 증폭시킨다. 트랜지스터(104)는 n번째 선 상의 워드선 판독 제어 신호 WLn에 따라 n번째 스트링 상의 데이터 출력선 DATAn을 통해 트랜지스터(103)를 전류원(105)에 접속시키는 역할을 한다. 전류원(105)은 트랜지스터(104)로 구성된 게이트를 통해 접속된 트랜지스터(103)에 일정한 전류를 공급한다. 픽셀(42)의 구성 및 기능은 픽셀(41)의 구성 및 기능과 동일하다.
노이즈 제어 회로(43)는 N 채널 트랜지스터(201, 203, 204), 결합 캐패시터(coupling capacitor:202) 및 P 채널 트랜지스터(205)로 구성된다.
트랜지스터(201)는 신호 전압 판독 제어 신호 SHS에 따라 데이터 출력선 DATAn을 결합 캐패시터(202)에 접속시킨다. 결합 캐패시터는 데이터 출력선 DATAn의 출력 전압의 변화를 노드 S/Hn에 전송시키는 작용을 한다. 트랜지스터(203)는 전류원(45)과 함게 소스 폴로워를 구성하며 노드 S/Hn의 전압을 트랜지스터(46)에 출력한다. 트랜지스터(204)는 비트선 판독 제어 신호 YSWn에 따라 트랜지스터(203)를 전류원(45)에 접속시킨다. 트랜지스터(205)는 클램프 제어 신호 OCI에 따라 노드 S/Hn를 전력 공급원 OCVn에 접속시킨다. 노이즈 제어 회로(44) 및 도시 생략된 다른 노이즈 제어 회로의 구성 및 기능은 노이즈 제어 회로(43)의 구성 및 기능과 동일하다.
전류원(45)은 트랜지스터(203) 등에 일정한 전류를 공급한다. 트랜지스터(46)는 전류원(47)과 함게 소스 폴로워를 구성하며 게이트의 전압에 따라 출력 전압 Vout을 출력한다. 트랜지스터(48)는 출력 인에이블 신호(OE)에 따라 트랜지스터(46)를 전류원(47)에 접속시킨다.
도 7을 참조하여, 도 6에 도시된 종래의 이미지 센서의 동작을 설명한다. 픽셀(41) 및 노이즈 제어 회로(43)의 동작을 주로 설명하지만, 픽셀(42)과 도시 생략된 다른 픽셀들 및 노이즈 제어 회로(44)와 도시 생략된 다른 노이즈 제어 회로의 동작은 상술한 바와 동일하다. 수직 판독 제어 신호 IRASB를 LOW로 함으로써, 픽셀 어레이의 수직 어드레스가 순차적으로 지정된다. 그리고, 신호 전압 판독 제어 신호 SHS를 HIGH로 함으로써, 트랜지스터(201)로 구성된 게이트가 ON이 되어, 데이터 출력선 DATAn이 결합 캐피시터(202)에 접속되게 한다. 이어서, 지정된 어드레스에 따라, 워드선 판독 제어 신호 WLn가 HIGH로 되며 클램프 제어 신호 OCI가 LOW로 된다.
리셋 제어 신호 RSTn가 이전의 리셋 동작에 의해 HIGH로 되고트랜지스터(102)로 구성된 게이트가 ON이 되는 경우에, 광 다이오드(101)가 일정 시간동안 노광되면서 전원 전압 Vcc로 충전되면, 그 전압은 입사광 레벨에 응답하여 떨어진다. 이 때, 워드 판독 제어 신호 WLN가 HIGH로 되므로, 트랜지스터(104)로 구성된 게이트는 ON이 되어, 광 다이오드가 노광될 때에 발생된 광전 변환 전압이 트랜지스터(103)로 구성된 소스 폴로워를 통해 데이터 출력선 DATAn에 출력되게 한다.
이 상태에서, 신호 전압 판독 제어 신호 SHS는 HIGH로 되고 트랜지스터(201)로 구성된 게이트는 ON이 되므로, 데이터 출력선 DATAn의 전압이 결합 캐패시터(202)에 인가된다. 이 때, 클램프 제어 신호 OCI가 LOW로 되므로, 트랜지스터(205)로 구성된 게이트는 ON이 되고, 동시에, 전원 OCVn의 전압이 전압 V1까지 떨어지므로, 노드 S/Hn이 전압 V1 상에 클램프되고, 데이터 출력선 DATAn의 전압이 결합 캐패시터(202)에 의해 판독된다.
아울러, 신호 전압 판독 제어 신호 SHS를 LOW로 만들어 트랜지스터(201)로 구성된 게이트를 일시적으로 ON으로 함으로써, 또한 클램프 제어 신호 OCI를 HIGH로 만들어 트랜지스터(205)로 구성된 게이트를 OFF로 함으로써, 전원 OCVn의 전압을 전원 전압 Vcc으로 복귀시킬 수 있다.
이어서, 리셋 제어 신호 RSTn을 HIGH로 만들어, 트랜지스터(102)로 구성된 게이트가 ON이 되게 함으로써, 광 다이오드(101)가 전원 전압 Vcc로 충전되게 한다. 그 후, 리셋 제어 신호 RSTn이 ON되고 트랜지스터(102)로 구성된 게이트가 OFF된 후, 전압 판독 제어 신호 SHS를 다시 HIGH로 만들고 트랜지스터(201)로 구성된 게이트를 ON시킴으로써, 광 다이오드가 노광되지 않을 때 발생된 광전 변환 전압이 결합 캐패시터에 인가된다. 이에 의해, 다음의 수학식 1로 표현된 출력이 결합 캐패시터(202)를 통해 노드 S/Hn에서 판독된다.
이 때, 비트 선 판독 제어 신호 YSWn을 HIGH로 만들면, 트랜지스터(204)로 구성된 게이트가 ON되고, 노드 S/Hn의 전압이 트랜지스터(203)로 구성된 소스 폴로워를 통해 트랜지스터(46)의 게이트에 출력된다. 이 상태에서, 출력 인에이블 신호 OE가 LOW로 되므로, 트랜지스터(48)로 구성된 게이트가 ON되어, 출력 전압 Vout가 트랜지스터(46)로 구성된 소스 폴로워를 통해 출력되게 한다.
상술한 수학식 1에 나타낸 바와 같이, 출력 전압 Vout는 비노광 시간에 발생된 광전 전압과 노광 시간에 발생된 광전 전압의 차분에 대응하므로, 도시 생략된 외부 회로에서, 이 출력 전압 Vout에 의해, 픽셀(41) 및 노이즈 제어 회로(43)의 게이트를 구성하는 각각의 트랜지스터의 동작들을 스위칭함으로써 유발된 노이즈가 제거되었거나, 픽셀(11)의 소스 폴로워를 구성하는 트랜지스터(103)의 임계값의 분산이 오프셋되었거나 제거된 신호 전압을 얻을 수 있다.
그러나, 상술한 종래의 이미지 센서에서는, 픽셀이 노광되지 않을 때 발생된 광전 변환 전압 및 노광되었을 때 발생된 광전 변환 전압간의 감산이 수행되더라도, 예를 들어 노이즈 제어 회로(43)의 출력들을 결합하기 위한 소스 폴로워를 구성하는 트랜지스터(203)의 임계 전압의 분산을 오프셋 및 제거할 수 없어, 출력 신호 Vout가 트랜지스터(202)의 임계 전압의 분산에 의해 영향을 받는 문제점이 있다.
본 발명은 각 컬럼의 신호 출력을 외부로 출력하기 위해 소스 폴로워를 구성하는 트랜지스터의 임계 전압이 분산됨으로써 각 컬럼의 출력 전압이 영향 받지 않도록 하는 이미지 센서를 제공하는 데 그 목적이 있다.
본 발명의 제1 양태에 따르면, 이미지 센서에 있어서,
픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터(coupling capacitor), 및
상기 결합 캐패시터의 출력측 노드에서 생성된 출력이, 상기 픽셀이 노광되지 않을 때 생성된 광전 변환 전압과, 상기 픽셀이 노광었을 때 생성된 광전 변환 전압의 차(remainder)로서 취해지는 소스 폴로워(source follower)를 포함하되,
상기 캐패시터의 상기 출력측 노드는 일정 전압과, 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프되고, 상기 픽셀 노광시에 생성된 상기 광전 변환 전압을 판독한 다음, 상기 픽셀 비노광시 생성된 상기 광전 변환 전압을 판독하는 이미지 센서를 제공한다.
본 발명의 제2 양태에 따르면, 이미지 센서에 있어서, 픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터, 및
상기 결합 캐패시터의 출력측 노드에서 생성된 출력이, 상기 픽셀이 노광되지 않을 때 생성된 광전 변환 전압과, 상기 픽셀이 노광었을 때 생성된 광전 변환 전압의 차로서 취해지는 소스 폴로워를 포함하되,
상기 픽셀 노광시 생성된 상기 광전 변환 전압 판독시, 상기 소스 폴로워를 구성하는 트랜지스터의 드레인을 일정 전압으로 클램프하고, 상기 트랜지스터의 게이트 및 소스가 게이트 수단을 통해 접속되고, 상기 픽셀 비노광시 생성된 상기 광전 변환 전압 판독시 상기 게이트 수단이 턴 오프됨과 동시에 상기 드레인의 상기 클램프를 해제하는 이미지 센서를 제공한다.
본 발명의 제3 양태에 따르면, 이미지 센서에 있어서, 상기 데이터 출력선의 신호 전압이 판독될 때 턴 온되는 제1 게이트 수단을 통해 컬럼마다 데이터 출력선에 접속되는 결합 캐패시터,
및 상기 결합 캐패시터의 출력측 노드에서의 전압을 판독하기 위해 사용되는 소스 폴로워를 포함하되,
상기 소스 폴로워를 구성하는 트랜지스터의 드레인과 상기 노드 사이에 접속된 제2 게이트를 턴 온하여, 상기 노드를 전원 전압으로 프리챠지시킨 다음, 상기 트랜지스터의 게이트와 소스 사이에 접속된 제3 게이트 수단을 턴 온시키고, 상기 트랜지스터의 드레인 전압을 일정 레벨로까지 떨어뜨린 상태로 상기 제1 게이트 수단을 턴 온하여 상기 픽셀 노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가한 다음, 상기 트랜지스터의 드레인 전압을 전원 전압으로 복원시킨 상태로 다시 상기 제1 게이트 수단을 턴 온하여, 상기 픽셀 비노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가하는 이미지 센서를 제공한다.
상술한 설명에서, 바람직한 모드로서 상기 픽셀은 캐소드가 접지되고, 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드, 및 데이터 판독시 상기 광 다이오드의 상기 애노드의 전압을 상기 데이터 출력선에 출력하기 위해 사용되는 소스 폴로워를 포함한다.
본 발명의 제4 양태에 따르면, 이미지 센서에 있어서, 픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터, 및
상기 결합 캐패시터의 출력측에 있는 노드에서 생성된 출력이, 상기 픽셀이 노광되지 않을 때 생성된 광전 변환 전압과, 상기 픽셀이 노광었을 때 생성된 광전 변환 전압의 차로서 취해지는 소스 폴로워를 포함하되,
상기 결합 캐패시터의 상기 출력측 노드는 일정 전압과, 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프되고, 상기 픽셀 비노광시 생성된 상기 광전 변환 전압을 판독한 다음, 상기 픽셀 노광시 생성된 상기 광전 변환 전압을 판독하는 이미지 센서를 제공한다.
본 발명의 제5 양태에 따르면, 이미지 센서에 있어서, 픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터, 및
상기 결합 캐패시터의 출력측에 있는 노드에서 생성된 출력이, 상기 픽셀이노광되지 않을 때 생성된 광전 변환 전압과, 상기 픽셀이 노광었을 때 생성된 광전 변환 전압의 차로서 취해지는 소스 폴로워를 포함하되,
상기 픽셀 비노광시 생성된 상기 광전 변환 전압 판독 시, 광 다이오드가 상기 픽셀과 아이솔레이트되면서, 상기 소스 폴로워를 구성하는 트랜지스터의 드레인 전압은 일정 전압으로 떨어지고, 동시에 상기 트랜지스터의 게이트 및 소스가 게이트 수단을 통해 접속되고, 상기 픽셀 노광시 생성된 상기 광전 변환 전압 판독시, 상기 광 다이오드를 픽셀에 접속하고 상기 게이트 수단이 턴 오프됨과 동시에 상기 드레인 전압이 원래 레벨로 복원되는 이미지 센서를 제공한다.
본 발명의 제6 양태에 따르면, 이미지 센서에 있어서, 상기 데이터 출력선의 신호 전압이 판독될 때 턴 온되는 제1 게이트 수단을 통해 컬럼마다 데이터 출력선에 접속되는 결합 캐패시터, 및
상기 결합 캐패시터의 출력 측에 있는 노드에서의 전압을 판독하기 위해 사용되는 소스 폴로워를 포함하되,
광 다이오드가 픽셀로부터 아이솔레이트되면서, 트랜지스터의 게이트와 소스 사이의 제2 게이트가 상기 소스 폴로워를 구성하고, 동시에 상기 트랜지스터의 드레인을 일정 전압으로 떨어뜨린 상태로, 상기 제1 게이트 수단을 턴 온하여 상기 픽셀 노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가한 다음, 상기 광 다이오드를 상기 픽셀에 접속하고 상기 트랜지스터의 드레인 전압을 전원 전압으로 복원시킨 상태로, 상기 제1 게이트 수단을 다시 턴 온하여, 상기 픽셀 비노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에인가하는 이미지 센서를 제공한다.
상술한 설명에서, 바람직한 모드로서, 상기 픽셀은 캐소드가 접지되고 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드를 구비하고, 상기 소스 폴로워는 데이터가 판독될 때 상기 광 다이오드의 상기 애노드 전압을 상기 데이터 출력선으로 출력하기 위해 사용되고, 제4 게이트 수단이 상기 픽셀로부터 상기 광 다이오드를 아이솔레이트하기 위해 사용되는 이미지 센서를 제공한다.
도 1은 본 발명의 제1 실시예에 따른 이미지 센서의 전기적 구성을 도시하는 블럭도.
도 2는 도 1에 도시된 이미지 센서의 동작을 설명하는 타이밍도.
도 3은 본 발명의 제2 실시예에 따른 이미지 센서의 전기적 구성을 도시하는 블럭도.
도 4는 도 3에 도시된 이미지 센서의 동작을 설명하는 타이밍도.
도 5는 종래 MOS형 이미지 센서의 블럭도.
도 6은 종래 임지 센서의 블럭도.
도 7은 도 6에 도시된 종래 이미지 센서의 동작을 도시하는 타이밍도.
〈도면의 주요부분에 대한 부호의 설명〉
11, 12, 21, 22 : 픽셀
13, 14, 23, 24 : 노이즈 제어 회로
106, 201, 203, 206 : N 채널 트랜지스터
202 : 결합 캐패시터
205 : P 채널 트랜지스터
본 발명은 첨부된 도면을 참조로 한 다양한 실시예를 사용하여 좀더 상세히 기술하기로 한다.
제1 실시예
도 1은 본 발명의 제1 실시예에 따른 이미지 센서의 전기적 구성을 도시하는 블록도이다. 도 2는 도 1에 도시된 이미지 센서의 동작을 도시하는 타이밍 챠트이다.
도 1을 참조하면, 이미지 센서는, 그 이미지 센서를 구성하는 픽셀 어레이에서 임의의 n번째 행과, 임의의 n번째 열에 이웃하는 n+1번째 열에 위치하는 단위 픽셀(11 및 12), 각각 n번째 열과 n+1번째 열에 위치하는 노이즈 제어 회로(13 및 14), 노이즈 제어 회로(13)의 트랜지스터(203) 등과 함께 소스 폴로워를 구성하는 전류원(15), 소스 폴로워를 구성하는 P 채널 트랜지스터(16), 전류원(17) 및 P 채널 트랜지스터(18)로 이루어진다. 픽셀 어레이를 구성하는 행과 열의 수는 임의로 결정된다. 픽셀(11)은 광전 변환 소자인 광 다이오드(19), N 채널트랜지스터(102, 103 및 104), 및 전류원(105)을 포함하며, 도 6에 도시된 픽셀(41)과 동일한 구성 및 기능을 가진다. 픽셀(12)과 그 밖에 도시되지 않은 픽셀들은 픽셀(11)과 동일한 구성 및 기능을 가진다.
노이즈 제어 회로(13)는 N 채널 트랜지스터(201, 203, 204 및 206), 결합 캐패시터(202), 및 P 채널 트랜지스터(205)로 구성된다. 이 중 트랜지스터(206)를 제외한 부분의 구성과 기능은, 도 6에 도시된 노이즈 제어 회로(43)와 동일하다. 데이터 출력선 DATAn의 전압이 결합 캐패시터(202)에 인가되면, 트랜지스터(206)는 노드 S/Hn의 전압을 전원 OCVn의 전압 V1과 트랜지스터(203)의 임계 전압 Vt의 합으로 클램프한다. 노이즈 제어 회로(14) 및 도시되지 않은 그 밖의 노이즈 제어 회로의 구성 및 기능은 노이즈 제어 회로(13)와 동일하다.
또한, 전류원(15, 17) 및 트랜지스터(16, 18)의 구성과 기능은 도 6에 도시된 전류원(45, 47) 및 트랜지스터(46, 48)와 동일하다.
상기와 같이 구성된 이미지 센서의 동작이 도 2를 참조로 설명된다. 픽셀(11) 및 노이즈 제어 회로(13)의 동작이 주로 설명되지만, 픽셀(12)과 도시되지 않은 다른 픽셀들, 및 노이즈 제어 회로(14)와 도시되지 않은 다른 노이즈 제어 회로들의 동작 원리는 여기에 설명되는 픽셀(11) 및 노이즈 제어 회로(13)와 동일하다.
수직 판독 제어 신호를 LOW로 함으로써, 픽셀 어레이의 수직 어드레스가 순차적으로 지정된다. 신호 전압 판독 제어 신호를 HIGH로 함으로써, 트랜지스터(201)로 이루어진 게이트가 턴 온되어, 데이터 출력선 DATAn이 결합 캐패시터(202)에 접속된다. 또한, 클램프 제어 신호 OCI를 LOW로 함으로써, 트랜지스터(205)로 이루어진 게이트가 턴 온되어, 결합 캐패시터(202)의 출력측 노드 S/Hn가 전원 OCVn에 의해 전원 전압 Vcc로 프리챠지된다.
선행 리셋 동작에 의해 리셋 제어 신호 RSTn가 HIGH로 되고, 트랜지스터(102)로 이루어진 게이트가 턴 온될 때, 광 다이오드(101)가 전원 전압 Vcc로 충전되고 있는 상태로 일정 시간동안 노광되면, 그 전압은 입사광 레벨에 응답하여 저하된다.
이러한 상태에서 클램프 제어 신호 OCI를 HIGH로 하고, 트랜지스터(205)로 이루어진 게이트를 턴 오프함으로써, 노드 S/Hn는 전원 OCVn으로부터 절연되고, 지정된 수직 어드레스에 따라 워드선 판독 제어 신호 WLn을 HIGH로 함으로써, 트랜지스터(104)로 이루어진 게이트가 턴 온되어, 광 다이오드(101)가 노광되는 때의 광전 변환 전압이 트랜지스터(103) 및 전류원(105)을 포함하는 소스 폴로워를 통해 데이터 출력선 DATAn에 공급되게 한다.
이와 동시에, 판독 제어 신호 OCS의 임계 전압을 HIGH로 함으로써 트랜지스터(206)로 이루어진 게이트가 턴 온되고, 동시에 전원 OCVn의 전압을 전압 V1으로 강하하여 노드 S/Hn는 전압 V1+Vt(Vt는 트랜지스터(203)의 임계 전압임)로 클램프되며, 이 상태에서 데이터 출력선 DATAn의 전압은 결합 캐패시터(202)에 의해 판독된다.
그 다음, 신호 전압 판독 제어 신호 SHS를 LOW로 하여 결합 캐패시터(202)를 데이터 출력선 DATAn으로부터 절연시키고, 임계 판독 제어 신호 OCS를 LOW로 하여 트랜지스터(206)로 이루어진 게이트를 턴 오프하고 전원 OCVn을 전원 전압 Vcc으로 복구시킨 후, 리셋 제어 신호 RSTn를 HIGH로 하여 트랜지스터(102)로 이루어진 게이트를 턴 온함으로써, 광 다이오드(101)가 전원 전압 Vcc으로 충전된다. 리셋 제어 신호 RSTn가 턴 오프된 후, 전원 판독 제어 신호 SHS를 다시 HIGH로 함으로써, 트랜지스터(201)로 이루어진 게이트가 턴 온되며, 비노광 상태에서 광 다이오드(101)의 광전 변환 전압이 결합 캐패시터(202)에 인가되면, 하기의 수학식 (2)에 의해 표현되는 전압이 결합 캐패시터(202)을 통해 노드 S/Hn에 의해 판독된다.
이 때, 비트선 판독 제어 신호 YSWn를 HIGH로 함으로써, 트랜지스터(204)로 이루어진 게이트가 턴 온되고, 따라서 노드 S/Hn의 전압이 트랜지스터(203) 및 전류원(15)을 포함하는 소스 폴로워를 통해 트랜지스터(16)의 게이트로 출력된다. 이 상태에서, 출력 인에이블 신호 OE를 LOW로 함으로써, 트랜지스터(16)로 이루어진 게이트가 턴 온되고, 트랜지스터(16) 및 전류원(17)을 포함하는 소스 폴로워를 통해 출력 전압 Vout이 생성된다.
수학식 (2)에서 나타난 바와 같이, 출력 전압은 비노광시 생성된 광전 전압과 노광시에 생성된 광전 전압 간의 차에 대응하기 때문에, 도시되지 않은 외부 회로에서, 출력 전압 Vout에 의해, 픽셀(11) 및 노이즈 제어 회로(13)의 게이트를 구성하는 각각의 트랜지스터의 스위칭 동작에 의해 발생하는 노이즈가 제거되거나,픽셀(11)의 소스 폴로워를 구성하는 트랜지스터(103)의 임계값의 분산이 상쇄되어 제거된 신호 전압이 획득되며, 컬럼마다의 신호 출력용 소스 폴로워를 구성하는 트랜지스터(203)의 임계 전압 Vt이 노드 S/Hn의 전압에 가산되기 때문에, 이 트랜지스터의 임계 전압의 분산은 상쇄되어 제거될 수 있으며, 그에 따라 동작 특성의 변동도 보상될 수 있다.
본 실시예에 따른 이미지 센서에서, 컬럼마다의 신호 출력용 소스 폴로워를 구성하는 트랜지스터의 임계 전압이 상쇄된 출력 전압이 획득되기 때문에, 임계 전압의 분산에 의해 야기되는 동작 특성의 변동이 보상될 수 있는 픽셀의 신호 전압 을 얻을 수 있다.
제2 실시예
도 3은 본 발명의 제2 실시예에 따른 이미지 센서의 전기적 구성을 도시하는 블록도이다. 도 4는 도 3에 도시된 이미지 센서의 동작을 도시하는 타이밍 챠트이다.
도 3을 참조하면, 이미지 센서는, 그 이미지 센서를 구성하는 픽셀 어레이에서 임의의 n번째 행과, 임의의 n번째 열에 이웃하는 n+1번째 열에 위치하는 단위 픽셀(21 및 22), 각각 n번째 열과 n+1번째 열에 위치하는 노이즈 제어 회로(23 및 24), 노이즈 제어 회로(23)의 트랜지스터(203) 등과 함께 소스 폴로워를 구성하는 전류원(25), 게이트를 구성하는 P 채널 트랜지스터(28)로 이루어진다. 픽셀 어레이를 구성하는 행과 열의 수는 임의로 결정된다.
픽셀(21)은 광전 변환 소자인 광 다이오드(101), N 채널 트랜지스터(102,103 및 104), 및 전류원(105)을 포함한다. 이 중 트랜지스터(106)를 제외한 부분의 구성과 기능은, 도 6에 도시된 노이즈 제어 회로(43)와 동일하다.
트랜지스터(106)는, 광 다이오드 접속 제어 신호 TGn에 따라, 광 다이오드(101)의 애노드를 트랜지스터(102, 103)에 접속시킨다. 픽셀(22)과 도시되지 않은 다른 픽셀들의 구성 및 기능은 픽셀(21)과 동일하다.
노이즈 제어 회로(23)는 N 채널 트랜지스터(201, 203, 204 및 206)와 결합 캐패시터(202)으로 구성된다. 트랜지스터(201, 203, 204)와 결합 캐패시터(202)을 포함하는 부분들의 구성 및 기능은 도 6에 도시된 노이즈 제어 회로(23)와 동일하지만, 노이즈 제어 회로(23)는 노이즈 제어 회로(43)가 가지고 있던 트랜지스터(205)를 포함하지 않는다.
트랜지스터(206)는 노드 S/Hn의 전압을 전원 OCVn의 전압 V1과 트랜지스터(203)의 임계 전압 Vt의 합으로 클램프한다. 노이즈 제어 회로(24) 및 도시되지 않은 다른 노이즈 제어 회로들의 구성 및 기능은 노이즈 제어 회로(23)와 동일하다.
전류원(25, 27) 및 트랜지스터(26, 28)의 구성과 기능은 전류원(45, 47) 및 트랜지스터(46, 48)와 동일하다.
제2 실시예에 따른 이미지 센서의 동작이 도 4를 참조하여 설명된다.
수직 판독 제어 신호를 LOW로 함으로써, 픽셀 어레이의 수직 어드레스가 순차적으로 지정된다. 이 상태에서, 광 다이오드 접속 제어 신호 TGn를 LOW로 함으로써, 트랜지스터(106)로 이루어진 게이트가 턴 오프되어 광 다이오드(101)를 픽셀로부터 절연시킨다. 워드 판독 신호 WLn가 지정된 수직 어드레스에 따라 HIGH로 되면, 트랜지스터(104)로 이루어진 게이트가 턴 온되어 트랜지스터(103) 및 전류원(105)을 접속시킨다. 또한, 리셋 제어 신호 RSTn를 HIGH로 함으로써, 트랜지스터(102)로 이루어진 게이트가 턴 온되어 트랜지스터(103)의 게이트가 전원 전압 Vcc로 충전된다. 이와 동시에, 신호 전압 판독 제어 신호 SHS 및 임계 판독 제어 신호 OCS를 HIGH로 함으로써, 트랜지스터(210)로 구성된 게이트가 신호 SHS에 의해 턴 온되어 데이터 출력선 DATAn이 트랜지스터(103)로 이루어진 소스 폴로워로부터의 출력을 전송하는 데 사용되고, 전류원(105)이 결합 캐패시터(202)에 접속된 후, 광 다이오드(101)가 노광되지 않을 때 생성된 광전 변환 전압과 동등한 전압이 결합 캐패시터(202)으로부터 판독되는 동시에, 트랜지스터(206)로 이루어진 게이트가 OCS 신호에 의해 턴 온되어 전원 OCVn의 전압이 일정 전압 V1으로 저하되고, 그 결과 결합 캐패시터(202)이 출력측의 노드 S/Hn의 전압이 V1+Vt (Vt는 트랜지스터(203)의 임계 전압임) 으로 클램프된다.
그 다음, 임계 판독 신호 OCS를 LOW로 함으로써, 트랜지스터(209)로 이루어진 게이트가 턴 오프되고 전원 OCVn의 전압이 전원 전압 Vcc로 복구되며, 신호 전압 판독 제어 신호 SHS를 LOW로 함으로써, 트랜지스터로 이루어진 게이트가 턴 오프되어 데이터 출력선 DATAn이 결합 캐패시터(202)로부터 절연된다. 또한, 리셋 제어 신호 RSTn을 LOW로 함으로써, 트랜지스터(103)의 게이트가 전압 Vcc인 전원으로부터 절연된다.
그 다음, 광 다이오드 접속 제어 신호 TGn을 HIGH로 함으로써트랜지스터(106)로 이루어진 게이트가 턴 온되어 광 다이오드(101)의 노드가 트랜지스터(103)의 게이트에 접속되고, 신호 전압 판독 제어 신호 SHS를 HIGH로 함으로써, 트랜지스터(201)로 이루어진 게이트가 턴 온되어 데이터 출력선 DATAn이 결합 캐패시터(202)에 접속되며, 광 다이오드(101)의 광 다이오드 변환 전압이 데이터 출력선 DATAn을 통해 결합 캐패시터(202)에 인가되면, 하기의 수학식 (3)에 의해 표현되는 전압이 결합 캐패시터(202)을 통해 노드 S/Hn에 의해 판독된다.
이 때, 비트선 판독 제어 신호 SWn를 HIGH로 함으로써, 트랜지스터(204)로 이루어진 게이트가 턴 온되고, 따라서 노드 S/Hn의 전압이 트랜지스터(203) 및 전류원(26)을 포함하는 소스 폴로워를 통해 게이트로 출력된다. 이 상태에서, 출력 인에이블 신호 OE를 LOW로 함으로써, 트랜지스터(28)로 이루어진 게이트가 턴 온되고, 트랜지스터(26) 및 전류원(27)을 포함하는 폴로워를 통해 출력 전압 Vout이 생성된다.
수학식 (3)에서 나타난 바와 같이, 출력 전압 Vout은 비노광시 생성된 광전 전압과 노광시에 생성된 광전 전압 간의 차에 대응하기 때문에, 도시되지 않은 외부 회로에서, 출력 전압 Vout에 의해, 픽셀(21) 및 노이즈 제어 회로(23)의 게이트를 구성하는 각각의 트랜지스터의 스위칭 동작에 의해 발생하는 노이즈가 제거되거나, 픽셀(21)의 소스 폴로워를 구성하는 트랜지스터(103)의 임계 전압의 분산이 상쇄되어 제거된 신호 전압이 획득되며, 컬럼마다의 신호 출력용 소스 폴로워를 구성하는 트랜지스터(203)의 임계 전압 Vt이 노드 S/Hn의 전압에 가산되기 때문에, 이 트랜지스터의 임계 전압의 분산은 상쇄되어 제거될 수 있으며, 그에 따라 동작 특성의 변동도 보상될 수 있다.
본 실시예에 따른 이미지 센서에서, 컬럼마다의 신호 출력용 소스 폴로워를 구성하는 트랜지스터의 임계 전압이 상쇄된 출력 전압이 획득되기 때문에, 임계 전압의 분산에 의해 야기되는 동작 특성의 변동이 보상될 수 있는 픽셀의 신호 전압을 얻을 수 있다.
본 발명이 상기의 실시예들로 국한되지 않으며, 본 발명의 범위 및 취지를 벗어나지 않는 변경 및 수정이 가능함이 명백하다. 예를 들어, 상기 각각의 실시예에서, 매트릭스형 픽셀 어레이를 구성하는 단위 픽셀의 행 및 열의 수는 임의로 구성될 수 있다. 또한, N 및 P 채널 트랜지스터는 회로 설계 및 전원의 구성에 따라 대체될 수 있다.
그리하여, 본 발명의 이미지 센서에 따르면, 픽셀이 노광 및 비노광될 때 생성된 광전 변환 전압이 결합 캐패시터를 통해 판독되고 폴로워를 통하여 출력되며, 비노광시 및 노광시에 생성된 광전 변환 전압의 차에 의해 노이즈가 제거된 신호 출력이 구해지고, 또한 컬럼 마다 결합 캐패시터의 출력측 노드의 전압이 일정 전압과, 소소 폴로워를 구성하는 트랜지스터의 임계 전압의 합으로 클램프되면서, 비노광 또는 노광시에 생성된 픽셀의 출력 전압이 결합 캐패시터를 통해 판독되기 때문에, 소스 폴로워를 구성하는 트랜지스터의 임계 전압 신호 출력이 오프셋되므로써, 임계값의 분산에 의해 야기된 동작 특성을 보상할 수 있는 이미지 센서를 구현할 수 있게 한다.
또한, 이미지 센서에서 픽셀 노광시 및 비노광시 생성된 광전 변환 전압을 결합 캐패시터에 순차 인가함으로써, 결합 캐패시터의 출력측 노드에서 생성된 출력은 픽셀이 노광 및 비노광시 생성된 광전 변환 전압의 차를 소스 폴로워를 통하여 취해지고, 상기 결합 캐패시터의 상기 출력측 노드의 전압이 일정 전압과 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프되기 때문에, 상기 픽셀 노광시 생성된 광전 변환 전압이 판독된 다음, 상기 픽셀 비노광시 생성된 광전 변환 전압을 판독하여, 소스 폴로워를 구성하는 트랜지스터의 임계 전압이오프셋 및 제거된 출력 전압이 얻어질 수 있고, 따라서, 이미지 센서의 출력이 각 컬럼의 신호 전압을 외부로 출력하기 위해 사용된 소스 폴로워를 구성하는 트랜지스터의 임계 전압 분산에 의해 영향을 받지 않게 된다.
또한, 이미지 센서에서 픽셀 노광시 및 비노광시 생성된 광전 변환 전압을 결합 캐패시터에 순차 인가함으로써, 결합 캐패시터의 출력측 노드에서 생성된 출력은 픽셀이 노광 및 비노광시 생성된 광전 변환 전압의 차를 소스 폴로워를 통하여 취해지고, 상기 결합 캐패시터의 상기 출력측 노드의 전압은 일정 전압과 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프되기 때문에, 상기 픽셀 비노광시 생성된 광전 변환 전압이 판독된 다음, 상기 픽셀 노광시 생성된 광전 변환 전압을 판독하여, 소스 폴로워를 구성하는 트랜지스터의 임계 전압이오프셋 및 제거된 출력 전압이 얻어질 수 있고, 따라서, 이미지 센서의 출력이 각컬럼의 신호 전압을 외부로 출력하기 위해 사용된 소스 폴로워를 구성하는 트랜지스터의 임계 전압 분산에 의해 영향을 받지 않게 된다.

Claims (12)

  1. 이미지 센서에 있어서,
    픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터(coupling capacitor), 및
    상기 결합 캐패시터의 출력측 노드에서 생성된 출력이, 상기 픽셀 비노광시 생성된 광전 변환 전압과, 상기 픽셀 노광시 생성된 광전 변환 전압의 차(remainder)로서 취해지는 소스 폴로워(source follower)를 포함하되,
    상기 픽셀 노광시 생성된 상기 광전 변환 전압 판독시, 상기 소스 폴로워를 구성하는 트랜지스터의 게이트 및 소스가 게이트 수단을 통해 접속되어, 상기 결합 캐패시터의 상기 출력측 노드를 일정 전압과 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프하고, 상기 픽셀 비노광시 생성된 상기 광전 변환 전압 판독시, 상기 게이트 수단이 턴 오프됨과 동시에 상기 클램프를 해제하는 이미지 센서.
  2. 청구항2는 삭제 되었습니다.
  3. 이미지 센서에 있어서,
    데이터 출력선의 신호 전압이 판독될 때 턴 온되는 제1 게이트 수단을 통해 컬럼마다에 대응하는 데이터 출력선에 접속되는 결합 캐패시터, 및
    상기 결합 캐패시터의 출력측 노드에서의 전압을 판독하기 위해 사용되는 소스 폴로워를 포함하되,
    상기 소스 폴로워를 구성하는 트랜지스터의 드레인과 상기 노드 사이에 접속된 제2 게이트를 턴 온하여, 상기 노드를 전원 전압으로 프리챠지시킨 다음, 상기 트랜지스터의 게이트와 소스 사이에 접속된 제3 게이트 수단을 턴 온시키고, 상기 트랜지스터의 드레인 전압을 일정 레벨로까지 떨어뜨린 상태로 상기 제1 게이트 수단을 턴 온하여 상기 픽셀 노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가한 다음, 상기 트랜지스터의 드레인 전압을 전원 전압으로 복원시킨 상태로 다시 상기 제1 게이트 수단을 턴 온하여, 상기 픽셀 비노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가하는 이미지 센서.
  4. 제1항에 있어서, 상기 픽셀은 캐소드가 접지되고, 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드, 및 데이터 판독시 상기 광 다이오드의 상기 애노드의 전압을 상기 데이터 출력선에 출력하기 위해 사용되는 소스 폴로워를 포함하는 이미지 센서.
  5. 청구항5는 삭제 되었습니다.
  6. 제3항에 있어서, 상기 픽셀은 캐소드가 접지되고, 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드, 및 데이터 판독시 상기 광 다이오드의 상기 애노드의 전압을 상기 데이터 출력선에 출력하기 위해 사용되는 소스 폴로워를 포함하는 이미지 센서.
  7. 이미지 센서에 있어서,
    픽셀 노광시 생성된 광전 변환 전압과, 상기 픽셀 비노광시 생성된 광전 변환 전압이 순차 인가되는 결합 캐패시터, 및
    상기 결합 캐패시터의 출력측 노드에서 생성된 출력이, 상기 픽셀 비노광시 생성된 광전 변환 전압과, 상기 픽셀 노광시 생성된 광전 변환 전압의 차로서 취해지는 소스 폴로워를 포함하되,
    상기 픽셀 비노광시 생성된 상기 광전 변환 전압 판독시, 광 다이오드가 상기 픽셀과 분리되면서, 상기 소스 폴로워를 구성하는 트랜지스터의 게이트 및 소스가 게이트 수단을 통해 접속되어, 상기 결합 캐패시터의 상기 출력측 노드를 일정 전압과 상기 소스 폴로워를 구성하는 트랜지스터의 임계 전압과의 합으로 클램프하고, 상기 픽셀 노광시 생성된 상기 광전 변환 전압 판독시, 상기 광 다이오드를 상기 픽셀에 접속하고 상기 게이트 수단이 턴 오프됨과 동시에 상기 클램프를 해제하는 이미지 센서.
  8. 청구항8는 삭제 되었습니다.
  9. 이미지 센서에 있어서,
    데이터 출력선의 신호 전압이 판독될 때 턴 온되는 제1 게이트 수단을 통해 컬럼마다에 대응하는 데이터 출력선에 접속되는 결합 캐패시터, 및
    상기 결합 캐패시터의 출력측 노드에서의 전압을 판독하기 위해 사용되는 소스 폴로워를 포함하되,
    광 다이오드가 픽셀로부터 아이솔레이트되면서, 트랜지스터의 게이트와 소스 사이의 제2 게이트가 상기 소스 폴로워를 구성하고, 동시에 상기 트랜지스터의 드레인을 일정 전압으로 떨어뜨린 상태로, 상기 제1 게이트 수단을 턴 온하여 상기 픽셀 노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가한 다음, 상기 광 다이오드를 상기 픽셀에 접속하고 상기 트랜지스터의 드레인 전압을 전원 전압으로 복원시킨 상태로, 상기 제1 게이트 수단을 다시 턴 온하여, 상기 픽셀 비노광시 생성된 상기 데이터 출력선의 출력 전압을 상기 결합 캐패시터에 인가하는 이미지 센서.
  10. 제7항에 있어서, 상기 픽셀은 캐소드가 접지되고 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드를 구비하고, 상기 소스 폴로워는 데이터가 판독될 때 상기 광 다이오드의 상기 애노드 전압을 상기 데이터 출력선으로 출력하기 위해 사용되고, 제4 게이트 수단이 상기 픽셀로부터 상기 광 다이오드를 아이솔레이트하기 위해 사용되는 이미지 센서.
  11. 청구항11는 삭제 되었습니다.
  12. 제9항에 있어서, 상기 픽셀은 캐소드가 접지되고 동작 개시점에서 애노드가 미리 정해진 전압으로 리셋되는 광 다이오드를 구비하고, 소스 폴로워는 데이터가 판독될 때 상기 광 다이오드의 상기 애노드 전압을 상기 데이터 출력선으로 출력하기 위해 사용되고, 제4 게이트 수단이 상기 픽셀로부터 상기 광 다이오드를 아이솔레이트하기 위해 사용되는 이미지 센서.
KR1019990030968A 1998-07-29 1999-07-29 이미지 센서 Expired - Fee Related KR100320892B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10214230A JP3011196B2 (ja) 1998-07-29 1998-07-29 イメージセンサ
JP1998-214230 1998-07-29

Publications (2)

Publication Number Publication Date
KR20000012052A KR20000012052A (ko) 2000-02-25
KR100320892B1 true KR100320892B1 (ko) 2002-02-06

Family

ID=16652353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030968A Expired - Fee Related KR100320892B1 (ko) 1998-07-29 1999-07-29 이미지 센서

Country Status (3)

Country Link
US (1) US6667767B1 (ko)
JP (1) JP3011196B2 (ko)
KR (1) KR100320892B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3725007B2 (ja) * 2000-06-06 2005-12-07 シャープ株式会社 対数変換型画素構造およびそれを用いた固体撮像装置
KR100574891B1 (ko) 2003-01-13 2006-04-27 매그나칩 반도체 유한회사 클램프 회로를 갖는 이미지센서
GB2404798A (en) * 2003-08-04 2005-02-09 Seiko Epson Corp A two-phase current comparator using a current memory, for a thin-film active matrix image array suitable for fingerprint sensing
US7825469B2 (en) * 2007-09-05 2010-11-02 International Business Machines Corporation Threshold voltage compensation for pixel design of CMOS image sensors
KR101445661B1 (ko) 2008-01-24 2014-11-03 삼성전자주식회사 피모스 트랜지스터를 사용하는 씨모스 이미지 센서
US8587708B2 (en) 2011-01-27 2013-11-19 Aptina Imaging Corporation Image sensors with low noise mode for pixel array current bias
WO2014171316A1 (ja) * 2013-04-18 2014-10-23 オリンパスメディカルシステムズ株式会社 撮像素子、撮像装置および内視鏡システム
KR20230044327A (ko) * 2015-04-22 2023-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162912A (en) * 1989-04-10 1992-11-10 Canon Kabushiki Kaisha Photoelectric conversion apparatus eliminating noise in an output signal
JPH04241586A (ja) * 1991-01-14 1992-08-28 Sony Corp 固体撮像装置
JP3018546B2 (ja) * 1991-03-18 2000-03-13 ソニー株式会社 固体撮像装置
JP3287056B2 (ja) * 1993-03-24 2002-05-27 ソニー株式会社 固体撮像装置
US5933189A (en) * 1995-03-09 1999-08-03 Nikon Corporation Solid state image pickup apparatus
JP3845449B2 (ja) * 1995-08-11 2006-11-15 株式会社東芝 Ｍｏｓ型固体撮像装置
GB9619088D0 (en) * 1996-09-12 1996-10-23 Vlsi Vision Ltd Ofset cancellation in array image sensors
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
JP3673620B2 (ja) * 1997-07-18 2005-07-20 キヤノン株式会社 光電変換装置
JP3546985B2 (ja) * 1997-12-15 2004-07-28 シャープ株式会社 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
KR20000012052A (ko) 2000-02-25
JP3011196B2 (ja) 2000-02-21
US6667767B1 (en) 2003-12-23
JP2000050167A (ja) 2000-02-18

Similar Documents

Publication Publication Date Title
US6690000B1 (en) Image sensor
US6046444A (en) High sensitivity active pixel with electronic shutter
EP0908957B1 (en) Image sensing apparatus, signal detection apparatus, and signal accumulation apparatus
KR100660193B1 (ko) 자기-보상 상관 이중 샘플링 회로
US5296696A (en) Solid state image pickup apparatus and driving method
JP6321182B2 (ja) 一定の電圧でバイアスされたフォトダイオードを有する画素回路及び関連する撮像方法
CN110352593B (zh) 降低暗电流的影响的全局快门装置
EP1178674B1 (en) Solid-state image pickup device and camera system
JP4554560B2 (ja) 一つ以上の浮遊ゲート素子を用いるイメージ・センサ・アーキテクチャ
CN100391241C (zh) 用于去除水平噪声的图像传感器
US6549234B1 (en) Pixel structure of active pixel sensor (APS) with electronic shutter function
TWI765133B (zh) 固體攝像裝置及相機系統
CN114125208B (zh) 图像传感装置与设置于像素单元内的处理电路
US6791613B2 (en) Signal processing apparatus
US6501064B2 (en) Image sensor with active sensor elements
EP0577391B1 (en) Solid state image pickup apparatus
KR100320892B1 (ko) 이미지 센서
US20060061675A1 (en) Read-out circuit of image sensor
JP2002330346A (ja) Ｃｍｏｓセンサ回路
US7423680B2 (en) Apparatus and method for clamping reset voltage in image sensor
US6191412B1 (en) Gain and error correction circuitry
US20050185078A1 (en) Method for processing information delivered by a sensor active pixel matrix offering a wide dynamic range and gain and corresponding sensor
US12279055B2 (en) Image sensor with stacked pixels including charge sharing gates
JP2009278149A (ja) 固体撮像装置
JP6960259B2 (ja) 撮像装置およびその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990729

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010528

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011217

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020103

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020104

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee