[go: up one dir, main page]

KR100319888B1 - 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 - Google Patents

선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 Download PDF

Info

Publication number
KR100319888B1
KR100319888B1 KR1019990017362A KR19990017362A KR100319888B1 KR 100319888 B1 KR100319888 B1 KR 100319888B1 KR 1019990017362 A KR1019990017362 A KR 1019990017362A KR 19990017362 A KR19990017362 A KR 19990017362A KR 100319888 B1 KR100319888 B1 KR 100319888B1
Authority
KR
South Korea
Prior art keywords
metal layer
layer
metal
forming
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990017362A
Other languages
English (en)
Other versions
KR20000005661A (ko
Inventor
강상범
채윤숙
이상인
임현석
윤미영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990017362A priority Critical patent/KR100319888B1/ko
Priority to US09/334,588 priority patent/US6372598B2/en
Publication of KR20000005661A publication Critical patent/KR20000005661A/ko
Application granted granted Critical
Publication of KR100319888B1 publication Critical patent/KR100319888B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 제조공정에서 선택적 금속층 형성방법과 이를 이용한 커패시터 형성방법 및 콘택홀의 오믹층 형성 및 매립방법에 관해 개시한다. 본 발명은 절연막과 도전층이 적층된 반도체 기판에 선택적으로 증착되는 특성을 지닌 희생금속 소스가스를 공급하여 희생금속층을 도전층 위에 선택적으로 증착시킨다. 그리고 상기 희생금속층의 금속원자보다 더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 공급하여 희생금속 원자와 할로겐화합물을 형성시키면서 상기 희생금속층을 티타늄 및 백금과 같은 증착금속층으로 치환시킨다. 이러한 공정을 커패시터 하부전극 및 콘택홀 바닥에 오믹층 형성공정에 이용하여 500℃ 이하의 저온에서 선택적으로 금속층을 형성하는 것이 가능하다.

Description

선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법{Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 선택적 금속층 형성방법과 이를 이용한 반도체 소자의 커패시터 형성방법 및 콘택홀 매립방법에 관한 것이다.
반도체 소자가 점차 고집적화되고 복잡해짐에 따라 그 제조공정에서 선택적으로 금속층을 형성해야 할 때가 많이 있다. 이중에서 반도체 소자의 커패시터 제조공정에서는 높은 커패시턴스(Capacitance)를 실현하기 위해 폴리실리콘(polysilicon) 대신에 금속(metal)을 사용하여 하부전극을 형성함으로써 MIS(Metal Insulator Silicon) 또는 MIM(Metal insulator metal) 커패시터를 구현하거나, 또는 콘택홀 매립공정에서는 크기가 작고 종횡비(Aspect ratio)가 높은 콘택홀 바닥에 오믹층(Ohmic layer)을 형성하기 위해서는 공정상의 많은 어려움이 뒤따른다.
상기 금속 재질의 하부전극을 갖는 커패시터 제조공정에서, 폴리실리콘을 재질로 하는 반구형 그레인 모양(HSG: Hemi Spherical Grain)의 하부전극에 패터닝을 진행하지 않고 금속층을 블랭캣(Blanket)이 아닌 선택적(Selective) 증착하는 방법은 실현이 대단히 어렵고 현재로선 이러한 기술이 전무(全無)한 실정이다. 또한, 커패시터의 고유전막으로 Perovskite 구조를 갖는 PZT(Pb(Zr,Ti)O3), BST((Ba,Sr)TiO3)등을 사용하려면 유전막을 증착할 때, 산화(oxidation)가 일어나지 않고, 누설전류(leakage current) 특성이 뛰어난 백금(Pt)을 기존의 폴리실리콘 전극 대신에 사용하는 것이 이상적이다. 하지만 백금막과 같은 금속층을 선택적이 아닌 블랭캣(Blanket) 방식으로 증착하면 식각이 어려운 문제점이 발생한다. 즉, 염소가스(Cl2gas)를 에천트(Etchant)로 사용하는 블랭캣으로 형성된 백금막의 건식식각에서, 식각부산물(By-product)로 생성되는 PtClx가 비휘발성인 전도성 폴리머(Conductive polymer)이기 때문에, 이를 습식식각으로 제거하는 공정을 추가로 진행해야 한다. 그러고 상기 습식식각 공정에서, 백금으로 된 하부전극의 일부도 함께 식각되기 때문에 미세한 패터닝이 요구되는 디램(Dynamic Random Access Memory) 제조공정에서 재현성(repeatability)있는 공정을 구현하기가 어렵다.
또한, 콘택홀의 바닥에 오믹층의 형성은, 일반적으로 티타늄과 같은 전도성이 뛰어난 고융점 금속을 플라즈마 화학기상증착(PECVD: Plasma Enhanced ChemicalVapor Deposition, 이하 'PECVD'라 칭함) 또는 스퍼터링(Sputtering) 방식으로 형성한다. 그러나 스퍼터링(Sputtering) 방식으로 오믹층을 형성하면 단차도포성이 떨어지고, 플라즈마 화학기상증착(PECVD) 방식은 600℃ 이상의 높은 증착온도로 말미암아 누설전류(leakage current)가 증가되어 반도체 소자의 전기적 특성이 악화됨으로써 실제 공정에 적용하기엔 아직 많은 문제점이 있다.
그외에도 티타늄층(Ti layer)과 같은 오믹층(Ohmic layer)을 스퍼터링 방식으로 형성하고, 그 위에 장벽층(Barrier layer), 예컨대 질화티타늄(TiN)을 화학기상증착(CVD) 방식으로 형성하면, 오믹층에 대한 부식 및 오믹층과 장벽층의 계면에서 리프팅(lifting)과 같은 결함이 발생한다. 또한, 티타늄으로 된 오믹층(Ohmic layer)층 위에 스퍼터링 방식으로 장벽층(TiN)을 형성하면 오믹층과 장벽층의 계면에서 리프팅(Lifting) 문제는 없으나, 후속공정에서 콘택을 매립하는 플러그층(plug layer)을 텅스텐을 사용하여 화학기상증착(CVD) 방식으로 형성할 때, 역시 리프팅(Lifting) 문제가 발생하게 된다.
따라서, 반도체 소자의 전기적인 특성의 열화가 발생하지 않는 500℃ 이하의 온도에서 선택적으로 금속층을 형성하는 방법에 대한 요구가 대두되지만 현재까지는 커패시터 하부전극 형성공정 및 콘택홀의 오믹층 형성공정에서는 이러한 기술이 없는 실정이다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위해 500℃ 이하의 저온에서 선택적으로 증착된 희생금속층에 희생금속층의 금속원자보다더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 반응시켜, 희생금속층을 증착금속층으로 치환시키는 선택적 금속층 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 선택적 금속층 형성방법을 이용한 반도체 소자의 커패시터 형성방법을 제공하는데 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 선택적 금속층 형성방법을 이용한 콘택홀 매립방법을 제공하는데 있다.
도 1은 본 발명에 의한 선택적 금속층 형성방법을 설명하기 위한 공정 흐름도(flowchart)이다.
도 2는 본 발명에 의한 선택적 금속층 형성공정의 가스 공급 다이아그램(Gas Flow Diagram)이다.
도 3은 본 발명의 선택적 금속층 형성공정을 이용한 커패시터 형성방법을 설명하기 위한 공정흐름도(Flowchart)이다.
도 4는 본 발명의 제1 실시예에 의한 선택적 금속층 형성공정을 이용한 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.
도 5는 본 발명의 제2 실시예에 의한 선택적 금속층 형성공정을 이용한 커페시터 형성방법을 설명하기 위해 도시한 단면도들이다.
도 6은 본 발명의 제3 실시예에 의한 선택적 금속층 형성방법을 이용한 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.
도 7은 본 발명의 선택적 금속층 형성공정을 이용한 콘택홀 매립방법을 설명하기 위해 도시한 공정 흐름도(flowchart)이다.
도 8은 본 발명의 제4 실시예에 의한 선택적 금속층 형성공정을 이용한 콘택홀 매립방법을 설명하기 위해 도시한 단면도들이다.
< 도면의 주요부분에 대한 부호의 설명 >
400: 반도체 기판, 402: 절연막,
404: 콘택홀, 406: 도전층 패턴,
408: 증착금속층(하부전극), 410: 질화막,
412: 산화막, 414: 유전체막,
416: 상부전극.
상기 기술적 과제를 달성하기 위한 본 발명에 의한 선택적 금속층 형성방법은, 먼저 절연막 및 도전층이 형성된 반도체 기판을 챔버에 넣고 수소와 실란의 혼합가스인 퍼지(purge)가스를 공급한다. 이어서, 상기 챔버로 상기 절연막과 도전층에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스, 예컨대 DMAH(Dimethyl Aluminum Hydride, (CH3)2ALH) 또는 DMEAA(Dimethyl Ethylamine Alane, (CH3)2C2H5N:AlH3)를 공급하여 상기 도전층 위에만 희생금속층을 형성한다. 마지막으로, 상기 희생금속층의 금속원자보다 더 작은 할로겐 겹합력을 갖는 금속 할로겐화합물 가스를 상기 챔버로 공급하여 상기 희생금속층을 증착금속층으로 치환한다.
본 발명의 바람직한 실시예에 의하면, 상기 퍼지가스를 공급하는 방법은 지속적으로 공급하거나, 처음 일정량 공급하여 퍼지하고 희생금속층의 형성 및 증착금속층의 치환이 이루어진 후에 일정량씩 공급하는 것이 적합하고, 이때 증착금속층의 치환이 이루어진 후에 공급하는 퍼지가스는 공급시간 및 공급량이 다른 단계보다 더 많은 것이 적당하다.
상기 절연막은 산화막(SiO2)또는 산화막을 포함하는 복합막을 사용하고, 상기 도전층은 불순물이 도핑된 실리콘 또는 금속을 사용하여 형성하는 것이 적합하다.
바람직하게는, 상기 증착금속층의 금속은 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 어느 하나를 사용하는 것이 적합하고, 상기 증착금속이 티타늄(Titanium)인 경우에 금속 할로겐화합물 가스로 TiCl4를 사용하고, 상기 증착금속이 백금(Platinum)인 경우에 금속 할로겐화합물 가스로 Platinic Chloride(Cl6H6Pt)나 PtCl2를 물(H2O) 또는 알코올(Alcohol)에 녹여 증기화(vaporizing)시킨 것을 사용하는 것이 적합하다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 의한 선택적 금속층 형성방법을 이용한 반도체 소자의 커패시터 형성방법은, 반도체 기판에 산화막 또는 산화막의 복합막과 같은 절연막을 형성하고 상기 절연막에 패터닝하여 반도체 기판의 소오스영역을 노출시키는 콘택홀을 형성한다. 그리고 상기 콘택홀을 매립하고 상기 절연막 위를 덮는 불순물이 도핑(dopping)된 폴리실리콘이나 금속으로 구성된 도전층을 형성하고, 상기 도전층을 패터닝 또는 화학기계적 연마(CMP: Chemical Mechanical Polishing)로 가공하여 상기 콘택홀과 연결되는 도전층 패턴을 형성한다. 이어서, 상기 반도체 기판을 챔버에 넣고 수소와 실란가스의 혼합가스인 퍼지가스를 공급한다. 그리고 상기 챔버로 상기 절연막과 도전층에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스, 예컨대 DMAH(Dimethyl Aluminum Hydride, (CH3)2ALH) 또는 DMEAA(Dimethyl Ethylamine Alane, (CH3)2C2H5N:AlH3)를 공급하여 상기 도전층 위에만 희생금속층을 형성한다. 이어서, 상기 희생금속층의 금속원자보다 더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 상기 챔버로 공급하여 상기 희생금속층을 증착금속층으로 치환한다. 마지막으로 상기 증착금속층 위에 유전체막을 형성하고, 상기 유전체막 위에 상부전극을 형성한다.
본 발명의 바람직한 실시예에 의하면, 상기 도전층 패턴을 형성한 후에, 상기 도전층 패턴의 표면에 반구형 그레인(Hemi Spherical Grain)을 형성하는 공정을 더 진행할 수 있다.
상기 퍼지가스를 공급하는 방법은 지속적으로 공급하거나, 처음 일정량을 공급하여 퍼지하고 상기 희생금속층의 형성 및 증착금속층의 치환이 이루어진 후에 일정량을 공급하는 것이 바람직하며, 이때 증착금속층의 치환이 이루어진 후에 공급하는 퍼지가스는 다른 단계에서 공급하는 퍼지가스보다 공급시간이 더 길고, 공급량이 더 많은 것이 적합하다.
또한, 본 발명의 바람직한 실시예에 의하면, 상기 증착금속층을 형성한 후에 상기 증착금속층을 실리사이드화(Silicidation)하는 공정을 더 진행할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 기판에 산화막 또는 산화막의 복합막과 같은 절연막을 형성하고 패터닝을 진행하여 하부막, 예컨대 불순물이 도핑된 폴리실리콘 또는 TiN과 같은 금속을 재질로 하는 하부막을 노출하는 콘택홀을 형성한다. 상기 콘택홀이 형성된 반도체 기판을 챔버에 넣고 수소와 실란의 혼합가스인 퍼지(Purge)가스를 공급한다. 이어서, 상기 절연막과 하부막에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스, 예컨대 DMAH(Dimethyl Aluminum Hydride, (CH3)2ALH) 또는 DMEAA(Dimethyl Ethylamine Alane, (CH3)2C2H5N:AlH3)를 공급하여 상기 하부막에만 알루미늄으로 구성된 희생금속층을 형성한다. 이어서, 상기 희생금속층의 금속원자보다 더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 상기 챔버로 공급하여 상기 희생금속층을 증착금속층으로 치환한다. 상기 콘택홀을 매립하는 도전층을 형성한다.
본 발명의 바람직한 실시예에 의하면, 상기 퍼지가스를 공급하는 방법은 지속적으로 공급하거나, 처음 일정량을 공급하여 퍼지하고 상기 희생금속층의 형성 및 증착금속층의 치환이 이루어진 후에 일정량을 공급하는 것이 바람직하며, 이때 증착금속층의 치환이 이루어진 후에 공급하는 퍼지가스는 다른 단계에서 공급하는 퍼지가스보다 공급시간이 더 길고, 공급량이 더 많은 것이 적합하다.
또한, 상기 증착금속층을 치환한 후에 증착금속층 위에 장벽층(Barrier layer), 예컨대 TiN층을 형성하는 공정을 더 진행하는 것이 바람직하다.
본 발명에 따르면, 반도체 소자의 제조공정에서 500℃ 이하의 저온에서 특정 금속을 선택적으로 형성함으로써 이를 커패시터 하부전극 형성공정에 적용하여 공정상의 커다란 어려움 없이 금속으로 된 커패시터 하부전극을 형성할 수 있다. 또한, 콘택홀 바닥의 오믹층을 형성할 때, 단차도포성(step coverage)을 증가시키면서 부식에 기인한 박막의 특성저하 또는 리프팅과 같은 결함을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
선택적 금속층 형성방법
도 1은 본 발명에 의한 선택적 금속층 형성방법을 설명하기 위한 공정 흐름도(flowchart)이다.
도 1을 참조하면, 먼저 절연막과 도전층이 형성된 반도체 기판을 반도체 설비의 챔버로 집어넣는다(100). 이때, 절연막은 선택적 금속층 형성을 위해 증착되는 금속이 흡착되지 않는 특성을 지닌 산화막(SiO2) 및 그 복합막을 사용한다. 그리고 도전층으로는 증착되는 금속인 알루미늄(Al)이 쉽게 선택적으로 증착되는 특성을 지닌 수소말단기(Hydrogen termination) 불순물이 도핑된 폴리실리콘(polysilicon) 또는 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 하나의 재질을 사용한다. 상기 백금족 금속으로는 Pt, Rh, Ru, Ir, Os, Pd등을 사용할 수 있으며, 백금족 금속 산화막인 경우에는 PtOx, RhOx, RuOx, IrOx, OsOx, PdOx등을 사용할 수 있으며, 도전성 페로브스카이트 산화막인 경우에는 CaRuO3, SrRuO3, BaRuO3, BaSrRuO3, CaIrO3,SrIrO3, BaIrO3및 (La, Sr)CoO3등의 물질을 사용할 수 있다. 이어서, 상기 챔버에 퍼지가스(purge gas)인 수소(H2), 실란(SiH4), 질소 및 아르곤가스중의 하나나 또는 이들의 혼합된 가스를 공급(110)하여 챔버내부를 퍼지(Purge)시킨다. 여기서, 퍼지가스의 공급방식은 두 가지 방식으로 할 수 있다. 첫 번째는 퍼지가스를 처음부터 일정량을 지속적으로 공급하는 방식이고, 두 번째는 처음 희생금속 소스가스를 공급하기 전에 먼저 공급하여 퍼지시킨 후, 희생금속의 증착(120) 및 증착금속의의 치환(140)이 이루어진 후에 주기적으로 일정량씩 공급하는 것이다.
그리고 상기 챔버로 희생금속(sacrificial metal) 소스가스인 DMAH(Dimethyl Aluminum Hydride, (CH3)2ALH) 또는 DMEAA(Dimethyl Ethylamine Alane, (CH3)2C2H5N:AlH3)를 공급하여 상기 도전층의 표면에 알루미늄(Al)으로 된 희생금속층을 형성(120)한다. 여기서, 알루미늄을 희생금속층으로 사용하는 이유는 알루미늄이 Cl, Br, F, I와 같은 할로겐족 원소와 가장 높은 깁스 자유 에너지(Gibbs Free Energy)를 가지면서 다양한 전구물질(precursor)이 이미 개발되어 있기 때문이다. 알루미늄 증착을 위한 전구물질(precursor)로는 Di-i-butylaluminum hydride((C4H9)2AlH), Tri-i-butylaluminum((C4H9)3Al), Triethylaluminuum((C2H5)2Al), Trimethylaluminum((Ch3)3Al), Trimethylamine(AlH3N(CH3)3), Dimethyl Aluminum Hydride((CH3)2ALH), Dimethyl Ethylamine Alane((CH3)2C2H5N:AlH3) 등이 있다. 이중에서 Dimethyl AluminumHydride((CH3)2ALH)(이하 'DMAH'라 칭함)와 Dimethyl Ethylamine Alane((CH3)2C2H5N:AlH3)(이하 'DMEAA'라 칭함)은 산화막(SiO2)과 같은 절연막에는 증착되지 않고 수소(H2) 말단기(Hydrogen termination)의 불순물이 도핑된 실리콘이나 TiN과 같은 금속에만 선택적으로 증착되는 특성이 있다. 그러므로 챔버에 있는 반도체 기판의 절연막에는 증착이 되지 않고 도전층에만 선택적으로 증착되게 된다. 이어서 희생금속층이 선택적으로 형성된 반도체 기판이 있는 챔버에 퍼지가스(Purge gas)를 공급(130)해서 챔버내부의 희생금속 소스가스를 퍼지(Purge)시킨다.
계속해서, 상기 챔버로 증착을 원하는 금속을 포함하는 금속 할로겐화합물 가스, 예컨대 TiCl4를 공급하여 반도체 기판과 반응시키면 TiCl4는 AlClx로 바뀌고 희생금속층의 알루미늄은 티타늄의 증착금속층으로 치환된다. 여기서 금속 할로겐화합물 가스의 금속은 희생금속층의 금속원자보다 할로겐 결합력이 더 약하기 때문에 희생금속층의 금속원자가 금속 할로겐화합물 가스와 반응하게 된다. 즉, 427℃(700K)에서 TiCl4의 깁스 자유 에너지(Gibbs Free Energy)가 678.3kJ/mol로 대부분의 금속 할로겐화합물(Metal Halide)보다 높은데 반하여, AlCl6의 깁스 자유 에너지(Gibbs Free Energy)는 1121.9kJ/mol로 TiCl4의 깁스 자유 에너지(Gibbs Free Energy)보다 더 높기 때문이다. 따라서 희생금속층의 알루미늄 원자는 도전층의 표면으로부터 떨어져 나와 결합력이 더 높은 염소가스와 반응하여 기체상태의 AlClx로 되고 희생금속층의 알루미늄 원자가 떨어져 나온 자리에는 TiCl4로부터 분해된 티타늄(Ti)이 증착된다. 결국 희생금속과 할로겐 원자의 결합력, 즉 깁스 자유 에너지(Gibbs Free Energy)가 더 작은 금속 할로겐화합물 가스(Metal Halide gas)를 희생금속이 형성된 반도체 기판이 있는 챔버로 공급하면 금속층을 선택적으로 형성할 수 있다. 이렇게 형성할 수 있는 증착금속층으로는 티타늄(Titanium), 탄탈륨(Tantalum), 지르코늄(Zirconium), 하프늄(Hafnium), 코발트(Cobalt), 몰리브덴(Molybdenum), 텅스텐(Tungsten), 니켈(Nickel) 및 백금(Platinum)이 있다.
여기서, 증착금속이 티타늄(Titanium)인 경우에 금속 할로겐화합물 가스로 TiCl4를 사용하고, 증착금속이 백금(Platinum)인 경우에 금속 할로겐화합물 가스로 Platinic Chloride(Cl6H6Pt)나 PtCl2를 물(H2O) 또는 알코올(Alcohol)에 녹여 증기화(vaporizing)시킨 것을 사용하고, 증착금속이 코발트(Co)인 경우에 금속 할로겐화합물 가스로 CoCl2(Cobalt chloride), CoF2(Cobalt fluoride), CoI2(Cobalt iodide)중에서 선택된 하나의 물질을 사용한다. 여기서, 백금을 포함하는 금속 할로겐화합물, 즉 Platinic Chloride(Cl6H6Pt)나 PtCl2가 기체가 아닌 고체이기 때문에 이를 솔벤트(Solvent)와 같은 용재로 녹여서 증기화(Vaporizing)시켜 사용한다. 이때 백금은 다른 금속과 비교할 때 불활성(Inert)이기 때문에 할로겐 원자와의 결합력이 작아서 알루미늄과 같은 희생금속층과 반응하면 쉽게 증착이 가능하다.
그리고, 증착금속이 몰리브덴(Mo)인 경우에 금속 할로겐화합물 가스로(C5H5)2MoCl2(Bis (cyclopentadienyl)molybdenum dichloride), C5H5MoCl4(cyclopentadienylmolybdenum tetrachloride), MoF6(molybdenum), MoCl3/MoCl5(Molybdenum fluoride) 및 MoI2(Molybdenum iodide) 중에서 선택된 하나의 물질을 사용하고, 증착금속이 니켈(Ni)인 경우에 금속 할로겐화합물 가스로 [(C6H5)2PCH2CH2CH2P(C6H5)2]NiCl2(1,2-Bis(diphenylphosphineo)propane nickel), [(C6H5)5C5]2NiBr2(Bis(triphenylphosphin)nickel bromide), [(C6H5)3P]2NiCl2(Bis(triphenylphosphin)nickel chloride), [Ni(NH3)6]Cl2(Hexaaminenickel chloride), [Ni(NH3)6]I2(Hexaamine iodide), NiBr/NiBr2(Nickel bromide), NiCl2(Nickel chloride), NiF2(Nickel Fluoride) 및 NiI2(Nickel iodide) 중에서 선택된 하나의 물질을 사용하고, 증착금속이 텅스텐(W)인 경우에 증착금속의 할로겐화합물 가스로 (C5H5)2WCl2(Bis(cyclopentadienyl)tungsten dichloride), WB/W2B/W2B5(Tungsten bromide), WCl4/WCl6(Tungsten chloride) 및 WF6(Tungsten fluoride) 중에서 선택된 하나의 물질을 사용한다.
참고로 표 1 내지 표 5는 절대온도 700K(427℃)에서 여러 가지 금속 할로겐화합물 가스의 깁스 자유 에너지를 나타낸 자료이다.
427℃에서 염소를 함유하는 여러 가지의 기체 화합물에 대한 깁스자유에너지
화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol)
Al2Cl6 -1121.9 HfCl3 -626.7 BeCl2 -373.1
ThCl4 -895.8 EuCl3 -621.6 BCl3 -367.7
UCl5 -811.9 YbCl3 -621.5 SiCl3 -365.7
HfCl4 -804.7 K2Cl2 -609.8 SnCl4 -362.3
ZrCl4 -777.6 Rb2Cl2 -607.6 InCl3 -335.8
LaCl3 -708.9 Li2Cl2 -597.8 AlCl2 -305.5
PrCl3 -706.9 SiCl4 -569.6 TaCl3 -300.1
In2Cl6 -703.7 AlCl3 -550.1 GeCl3 -299.8
CeCl3 -699.5 Fe2Cl6 -526.8 MnCl2 -286.4
NdCl3 -696.6 BaCl2 -524.3 WCl5 -285.6
Be2Cl4 -692.6 SrCl2 -498.1 CsCl -276.7
TiCl4 -678.3 TaCl4 -497.5 ZnCl2 -273.5
GdCl3 -674.3 CaCl2 -489.1 WCl4 -267.6
TbCl3 -668.1 PbCl4 -462.1 Ti2Cl2 -259.8
HoCl3 -659.7 VaCl4 -447.2 GaCl2 -258.4
ErCl3 -651.7 GeCl4 -410.8 SbCl5 -249.9
Cs2Cl2 -644.1 MgCl2 -407.8 Cu3Cl3 -242.9
TmCl3 -641.5 Fe2Cl4 -406.5 PCl3 -242.3
TaCl5 -636.6 GaCl3 -388.6 FeCl3 -240.6
427℃에서 이오다인(I)를 함유하는 여러 가지의 기체 화합물에 대한 깁스자유에너지
화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol)
ThI4 -512 ZrI4 -409 TiI4 -320
Al2I6 -510 HfI4 -405 PbI4 -266
K2I2 -480 DyI3 -402 MgI2 -239
LaI3 -457 TmI3 -399 CuI -237
PrI3 -448 GdI3 -388 CsI -220
CeI3 -442 BaI2 -380 TaI5 -202
NdI3 -438 UI4 -377 SiI4 -150
Li2I2 -427 SrI2 -353 HI -11.8
ErI3 -410 CaI2 -338 - -
427℃에서 브로민(Br)을 함유하는 여러 가지의 기체 화합물에 대한 깁스자유에너지
화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol)
Al2Br6 -860 HoBr3 -567 CaBr2 -435
Mg2Br4 -764 ErBr3 -566 PbBr4 -428
ThBr4 -743 TmBr3 -563 TaBr5 -424
HfBr4 -639 TbBr3 -559 EuBr2 -413
ZrBr4 -627 DyBr3 -559 SiBr4 -387
LaBr3 -621 GdBr3 -551 Cu3Br3 -187
CeBr3 -616 Li2Br2 -534 WBr6 -139
PrBr3 -612 TiBr4 -527 HBr -58.6
UBr4 -602 Na2Br2 -510 - -
NdBr3 -598 SrBr2 -453 - -
427℃에서 불소(F)를 함유하는 여러 가지의 기체 화합물에 대한 깁스자유에너지
화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol)
Al2F6 -2439 HfF4 -1592 Li3F3 -1457
UF6 -1953 ZrF4 -1587 PrF3 -1231
TaF5 -1687 S2F10 -1581 AsF5 -1080
ThF4 -1687 SiF4 -1515 CuF2 -287.3
Mg2F4 -1624 WF6 -1513 HF -277.1
NbF5 -1607 TiF4 -1467 - -
427℃에서 백금(Pt)을 함유하는 여러 가지의 고체화합물에 대한 깁스자유에너지
화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol) 화합물 깁스자유에너지(kJ/mol)
PtCl2 -78.6 PtCl3 -105.9 PtCl4 -141.9
PtBr2 +29.2 PtBr3 +27.3 PtBr4 -38.2
PtI4 +62.8 - - - -
마지막으로 티타늄, 탄탈륨, 지르코늄, 하프늄, 코발트, 몰리브덴, 텅스텐, 니켈 및 백금과 같은 금속층을 금속 할로겐화합물 가스를 이용한 치환 방식으로 형성한 후, 퍼지가스(Purge gas)를 상기 챔버로 공급(150)한다. 이때 공급하는 퍼지가스(Purge gas)는 희생금속층 형성 및 다른 단계에서 공급하는 퍼지가스(Purge gas)보다 공급량이 더 많고, 공급시간을 더 길게 하여 희생금속층을 제외한 절연막과 같은 곳에 흡착된 TiClx와 같은 금속 할로겐화합물 가스를 탈착시켜 퍼지시킨다.
도 2는 본 발명에 의한 선택적 금속층 형성공정의 가스 공급 다이아그램(Gas Flow Diagram)이다. 여기서 Y축은 공급가스의 공급상태를 나타내고 X축은 시간이다. 도 2a는 수소와 실란(H2/SiH4)을 혼합시킨 퍼지가스(Purge gas)를 주기적으로 공급할 때이고, 도 2b는 퍼지가스(Purge gas)를 처음부터 지속적으로 공급할 때이다. 이러한 퍼지가스(purge gas)는 수소와 실란을 혼합시킨 가스 대신에 수소(H2), 실란(SiH4), 질소 및 아르곤가스 중의 하나나 또는 이들의 혼합된 가스를 사용할수도 있다. 도 2a와 같이 주기적으로 퍼지가스(Purge gas)를 공급할 경우에는 금속 할로겐화합물 가스를 공급한 직후에 공급하는 퍼지가스(150)의 공급시간 및 공급량을 늘려서 금속 할로겐화합물 가스가 절연막에 흡착되지 않고 충분히 탈착되도록 한다. 이를 간단히 설명하면 퍼지가스(110)를 먼저 공급하고, 희생금속 소소가스를 공급(120)하여 희생금속층을 형성한다. 그리고 주기적으로 퍼지가스를 공급할 경우에는 퍼지가스를 챔버로 공급(130)하여 잔존하는 희생금속 소스가스를 퍼지시키고, 증착하고자 하는 금속을 포함하는 금속 할로겐화합물 가스를 공급하여 희생금속층을 증착금속층으로 치환한다. 이때, 챔버에는 희생금속인 알루미늄과 할로겐 원자의 화합물 가스가 남게되는데, 이는 퍼지가스의 공급(150)에 의해 다시 챔버 외부로 퍼지(Purge)된다. 이러한 공정을 한 주기(1 cycle)로 설정하여 이를 반복 진행하면 증착금속의 두께 조절을 용이하게 할 수 있고, 단차도포성(step coverage) 문제도 개선할 수 있다. 또한 상기 퍼지가스는 수소와 실란등의 수소화합물 기체로 이루어질 경우 반도체 기판의 도전층 표면이 친수화되어 반응기체의 증착이 용이한 장점이 있으나, 질소와 아르곤등과 같은 불활성 기체를 퍼지가스로 사용하거나 불활성 기체와 수소 화합물 기체의 혼합가스를 퍼지가스로 사용하여도 무방하다.
선택적 금속층 형성방법을 이용한 반도체 소자의 커패시터 형성방법
도 3은 본 발명의 선택적 금속층 형성공정을 이용한 커패시터 형성방법을 설명하기 위한 공정흐름도(Flowchart)이다.
도 3을 참조하면, 트랜지스터와 같은 하부구조를 형성하고, 층간절연막(ILD: Inter Layer Dielectric)으로서의 절연막을 산화막 또는 산화막의 복합막을 이용하여 형성한다. 상기 절연막에 사진 및 식각공정을 진행하여 트랜지스터의 소오스(source) 영역을 노출시키는 콘택홀(contact hole)을 형성(300)한다. 상기 콘택홀과 매립물질간의 도전성을 향상시키고, 확산을 방지하기 위한 오믹층(Ohmic layer) 및 장벽층(Barrier layer)을 티타늄(Ti) 또는 질화티타늄(TiN)과 같은 물질을 사용하여 형성할 수 있다. 이어서, 하부전극용 도전물질, 예컨대 불순물이 도핑된 폴리실리콘 또는 TiN과 같은 금속물질을 이용하여 콘택홀을 매립하면서 절연막의 표면을 덮는 도전층을 형성한다. 여기서 폴리실리콘에 도핑된 불순물은 후속공정에서 희생금속층이 선택적으로 형성되도록 수소말단기(Hydrogen termination)를 갖는 것이 적합하다. 또한 TiN과 같은 금속 대신에 고융점금속, 고융점금속의질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 하나의 물질을 사용할수도 있다.
이어서 상기 도전층을 패터닝하여 상기 콘택홀과 연결된 하부전극용 도전층 패턴을 형성(320)한다. 상기 도전층 패턴을 형성하는 방법은 콘택홀 내부만을 매립하는 플러그층을 먼저 형성하고 도전층 패턴을 형성할 수 있고, 한번에 콘택홀 내부를 매립하는 도전층을 적층하여 패터닝하여 형성할수도 있다. 여기서 상기 도전층 패턴이 폴리실리콘이 경우에 반구형 그레인(HSG)을 형성(330)하는 공정을 진행하여 하부전극의 표면적을 증대시킬 수 있다. 이어서 반구형 그레인(HSG)이 형성된 반도체 기판을 반도체 설비의 챔버에 넣고 퍼지가스를 도 2에서 설명된 바와 같이 지속적 또는 주기적으로 공급(340)한다. 상기 챔버로 희생금속 소스가스인 DMAH(Dimethyl Aluminum Hydride, (CH3)2ALH) 또는 DMEAA(Dimethyl Ethylamine Alane, (CH3)2C2H5N:AlH3)를 공급한다. 그러면, 도전층 위에만 선택적으로 알루미늄층인 희생금속층이 형성(350)된다. 이어서 증착금속을 포함하는 금속 할로겐화합물 가스, 예컨대 TiCl4나 Platinic Chloride(Cl6H6Pt)나 PtCl2를 물(H2O) 또는 알코올(Alcohol)에 녹여 증기화(vaporizing)시킨 것을 공급하여 티타늄(Ti) 또는 백금으로 된 증착금속층을 치환방식으로 형성(360)한다. 이어서 필요에 따라 증착금속층에 열처리를 하여 실리사이드층을 형성(365)하거나, 암모니아 플라즈마 또는 급속질화처리(RTN: Rapid Thermal Nitridation)을 이용하여 질화막을 형성(370)하거나, 산소분위기에서 열처리를 하여 산화막을 형성(375)하여 이를 유전체막으로 사용할 수 있다.
이때, 처음 증착금속층으로 티타늄을 사용한 경우에 질화막으로 TiN을 형성하고 상기 도 1에 설명된 선택적 금속층 형성공정을 다시 진행하여, 즉 2차 증착금속층(373)으로 백금을 다시 형성할 수 있다.
이어서, 상기 결과물 위에 유전체막을 증착한다. 이러한 유전체막은 산화막과 질화막의 복합막, 또는 Ta2O5,TiO2, ZrO2, Al2O3및 Nb2O5의 단일금속원자로 이루어진 산화물 중의 어느 하나, 또는 AlN과 같은 단일금속원자로 이루어진 질화물 중의 하나, 또는 SrTiO3, PZT(Pb(Zr,Ti)O3), BST((Ba,Sr)TiO3)와 같은 다원자금속 산화물 중에서 선택된 하나를 사용하여 형성할 수 있다. 마지막으로 상기 유전체막이 형성된 반도체 기판 위에 상부전극을 폴리실리콘이나 TiN, TiAlN, TiSiN등의 금속을 이용하여 형성한다.
제1 실시예
도 4는 본 발명의 제1 실시예에 의한 선택적 금속층 형성공정을 이용한 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.
도 4a를 참조하면, 반도체 기판(400)에 트랜지스터와 같은 하부구조(미도시)를 형성하고, 그 상부에 절연막(ILD, 402)으로 산화막 또는 산화막의 복합막을 형성한다. 상기 절연막(402)을 패터닝하여 트랜지스터의 소오스 영역을 노출시키는 콘택홀(404)을 형성한다. 상기 콘택홀(404)이 형성된 반도체 기판에 수소말단기를갖는 불순물이 도핑된 폴리실리콘을 적층하고 이를 패터닝하여 상기 콘택홀과 연결되는 하부전극용 도전층 패턴(406)을 형성한다. 상기 도전층 패턴(406)을 불순물이 도핑된 폴리실리콘뿐만 아니라 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 어느 하나를 사용해도 무방하다.
도 4b를 참조하면, 상기 결과물 상에 도 1에서 설명된 선택적 금속층 증착방법을 이용하여 티타늄(Ti) 및 백금(Pt)과 같은 증착금속층(408)을 형성한다. 이때, 증착금속층을 형성하기 전에 도전층 패턴(406)이 폴리실리콘인 경우에 반구형 그레인(HSG) 형성공정을 진행하여 커패시터 하부전극의 표면적을 증가시킬 수 있다. 따라서 본 발명에서는 HSG 표면을 형성하고, 본 발명에 의한 선택적 금속층 증착을 수행하여 MIS(Metal Insulator Silicon) 구조의 커패시터를 형성할 수 있다.
도 4c를 참조하면, 증착금속층(408)이 형성된 반도체 기판에 암모니아 플라즈마(NH3plasma)를 이용한 질화처리 또는 급속질화처리(RTN)를 진행하여 질화막(410)을 형성한다. 이러한 질화막(410)은 후속공정에서 유전체막을 증착할 때, 하부전극과 유전체막 계면에 커패시턴스를 떨어뜨리는 산화물 생성을 억제하는 역할을 한다.
도 4d를 참조하면, 상기 결과물에 산소분위기의 열처리를 진행하여산화막(412), 예컨대 산화티타늄(TiO2)을 형성하여 상기 질화막(410)과 산화막(412)을 유전체막으로 이용할 수 있다.
도 4e를 참조하면, 상기 결과물 위에 Ta2O5,TiO2, ZrO2, Al2O3및 Nb2O5의 단일금속원자로 이루어진 산화물 중의 어느 하나, 또는 AlN과 같은 단일금속원자로 이루어진 질화물 중의 하나, 또는 SrTiO3, PZT(Pb(Zr,Ti)O3), BST((Ba,Sr)TiO3)와 같은 다원자금속 산화물 중에서 선택된 하나를 사용하여 유전체막(414)을 형성한다.
도 4f를 참조하면, 상기 유전체막(414)이 형성된 반도체 기판 위에 폴리실리콘 또는 금속을 이용한 상부전극(416)을 형성하여 MIS(Metal Insulator Silicon) 또는 MIM(Metal Insulator Metal)구조를 갖는 반도체 소자의 커패시터를 형성한다.
상술한 발명으로 반도체 소자의 커패시터를 형성하면, 하부전극을 형성한 후, 패터닝을 할 필요가 없어 포토공정(photo process)을 생략할 수 있다. 즉, 반구형 그레인(HSG)을 사용하는 하부전극에 대해 추가로 금속층을 형성하고 패터닝을 할 필요가 없이, 본 발명과 같이 선택적으로 금속층을 증착할 수 있다. 그러므로 식각에 따른 각종 문제점을 해결하면서 하부전극을 금속 재질로 형성할 수 있는 장점이 있다.
제2 실시예
도 5는 본 발명의 제2 실시예에 의한 선택적 금속층 형성공정을 이용한 커페시터 형성방법을 설명하기 위해 도시한 단면도들이다.
도 5a 및 도 5b를 참조하면, 상술한 제1 실시예와 동일한 공정이기 때문에중복을 피하여 설명을 생략한다. 여기서, 구성부재중 참조부호는 이해를 용이하게 하기 위해 상술한 제1 실시예와 서로 대칭이 되도록 구성하였다.
도 5c를 참조하면, 상기 선택적 금속층인 증착금속층(508)이 형성된 반도체 기판에 실리사이드 형성공정(Silicidation)을 진행하여 증착금속층(508)을 TiSix와 같은 실리사이드층(Silicide layer, 510)으로 바꾼다.
도 5d를 참조하면, 상기 실리사이드층(510)이 형성된 반도체 기판에 암모니아 플라즈마를 이용하거나, 급속질화처리(RTN)를 수행하여 질화막(512)을 형성한다.
도 5e를 참조하면, 상기 질화막(510)이 형성된 반도체 기판에 유전체막(514)을 산화막과 질화막의 복합막, Ta2O5,TiO2, ZrO2, Al2O3및 Nb2O5의 단일금속원자로 이루어진 산화물 중의 어느 하나, 또는 AlN과 같은 단일금속원자로 이루어진 질화물 중의 하나, 또는 SrTiO3, PZT(Pb(Zr,Ti)O3), BST((Ba,Sr)TiO3)와 같은 다원자금속 산화물 중에서 선택된 하나를 사용하여 형성한다.
도 5f를 참조하면, 상기 유전체막이 형성된 반도체 기판에 상부전극(516)을 폴리실리콘 또는 금속을 이용하여 형성함으로써 MIS 또는 MIM구조의 커패시터를 형성한다.
제3 실시예
도 6은 본 발명의 제3 실시예에 의한 선택적 금속층 형성방법을 이용한 커패시터 형성방법을 설명하기 위해 도시한 단면도들이다.
본 실시예는 백금막을 커패시터 하부전극에 선택적으로 증착시, 높은 저항을 갖는 백금 실리사이드(PtSix)가 형성되는 문제점을 억제하기 위한 실시예로서 선택적 금속층 증착공정을 2회에 걸쳐서 사용할 수 있다.
도 6a를 참조하면, 반도체 기판(600)에 트랜지스터와 같은 하부구조를 형성하고, 절연막(ILD, 602)으로 산화막 또는 산화막의 복합막을 형성한다. 이어서 트랜지스터의 소오스(source) 영역을 노출하는 콘택홀을 형성한다. 이어서 콘택홀을 매립하는 플러그층(plug layer, 604)을 폴리실리콘을 사용하여 형성한다. 계속해서 상기 플러그층(604)과 연결된 커패시터 하부전극용 도전층인 질화티타늄(TiN)을 화학기상증착(CVD: Chemical Vapor Deposition) 또는 물리적 기상증착(Physical Vapor Deposition)에 의해 블랭캣(Blanket) 방식으로 형성하고, 이를 패터닝하여 커패시터 하부전극용 도전막 패턴(606)을 형성한다. 이어서 상기 도 1의 선택적 금속층 형성방법을 이용하여 TiN으로 구성된 도전막 패턴(606)의 표면에 백금막(608)을 형성한다.
상기 백금막으로 된 커패시터 하부전극용 도전막 패턴은 다음과 같이 변형 된 방법으로 형성할 수 있다. 상기 트랜지스터의 소오스 영역을 노출하는 콘택홀을 형성하고, 이를 매립하는 플러그층(604)을 수소말단기를 갖는 불순물이 도핑된 폴리실리콘으로 형성한다. 이어서 상기 도 1의 선택적 금속층 형성방법에 따라서 노출된 플러그층(604)의 표면에 티타늄을 선택적으로 증착하여 플래너(planar)형의 도전막 패턴(606)을 형성한다. 이어서, 상기 티타늄을 재질로 하는 도전막 패턴(606)에 암모니아 플라즈마를 이용한 질화처리나, 급속질화처리(RTN)를 수행하여 표면에 질화티타늄(TiN)을 형성하고 상기 도 1의 선택적 금속층 형성방법에 의한 백금막(608)을 다시 형성하여 백금막을 재질로 하는 커패시터 하부전극을 형성할 수 있다.
도 6b를 참조하면, 상기 백금막(608)위에 유전체막(610)을 적층한다. 이러한 유전체막(610)으로는 산화막과 질화막의 복합막, 또는 Ta2O5,TiO2, ZrO2, Al2O3및 Nb2O5의 단일금속원자로 이루어진 산화물 중의 어느 하나, 또는 AlN과 같은 단일금속원자로 이루어진 질화물 중의 하나, 또는 SrTiO3, PZT(Pb(Zr,Ti)O3, BST(BaSrTiO3)와 같은 다원자금속 산화물 중에서 선택된 하나를 사용하여 형성할 수 있다.
도 6c를 참조하면, 상기 유전체막(610)이 형성된 결과물에 폴리실리콘 또는 백금과 같은 금속을 사용하여 커패시터 상부전극(612)을 형성하여 본 발명의 제3 실시예에 의한 선택적 금속층 형성방법을 이용한 반도체 소자의 커패시터 형성공정을 완료한다.
선택적 금속층 형성방법을 이용한 콘택홀 매립방법
도 7은 본 발명의 선택적 금속층 형성공정을 이용한 콘택홀 매립방법을 설명하기 위해 도시한 공정 흐름도(flowchart)이다.
도 7을 참조하면, 트랜지스터 비트라인과 같은 하부구조가 형성된 반도체 기판에 층간절연막(ILD)으로 절연막을 적층하고 이를 패터닝하여 하부막을 노출하는 콘택홀을 형성(700)한다. 이때 절연막은 산화막 또는 그 복합막을 사용하여 형성하고, 하부막은 질화티타늄(TiN), 또는 수소말단기(Hydrogen Termination)를 갖는 불순물이 도핑된 실리콘을 이용하여 형성한다. 또한 상기 하부막으로 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 하나의 재질을 사용해도 무방하다.
여기서, 상기 콘택홀은 반도체 기판과 직접 연결된 커패시터 하부전극용 콘택홀(contact hole) 또는 금속 콘택홀(Metal Contact hole)일 수 있다. 이어서 도 1에서 설명된 선택적 금속층 형성방법을 이용하여 콘택홀 바닥(bottom)에 증착금속층을 티타늄(Ti)과 같은 물질을 이용하여 형성(710, 720, 730)한다. 상기 티타늄과 같이 도전성이 뛰어난 물질로 구성된 증착금속층은 콘택홀을 매립하는 과정에서 오믹층(Ohmic layer)으로 사용된다. 이어서, 급속질화처리(RTN) 또는 암모니아 플라즈마를 이용한 질화처리에 의해 증착금속층인 오믹층 상부에 질화티타늄(TiN)과 같은 장벽층(Barrier layer)을 선택적으로 형성(740)한다. 마지막으로 장벽층위에 알루미늄(Al) 및 텅스텐(W)을 이용하여 플러그층(plug layer)을 형성(750)하고, 상기 플러그층과 연결된 도전층을 형성(760)하여 콘택홀을 매립한다. 여기서, 플러그층을 별도로 형성하지 않고, 상기 장벽층이나 오믹층 위에 곧바로 콘택홀을 매립하는 도전층을 형성할수도 있다.
여기서, 장벽층을 형성(740)하는 방법은 급속 질화처리(RTN)나 암모니아(NH3) 플라즈마를 이용한 질화처리 대신에 화학기상증착(CVD)이나스퍼터링(Sputtering) 방식을 사용하여 블랭캣 방식으로 형성하고 이를 패터닝할 수도 있다.
제4 실시예
도 8은 본 발명의 제4 실시예에 의한 선택적 금속층 형성공정을 이용한 콘택홀 매립방법을 설명하기 위해 도시한 단면도들이다.
도 8a를 참조하면, 반도체 기판(800)에 절연막(802), 예컨대 산화막 또는 그 복합막을 형성하고 이를 패터닝하여 하부막을 노출시키는 콘택홀(804)을 형성한다. 여기서 상기 콘택홀(804)은 도면과 같이 반도체 기판과 연결된 커패시터 하부전극용 콘택홀일 수 있고, 1차 콘택홀이 형성된 상태에서 다시 형성하는 금속콘택홀(Metal Contact hole)일 수 있다.
도 8b를 참조하면, 상기 콘택홀(804)이 형성된 반도체 기판에 상기 도 1에서 설명된 선택적 금속층 형성방법을 이용하여 티타늄(Ti)과 같은 증착금속층을 형성한다. 이러한 증착금속층은 콘택홀을 매립하는 공정에서 하부막과 콘택홀을 매립하는 도전물질간의 전도성을 향상시키는 오믹층(806)의 역할을 수행한다.
도 8c를 참조하면, 상기 오믹층(806)이 선택적으로 증착된 반도체 기판에 불순물의 확산을 방지하는 역할을 수행하는 장벽층(808), 예컨대 질화티타늄막(TiN layer)을 형성한다. 이러한 장벽층은 암모니아 플라즈마에 의한 질화처리, 급속질화처리(RTN) 또는 블랭캣(blanket) 증착방식을 통해 형성할 수 있다.
도 8d를 참조하면, 상기 장벽층(808)이 형성된 반도체 기판에 콘택홀을 매립(filling)하면서 반도체 기판 표면을 덮는 도전층(810)을 적층하여 본 발명의제4 실시예에 의한 선택적 금속층 형성에 의한 콘택홀 매립공정을 완료한다.
도 8e는 도 8d를 변형된 방법으로 형성하였을 때의 단면도이다. 상세히 설명하면 장벽층(808)이 형성된 반도체 기판에 텅스텐(W) 또는 알루미늄(Al)을 사용하여 플러그층(812)을 1차 형성한다. 이어서 플러그층(812)을 에치백(Etchback) 또는 화학기계적 연마(CMP: Chemical Mechanical Polishing)하여 플러그층(812)을 콘택홀 내부로 한정하고, 2차로 플러그층(812)과 연결된 도전층(810)을 적층하여 형성할 수 있다.
따라서, 본 실시예에 따르면 종횡비(Aspect ratio)가 높은 콘택홀 내부에 500℃ 이하의 저온에서 리프팅(Lifting)이나 부식 등의 문제를 발생시키지 않고 비교적 얇은 두께를 갖는 오믹층을 형성할 수 있다. 따라서 본 발명에서는 오믹층의 두께를 조절하기 위해 수행하는 에치백(Etchback) 등의 공정을 생략할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 500℃ 이하의 저온에서 티타늄(Ti) 및 백금(Pt)과 같은 금속층을 선택적으로 형성함으로써, 반도체 소자의 커패시터 형성공정에서 손쉽게 하부전극을 폴리실리콘 대신에 금속으로 형성할 수 있다. 그러므로 종래에 티타늄과 백금등으로 형성할 때 발생하는 공정상의 여러 가지 문제점을 해결할 수 있다. 또한, 콘택홀 바닥(bottom)의 오믹층(ohmic layer) 형성공정에서는 낮은 온도에서 적합한 두께를 갖는 오믹층을 선택적으로 콘택 하부(Bottom)에만형성하여 리프팅(Lifting)이나 부식 등의 결함을 억제하면서 콘택홀을 매립할 수 있다.

Claims (27)

  1. 절연막 및 도전층이 형성된 반도체 기판에 있어서,
    상기 절연막과 도전층에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스를 공급하여 상기 도전층 위에만 희생금속층을 형성하는 공정; 및
    상기 희생금속층의 금속원자보다 더 작은 할로겐 겹합력을 갖는 금속 할로겐화합물 가스를 공급하여 상기 희생금속층을 증착금속층으로 치환하는 공정을 구비하는 것을 특징으로 하는 선택적 금속층 형성방법.
  2. 제 1항에 있어서,
    상기 희생금속 소스가스를 공급하기 전에 퍼지가스(purge gas)를 공급하는 공정을 더 포함하는 것을 특징으로 하는 선택적 금속층 형성방법.
  3. 제 1항에 있어서,
    상기 희생금속층을 형성후에 퍼지가스를 공급하는 단계와, 상기 희생금속층이 금속증착층으로 치환된 후에 퍼지가스를 공급하는 단계를 더 포함하는 것을 특징으로 하는 선택적 금속층 형성방법.
  4. 제 3항에 있어서,
    상기 희생금속층을 형성하는 단계와,
    상기 희생금속층을 형성후에 퍼지가스를 공급하는 단계와,
    상기 희생금속층을 금속증착층으로 치환하는 단계와,
    상기 희생금속층이 금속증착층으로 치환한 후에 퍼지를 가스를 공급하는 단계를 반복함으로써 원하는 두께를 갖는 금속증착층을 형성하는 것을 특징으로 하는 선택적 금속층 형성방법.
  5. 제 1항에 있어서,
    상기 절연막은 산화막(SiO2)또는 산화막을 포함하는 복합막을 사용하여 형성하는 것을 특징으로 하는 선택적 금속층 형성방법.
  6. 제 1항에 있어서,
    상기 도전층은 불순물이 도핑된 실리콘 또는 금속을 사용하여 형성하는 것을 특징으로 하는 선택적 금속층 형성방법.
  7. 제 6항에 있어서,
    상기 불순물이 도핑된 실리콘은 말단기가 수소를 포함하는 것(Hydrogen termination)을 특징으로 하는 선택적 금속층 형성방법.
  8. 제 6항에 있어서,
    상기 금속은 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 하나인 것을 특징으로 하는 선택적 금속층 형성방법.
  9. 제 2항 또는 3항에 있어서,
    상기 퍼지가스는 수소, 실란, 질소, 아르곤 및 이들의 혼합가스중에 하나인 것을 특징으로 하는 선택적 금속층 형성방법.
  10. 제 9항에 있어서,
    상기 퍼지가스의 공급방법은 지속적으로 공급하거나, 처음 일정량을 공급하여 퍼지하고 상기 희생금속층의 형성후 및 증착금속층의 치환이 이루어진후에 일정량을 공급하는 것을 특징으로 하는 선택적 금속층 형성방법.
  11. 제 1항에 있어서,
    상기 희생금속층은 알루미늄(Al)이고, 증착금속층은 티타늄 또는 백금인 것을 특징으로 하는 선택적 금속층 형성방법.
  12. ① 반도체 기판에 절연막을 형성하고 상기 절연막에 패터닝을 진행하여 반도체 기판의 소오스영역을 노출시키는 콘택홀을 형성하는 공정;
    ② 상기 콘택홀과 연결되는 도전층 패턴을 형성하는 공정;
    ③ 상기 절연막과 도전층 패턴에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스를 공급하여 상기 도전층 패턴 위에만 희생금속층을 형성하는 공정;
    ④ 상기 희생금속층의 금속원자보다 더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 공급하여 상기 희생금속층을 증착금속층으로 치환하는 공정;
    ⑤ 상기 증착금속층 위에 유전체막을 형성하는 공정;
    ⑥ 상기 유전체막 위에 상부전극을 형성하는 공정을 구비하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  13. 제 12항에 있어서,
    상기 ③ 공정의 희생금속 소스가스를 공급하기 전에 퍼지가스를 공급하는 공정을 더 구비하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  14. 제 13항에 있어서,
    상기 퍼지가스의 공급은 지속적으로 공급하거나, 처음 일정량을 공급하여 퍼지하고 상기 희생금속층의 형성후 및 증착금속층의 치환이 이루어진 후에 일정량을공급하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  15. 제 12항에 있어서,
    상기 절연막은 산화막(SiO2) 또는 산화막을 포함하는 복합막을 이용하여 형성하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  16. 제 12항에 있어서,
    상기 ④공정의 도전층 패턴은 불순물이 도핑된 폴리실리콘 또는 금속을 사용하여 형성하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  17. 제 12항에 있어서,
    상기 ④공정의 희생금속층을 증착금속층으로 치환하는 공정후에 증착금속층을 실리사이드화하는 공정을 더 포함하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  18. 제 16항에 있어서,
    상기 금속은 고융점금속, 고융점금속의 질화물, 고융점금속의 탄화물, 금속실리사이드, 도전성 페로브스카이트(Perovskite)막, 백금족금속, 도전성 백금족금속 산화물 및 이들의 복합막중에서 선택된 하나인 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  19. 제 12항에 있어서,
    상기 ③공정의 희생금속층을 형성하는 공정과, 상기 ④ 공정의 희생금속층을 증착금속층으로 치환하는 공정을 반복적으로 수행함으로써 원하는 두께를 갖는 증착금속층을 형성하는 것을 특징으로 하는 선택적 금속층 형성방법에 의한 반도체 소자의 커패시터 형성방법.
  20. ⓐ 반도체 기판에 절연막을 형성하고 패터닝을 진행하여 하부막을 노출하는 콘택홀을 형성하는 공정;
    ⓑ 상기 절연막과 하부막에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스를 공급하여 상기 하부막에만 희생금속층을 형성하는 공정;
    ⓒ 상기 희생금속층의 금속원자보다 더 작은 할로겐 결합력을 갖는 금속 할로겐화합물 가스를 공급하여 상기 희생금속층을 증착금속층으로 치환하는 공정; 및
    ⓓ 상기 콘택홀을 매립하는 도전층을 형성하는 공정을 구비하는 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  21. 제 20항에 있어서,
    상기 ⓐ 공정의 절연막은 산화막 또는 산화막을 포함하는 복합막으로 형성하는 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  22. 제 20항에 있어서,
    상기 ⓐ 공정의 하부막은 고융점금속막, 고융점금속막의 질화물, 고융점금속막의 탄화물, 수소말단기(Hydrogen Termination)를 갖는 불순물이 도핑된 실리콘막중에서 선택된 하나인 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  23. 제 20항에 있어서,
    상기 ⓑ공정을 희생금속층을 형성하기 전에 퍼지가스를 공급하는 공정을 더 구비하는 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  24. 제 23항에 있어서,
    상기 퍼지가스를 공급하는 방법은 지속적으로 공급하거나, 처음 일정량을 공급하여 퍼지하고 상기 희생금속층의 형성후 및 증착금속층의 치환이 이루어진 후에 일정량을 공급하는 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  25. 제 23항 또는 24항에 있어서,
    상기 퍼지가스(purge)는 수소(H2), 실란(SiH4), 질소, 아르곤 및 이들의 혼합가스중에 하나인 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  26. 제 20항에 있어서,
    상기 ⓑ 공정의 희생금속층 형성 공정과 ⓒ 공정의 희생금속층을 증착금속층으로 치환하는 공정을 반복 수행하여 원하는 두께를 갖는 금속증착층을 형성하는 것을 특징으로 하는 선택적 금속층 증착방법에 의한 콘택홀 매립방법.
  27. 제 1항에 있어서,
    상기 절연막과 도전층에 대해 선택적으로 증착되는 특성을 지닌 희생금속 소스가스는 DMAH 및 DMEAA중에서 선택된 하나인 것을 특징으로 하는 선택적 금속층 증착방법.
KR1019990017362A 1998-06-16 1999-05-14 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법 Expired - Fee Related KR100319888B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990017362A KR100319888B1 (ko) 1998-06-16 1999-05-14 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
US09/334,588 US6372598B2 (en) 1998-06-16 1999-06-16 Method of forming selective metal layer and method of forming capacitor and filling contact hole using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980022579 1998-06-16
KR19980022579 1998-06-16
KR1019990017362A KR100319888B1 (ko) 1998-06-16 1999-05-14 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법

Publications (2)

Publication Number Publication Date
KR20000005661A KR20000005661A (ko) 2000-01-25
KR100319888B1 true KR100319888B1 (ko) 2002-01-10

Family

ID=26633764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990017362A Expired - Fee Related KR100319888B1 (ko) 1998-06-16 1999-05-14 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법

Country Status (2)

Country Link
US (1) US6372598B2 (ko)
KR (1) KR100319888B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390844B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US12204372B2 (en) 2022-05-13 2025-01-21 Samsung Electronics Co., Ltd. Electronic device including conductive key button

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US6319766B1 (en) 2000-02-22 2001-11-20 Applied Materials, Inc. Method of tantalum nitride deposition by tantalum oxide densification
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US20020036780A1 (en) * 2000-09-27 2002-03-28 Hiroaki Nakamura Image processing apparatus
KR100376266B1 (ko) * 2000-10-20 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100383772B1 (ko) * 2000-12-08 2003-05-14 주식회사 하이닉스반도체 반도체 소자의 커패시터 하부전극 형성 방법
KR100393209B1 (ko) * 2001-01-18 2003-07-31 삼성전자주식회사 금속 산화막을 유전막으로 하는 반도체 커패시터의 형성방법
US6596643B2 (en) * 2001-05-07 2003-07-22 Applied Materials, Inc. CVD TiSiN barrier for copper integration
US6524908B2 (en) * 2001-06-01 2003-02-25 International Business Machines Corporation Method for forming refractory metal-silicon-nitrogen capacitors and structures formed
US7037862B2 (en) 2001-06-13 2006-05-02 Micron Technology, Inc. Dielectric layer forming method and devices formed therewith
US6849545B2 (en) * 2001-06-20 2005-02-01 Applied Materials, Inc. System and method to form a composite film stack utilizing sequential deposition techniques
KR100425450B1 (ko) * 2001-06-26 2004-03-30 삼성전자주식회사 금속-절연층-금속 캐패시터 제조 방법
KR100407380B1 (ko) * 2001-06-27 2003-12-01 주식회사 하이닉스반도체 반도체 커패시터의 상/하부 전극 제조방법
US6746930B2 (en) * 2001-07-11 2004-06-08 Micron Technology, Inc. Oxygen barrier for cell container process
US20070009658A1 (en) * 2001-07-13 2007-01-11 Yoo Jong H Pulse nucleation enhanced nucleation technique for improved step coverage and better gap fill for WCVD process
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
TW581822B (en) * 2001-07-16 2004-04-01 Applied Materials Inc Formation of composite tungsten films
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
JP2005504885A (ja) 2001-07-25 2005-02-17 アプライド マテリアルズ インコーポレイテッド 新規なスパッタ堆積方法を使用したバリア形成
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US6718126B2 (en) * 2001-09-14 2004-04-06 Applied Materials, Inc. Apparatus and method for vaporizing solid precursor for CVD or atomic layer deposition
US6936906B2 (en) 2001-09-26 2005-08-30 Applied Materials, Inc. Integration of barrier layer and seed layer
US7049226B2 (en) * 2001-09-26 2006-05-23 Applied Materials, Inc. Integration of ALD tantalum nitride for copper metallization
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
US7780785B2 (en) 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
US6773507B2 (en) * 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US6939801B2 (en) * 2001-12-21 2005-09-06 Applied Materials, Inc. Selective deposition of a barrier layer on a dielectric material
KR100798789B1 (ko) * 2001-12-24 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6998014B2 (en) * 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6827978B2 (en) * 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6846516B2 (en) * 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6720027B2 (en) * 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US20030194825A1 (en) * 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US7041335B2 (en) * 2002-06-04 2006-05-09 Applied Materials, Inc. Titanium tantalum nitride silicide layer
US7404985B2 (en) * 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US6858547B2 (en) * 2002-06-14 2005-02-22 Applied Materials, Inc. System and method for forming a gate dielectric
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US7067439B2 (en) * 2002-06-14 2006-06-27 Applied Materials, Inc. ALD metal oxide deposition process using direct oxidation
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
US20040013803A1 (en) * 2002-07-16 2004-01-22 Applied Materials, Inc. Formation of titanium nitride films using a cyclical deposition process
US7186385B2 (en) * 2002-07-17 2007-03-06 Applied Materials, Inc. Apparatus for providing gas to a processing chamber
US6955211B2 (en) 2002-07-17 2005-10-18 Applied Materials, Inc. Method and apparatus for gas temperature control in a semiconductor processing system
US7066194B2 (en) * 2002-07-19 2006-06-27 Applied Materials, Inc. Valve design and configuration for fast delivery system
US6772072B2 (en) * 2002-07-22 2004-08-03 Applied Materials, Inc. Method and apparatus for monitoring solid precursor delivery
US6915592B2 (en) 2002-07-29 2005-07-12 Applied Materials, Inc. Method and apparatus for generating gas to a processing chamber
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US6905737B2 (en) * 2002-10-11 2005-06-14 Applied Materials, Inc. Method of delivering activated species for rapid cyclical deposition
EP1420080A3 (en) 2002-11-14 2005-11-09 Applied Materials, Inc. Apparatus and method for hybrid chemical deposition processes
US6884473B2 (en) * 2002-12-24 2005-04-26 Macronix International Co., Ltd. Method for fabricating metal silicide
US20040126482A1 (en) * 2002-12-31 2004-07-01 Chih-I Wu Method and structure for selective surface passivation
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US7244683B2 (en) * 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US6753248B1 (en) 2003-01-27 2004-06-22 Applied Materials, Inc. Post metal barrier/adhesion film
US20040198069A1 (en) 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US6924519B2 (en) * 2003-05-02 2005-08-02 Kabushiki Kaisha Toshiba Semiconductor device with perovskite capacitor
US7211508B2 (en) * 2003-06-18 2007-05-01 Applied Materials, Inc. Atomic layer deposition of tantalum based barrier materials
KR100508094B1 (ko) * 2003-06-26 2005-08-17 삼성전자주식회사 커패시터를 구비하는 반도체 소자 및 그 형성 방법
US20050067103A1 (en) * 2003-09-26 2005-03-31 Applied Materials, Inc. Interferometer endpoint monitoring device
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US20060062917A1 (en) * 2004-05-21 2006-03-23 Shankar Muthukrishnan Vapor deposition of hafnium silicate materials with tris(dimethylamino)silane
FR2871935A1 (fr) * 2004-06-18 2005-12-23 St Microelectronics Crolles 2 Circuit integre comprenant un condensateur a elecrodes metalliques et procede de fabrication d'un tel condensateur
US7241686B2 (en) * 2004-07-20 2007-07-10 Applied Materials, Inc. Atomic layer deposition of tantalum-containing materials using the tantalum precursor TAIMATA
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US7402534B2 (en) 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
KR100655139B1 (ko) * 2005-11-03 2006-12-08 주식회사 하이닉스반도체 캐패시터 제조 방법
US7682946B2 (en) 2005-11-04 2010-03-23 Applied Materials, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
US7658802B2 (en) * 2005-11-22 2010-02-09 Applied Materials, Inc. Apparatus and a method for cleaning a dielectric film
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
JP5140935B2 (ja) * 2006-03-28 2013-02-13 富士通セミコンダクター株式会社 マグネトロンスパッタ成膜装置、及び半導体装置の製造方法
US20070232014A1 (en) * 2006-04-03 2007-10-04 Honeywell International Inc. Method of fabricating a planar MIM capacitor
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7521379B2 (en) * 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US20080099436A1 (en) * 2006-10-30 2008-05-01 Michael Grimbergen Endpoint detection for photomask etching
US8092695B2 (en) * 2006-10-30 2012-01-10 Applied Materials, Inc. Endpoint detection for photomask etching
US7585762B2 (en) * 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7678298B2 (en) * 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7824743B2 (en) * 2007-09-28 2010-11-02 Applied Materials, Inc. Deposition processes for titanium nitride barrier and aluminum
US7767572B2 (en) * 2008-02-21 2010-08-03 Applied Materials, Inc. Methods of forming a barrier layer in an interconnect structure
US7618893B2 (en) * 2008-03-04 2009-11-17 Applied Materials, Inc. Methods of forming a layer for barrier applications in an interconnect structure
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8146896B2 (en) 2008-10-31 2012-04-03 Applied Materials, Inc. Chemical precursor ampoule for vapor deposition processes
US20100151676A1 (en) * 2008-12-16 2010-06-17 Applied Materials, Inc. Densification process for titanium nitride layer for submicron applications
US8778204B2 (en) 2010-10-29 2014-07-15 Applied Materials, Inc. Methods for reducing photoresist interference when monitoring a target layer in a plasma process
JP5963456B2 (ja) * 2011-02-18 2016-08-03 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、及び基板処理方法
KR101956347B1 (ko) 2011-03-04 2019-03-08 어플라이드 머티어리얼스, 인코포레이티드 콘택 세정을 위한 방법들
US8912096B2 (en) 2011-04-28 2014-12-16 Applied Materials, Inc. Methods for precleaning a substrate prior to metal silicide fabrication process
US9218961B2 (en) 2011-09-19 2015-12-22 Applied Materials, Inc. Methods of forming a metal containing layer on a substrate with high uniformity and good profile control
US8961804B2 (en) 2011-10-25 2015-02-24 Applied Materials, Inc. Etch rate detection for photomask etching
US8808559B2 (en) 2011-11-22 2014-08-19 Applied Materials, Inc. Etch rate detection for reflective multi-material layers etching
US8927423B2 (en) 2011-12-16 2015-01-06 Applied Materials, Inc. Methods for annealing a contact metal layer to form a metal silicidation layer
US8900469B2 (en) 2011-12-19 2014-12-02 Applied Materials, Inc. Etch rate detection for anti-reflective coating layer and absorber layer etching
US8586479B2 (en) 2012-01-23 2013-11-19 Applied Materials, Inc. Methods for forming a contact metal layer in semiconductor devices
US9330939B2 (en) 2012-03-28 2016-05-03 Applied Materials, Inc. Method of enabling seamless cobalt gap-fill
US9805939B2 (en) 2012-10-12 2017-10-31 Applied Materials, Inc. Dual endpoint detection for advanced phase shift and binary photomasks
US8778574B2 (en) 2012-11-30 2014-07-15 Applied Materials, Inc. Method for etching EUV material layers utilized to form a photomask
KR20140089650A (ko) 2013-01-03 2014-07-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
US9543163B2 (en) 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
TWI660429B (zh) 2013-09-27 2019-05-21 美商應用材料股份有限公司 實現無縫鈷間隙填充之方法
TWI661072B (zh) 2014-02-04 2019-06-01 荷蘭商Asm Ip控股公司 金屬、金屬氧化物與介電質的選擇性沈積
US9508561B2 (en) 2014-03-11 2016-11-29 Applied Materials, Inc. Methods for forming interconnection structures in an integrated cluster system for semicondcutor applications
US9528185B2 (en) 2014-08-22 2016-12-27 Applied Materials, Inc. Plasma uniformity control by arrays of unit cell plasmas
US10428421B2 (en) * 2015-08-03 2019-10-01 Asm Ip Holding B.V. Selective deposition on metal or metallic surfaces relative to dielectric surfaces
US11081342B2 (en) 2016-05-05 2021-08-03 Asm Ip Holding B.V. Selective deposition using hydrophobic precursors
CN106024985B (zh) * 2016-07-13 2017-05-31 苏州协鑫集成科技工业应用研究院有限公司 叠层太阳能电池及其制备方法
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
KR102405723B1 (ko) 2017-08-18 2022-06-07 어플라이드 머티어리얼스, 인코포레이티드 고압 및 고온 어닐링 챔버
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
WO2019094481A1 (en) 2017-11-11 2019-05-16 Micromaterials Llc Gas delivery system for high pressure processing chamber
CN111432920A (zh) 2017-11-17 2020-07-17 应用材料公司 用于高压处理系统的冷凝器系统
JP7239598B2 (ja) 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
KR20230000207A (ko) 2021-06-24 2023-01-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113928A (ja) 1983-11-25 1985-06-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置の製造方法
JPS63140525A (ja) 1986-12-02 1988-06-13 Sharp Corp 半導体装置の製造方法
JPH02304928A (ja) 1989-05-19 1990-12-18 Nec Corp 配線の形成方法
US5358901A (en) * 1993-03-01 1994-10-25 Motorola, Inc. Process for forming an intermetallic layer
JP2636755B2 (ja) 1994-11-09 1997-07-30 日本電気株式会社 半導体装置および半導体装置の製造方法
KR20010026932A (ko) 1999-09-09 2001-04-06 윤종용 셀과 코아/페리 사이의 평탄화 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390844B1 (ko) * 2001-06-30 2003-07-12 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 및 그 형성방법
US12204372B2 (en) 2022-05-13 2025-01-21 Samsung Electronics Co., Ltd. Electronic device including conductive key button

Also Published As

Publication number Publication date
US6372598B2 (en) 2002-04-16
US20020006708A1 (en) 2002-01-17
KR20000005661A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
KR100319888B1 (ko) 선택적 금속층 형성방법, 이를 이용한 커패시터 형성 및 콘택홀 매립방법
KR100418581B1 (ko) 메모리 소자의 제조방법
KR100403611B1 (ko) 금속-절연체-금속 구조의 커패시터 및 그 제조방법
US8384192B2 (en) Methods for forming small-scale capacitor structures
US5612558A (en) Hemispherical grained silicon on refractory metal nitride
US6140671A (en) Semiconductor memory device having capacitive storage therefor
US6551873B2 (en) Method for forming a tantalum oxide capacitor
US20090273882A1 (en) Capacitor and method for fabricating the same
US6962845B2 (en) Method for manufacturing semiconductor capacitor having double dielectric layer therein
US7442981B2 (en) Capacitor of semiconductor device and method of fabricating the same
CN101154568A (zh) 在半导体器件中制造电容器的方法
KR20020083772A (ko) 반도체소자의 캐패시터 및 그 제조방법
JP4162794B2 (ja) 選択的な金属層形成方法を用いたキャパシタ形成方法
KR20030025672A (ko) 반도체 소자의 커패시터 제조방법
US6743678B2 (en) Methods for manufacturing semiconductor memory devices
CN100483680C (zh) 在半导体装置中制造电容器的方法
KR20030083441A (ko) 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법
KR100772531B1 (ko) 캐패시터의 제조 방법
KR100406546B1 (ko) 캐패시터의 제조 방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20040059775A (ko) 루테늄 하부전극을 구비한 캐패시터의 제조 방법
KR100761406B1 (ko) 탄탈륨산화막을 유전막으로 갖는 캐패시터의 제조 방법
KR20030002129A (ko) 캐패시터의 제조 방법
KR20030002022A (ko) 캐패시터의 제조 방법
KR20030092598A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990514

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010313

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20011105

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20011222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20011224

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20051109

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20061128

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20071203

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20081201

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20091214

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20121130

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 13

End annual number: 13

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20151109