[go: up one dir, main page]

KR100318257B1 - 인쇄회로기판및그의신호배선방법 - Google Patents

인쇄회로기판및그의신호배선방법 Download PDF

Info

Publication number
KR100318257B1
KR100318257B1 KR1019980047644A KR19980047644A KR100318257B1 KR 100318257 B1 KR100318257 B1 KR 100318257B1 KR 1019980047644 A KR1019980047644 A KR 1019980047644A KR 19980047644 A KR19980047644 A KR 19980047644A KR 100318257 B1 KR100318257 B1 KR 100318257B1
Authority
KR
South Korea
Prior art keywords
chip
semiconductor chip
connection
signal
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980047644A
Other languages
English (en)
Other versions
KR20000031545A (ko
Inventor
윤용식
서영석
이정우
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980047644A priority Critical patent/KR100318257B1/ko
Priority to TW087121759A priority patent/TW410536B/zh
Priority to GB9828766A priority patent/GB2343553B/en
Priority to US09/223,285 priority patent/US6233157B1/en
Publication of KR20000031545A publication Critical patent/KR20000031545A/ko
Application granted granted Critical
Publication of KR100318257B1 publication Critical patent/KR100318257B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0295—Programmable, customizable or modifiable circuits adapted for choosing between different types or different locations of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/173—Adding connections between adjacent pads or conductors, e.g. for modifying or repairing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/222—Completing of printed circuits by adding non-printed jumper connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 인쇄회로기판 및 그의 신호 배선 방법을 개시한다. 개시된 본 발명은, 기판에 반도체 칩의 칩 선택 핀과 비연결 핀 및 어드레스 지정핀들이 전기적으로 연결되도록 연결선이 형성된다. 반도체 칩이 단일형일 경우에 사용되는 패드는 서로 다른 반도체 칩의 칩 선택 핀과 비연결 기능에 제 1 신호 배선으로 연결된다. 반도체 칩이 스택형일 경우에 패드와 함께 사용되는 다른 패드는, 제 1 신호 배선이 연결되지 않은 해당 반도체 칩의 비연결 기능핀과 칩 선택 기능핀 각각에 제 2 신호 배선으로 연결된다. 제 1 및 제 2 신호 배선 사이에는 반도체 칩이 단일형 또는 스택형인 것에 따라 저항치가 0인 제 1 점프 칩에 의해 선택적으로 연결되는 제 2 연결 패드가 배치된다. 또한, 제 2 신호 배선에도 제 1 연결 패드가 배치되어서, 이 제 1 연결 패드도 저항치가 0인 제 2 점프 칩에 의해 선택적으로 연결된다. 7개의 연결 패드가 기판에 배치되고, 연결 패드들중 서로 인접하게 배치되지 않은 3개의 연결 패드에 어드레스 신호 전달용 외부 패드가 연결된다. 나머지 4개의 연결 패드들중 3개가 반도체 칩의 각각의 핀을 연결하는 연결선에 신호 배선들에 의해 연결되고, 나머지 하나의 패드는 다른 신호 배선에 의해서 어느 한 신호 배선에 연결된다. 각 연결 패드들 사이는 반도체 칩의 메모리 용량에 따라 저항치가 0인 점프 칩들에 의해서 선택적으로 연결된다.

Description

인쇄회로기판 및 그의 신호 배선 방법
본 발명은 본 발명은 인쇄회로기판(PCB:이하 기판이라 약칭함) 및 그의 신호 배선 방법에 관한 것이다.
복수개의 반도체 칩이 실장되는 기판은 마더 보드(mother board)에 탑재되어서, 그의 패드가 마더 보드에 전기적으로 연결된다. 마더 보드로부터 칩 선택(chip select) 신호 또는 어드레스(adress) 신호가 기판으로 전달되면, 해당 칩이 선택되고 어드레스가 지정된다. 따라서, 기판에는 칩 선택과 어드레스 신호가 각 반도체 칩으로 전달되도록 하기 위한 신호선이 배선되는데, 이 신호선은 기판에 실장되는 반도체 칩에 따라 달라지게 된다.
즉, 반도체 칩의 메모리 용량이 64M(128M 포함) 또는 256M인 것에 따라 신호 배선이 달라지게 되고, 또한 반도체 칩이 단일형, 즉 스택킹되지 않은 하나의 칩이거나 또는 스택킹된 수 개의 칩인 것에 따라서도 신호 배선이 달라지게 된다.
먼저, 칩 선택 신호로는 기판의 구비된 패드들중 4개의 패드가 이용되고, 해당 패드가 반도체 칩의 칩 선택 기능을 갖는 핀, 통상적으로 19번 핀(/CS)에 연결된다. 각 패드의 명칭은, 통상적으로 S0, S1, S2, 및 S3로 명명된다. 4개의 패드들중 실장되는 반도체 칩이 단일형일 경우에는 2개의 패드만이, 스택형일 경우에는 4개의 패드 모두가 사용되는데, 이를 표로 나타낸 것이 하기 표 1이다.
표 1
위 표 1과 같이, 단일형일 경우에는 S0와 S2 패드가 사용되고 나머지 S1과 S3 패드는 사용되지 않는다. 반면에, 스택형일 경우에는 4개의 패드 모두가 사용된다. 따라서, 단일형일 경우에, 사용되는 S0와 S2 패드는 신호 배선에 의해 반도체 칩의 19번 핀에 연결되고, S1과 S3 패드는 19번 핀에 연결되지 않는다. 한편, 스택형일 경우에, 4개의 패드 모두가 신호 배선에 의해 반도체 칩의 19번 핀에 연결된다. 즉, 단일형일 때와 스택형일 때에 따라 신호 배선 설계가 달라지게 된다.
한편, 어드레스 신호는 기판의 패드를 통해서 반도체 칩의 3개의 핀, 통상적으로 20번과 21번 및 36번 핀으로 전달되는데, 사용되는 핀은 반도체 칩의 메모리 용량이 64M(128M는 64M와 동일함) 또는 256M인 것에 따라 달라지는데, 이를 표로 나타낸 것이 하기 표 2이다.
표 2
위 표 2와 같이, 반도체 칩의 메모리 용량이 64M일 경우에는, 어드레스 신호가 패드 A13을 통해서 20번 핀으로, 패드 A12를 통해서 21번 핀으로 전달되고, 36핀은 연결되지 않는다. NC는 No Connect의 약자이다. 반면에 256M일 경우에는, 어드레스 신호가 A14 패드를 통해서 20번 핀으로, A13 패드를 통해서 21번 핀으로, 또한 A12 패드를 통해서 36번 핀으로 전달된다. 따라서, 반도체 칩의 메모리 용량이 64M와 256M일에 따라, 기판의 신호 배선 설계도 달라지게 된다.
상기된 바와 같이, 기판의 칩 선택과 어드레스 신호 배선은 실장되는 반도체 칩에 따라 달라지게 된다. 즉, 반도체 칩이 단일형이면서 64M 또는 256M인 2가지 경우와, 스택형이면서 64M 또는 256M인 2가지 경우, 총 4가지 경우가 있게 되고, 각각의 경우에 따라 신호 배선 설계가 서로 다르다.
그러므로, 종래에는 4가지 경우에 따라 기판도 서로 다르게 신호 배선이 설계된 4개가 필요하다는 문제점이 있었다. 특히, 기판을 각각의 경우에 따라서 설계해야 하기 때문에, 어느 한 모듈 설계를 할 때 개발 기간이 길어지고, 반도체 칩을 실장할 때 테스트나 양산 이관 등의 공정에서 장시간의 기일과 인력이 소모된다는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 스태크 모듈(Stack Module)과 언스태크 모듈(Unstack Module)을 겸용으로 사용 가능하고, 스택크 모듈의 칩 선택과 어드레스의 사용에 있어서 64M SDRAM에서 부터 256M DRAM의 각기 바른 칩 선택과 어드레스를 한 모듈 PCB(인쇄회로기판)에서 사용할 수 있도록 한 인쇄회로기판 및 그의 신호 배선 방법을 제공하는데 있다.
도 1은 본 발명에 따른 인쇄회로기판에서 칩 선택 신호 배선을 도시한 도면
도 2는 어드레스 신호 배선을 도시한 도면
도 3은 실장되는 반도체 칩이 단일형일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면
도 4는 스택형일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면
도 5는 반도체 칩의 메모리 용량이 64M일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면
도 6은 256M일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면
- 도면의 주요 부분에 대한 부호의 설명 -
A12,A13,A14 ; 어드레스 지정용 외부 패드
J1,J2,J3,J4 ; 칩 선택용 연결 패드
K1,K2,K3,K4,K5,K6,K7 ; 어드레스 지정용 연결 패드
S0,S1,S2,S3 ; 칩 선택용 외부 패드
R ; 점프 칩
상기 목적을 달성하기 위한 본 발명에 의한 인쇄회로기판의 신호 배선 방법은, 인쇄회로기판의 외부 패드들로부터 입력된 각종 신호를 상기 인쇄회로기판에 실장된 다수개의 반도체 칩의 각각의 핀으로 전달하기 위한 신호 배선 방법에 있어서, 상기 각각의 반도체 칩 가운데 동일한 기능을 갖는 핀들끼리는 서로 연결되도록 복수개의 연결선을 상기 인쇄회로기판상에 형성하고, 상기 복수개의 연결선과 각각의 연결선에 대응하는 외부 패드 사이에 복수개의 신호 배선을 연결하며, 상기 복수개의 신호 배선에 선택적으로 연결하기 위한 복수개의 연결 패드를 배치한 후, 상기 복수개의 연결 패드와 상기 복수개의 신호 배선을 상기 반도체 칩의 메모리 용량 또는 스택킹 여부에 따라 선택적으로 연결하는 것으로 이루어진다.
상기 목적을 달성하기 위한 본 발명의 인쇄회로기판은, 복수개의 반도체 칩과 복수개의 외부 패드를 구비한 인쇄회로기판에 있어서, 상기 각각의 반도체 칩 가운데 동일한 기능을 갖는 핀들끼리는 서로 연결되도록 상기 인쇄회로기판상에 형성된 복수개의 연결선과, 상기 각 연결과 해당 외부 패드들 사이에 연결된 복수개의 신호 배선과, 상기 각 신호 배선과 선택적으로 연결하도록 형성된 복수개의 연결 패드와, 상기 연결 패드와 신호 배선을 상기 반도체 칩의 메모리 용량 또는 스택킹 여부에 따라 선택적으로 연결하는 스위칭 수단을 포함하여 구성된다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 인쇄회로기판에서 칩 선택 신호 배선을 도시한 도면이고, 도 2는 어드레스 신호 배선을 도시한 도면이며, 도 3은 단일형일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면이고, 도 4는 스택형일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면이며, 도 5는 64M일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면이고, 도 6은 256M일 경우에 해당 연결 패드가 점프 칩으로 연결된 상태를 도시한 도면이다.
먼저, 본 실시예에서는 반도체 칩(C)이 양측면 각각에 9개씩 배열되고, 좌측 5개씩 우측 4개씩으로 4개의 영역으로 구분되는 인쇄회로기판을 예로 들어 설명한다. 한편, 도 1 및 도 2는 설명의 편의를 위해서, 반도체 칩(C)을 평면 구조로 도시한 것이다.
도 1에서, 반도체 칩(C)은 좌측에 상하로 5개씩 총 10개, 우측에 상하로 4개씩 총 8개가 기판에 배열되어서, 4개의 영역으로 구분된다. 따라서, 기판이 탑재되는 마더 보드로부터 어느 반도체 칩을 선택하는 신호를 전달받는 패드가 기판에는 4개가 필요하게 되고, 각각의 패드 명칭은 통상적으로 S0, S1, S2, 및 S3로 칭한다. 반도체 칩이 단일형일 경우에는 앞서 제시된 표 1에서와 같이, 패드 S0와 S2만이 사용되고 패드 S1과 S3는 사용되지 않으며, 스택형일 때는 모든 패드가 사용된다.
한편, 반도체 칩(C)에는 고유 기능을 갖는 다수개의 핀, 통상적으로 54개의 핀이 배열되는데, 그 중에서 칩 선택 기능을 하는 핀(19번 핀)과, 반도체 칩의 패드와 전기적으로 연결되지 않는 비연결 기능핀(15번 핀과 36번 핀), 그리고 어드레스 지정용 핀(20번 핀과 21번 핀)이 있는데, 비연결 기능핀들 중에서 36번 핀은 256M의 반도체 칩이 실장될 경우에는 20번과 21번 핀과 함께 어드레스 지정용 핀으로 사용된다. 동일 영역에 배치된 반도체 칩(C)들의 동일 번호핀들은, 도 1 및 도 2에 도시된 바와 같이, 반도체 칩(C)이 기판에 실장되면 서로가 전기적으로 연결되도록, 연결선(12,22,40,41,42)들이 각 반도체 칩(C) 사이인 기판 부분에 형성된다.
제 1 신호 배선(10)의 일단이 반도체 칩이 단일형일 경우에 사용되는 패드 S0에 연결되고, 타단은 2개로 분기되어서 그 중의 하나는 좌측 상부에 배치된 반도체 칩(C)의 칩 선택 기능핀(19번 핀)에 연결되며, 다른 하나는 좌측 하부에 배치된 비연결 기능핀(15번 핀)에 연결된다. 패드 S0와 마찬가지로 사용되는 패드 S2도 제 1 신호 배선과 동일 구조인 제 3 신호 배선(11)에 의해서 칩 선택 기능핀과 비연결 기능핀 각각에 연결된다.
제 2 신호 배선(20)의 일단이 반도체 칩이 스택형일 경우에만 사용되는 패드 S1에 연결되고, 타단은 분기되어서 그 중의 하나는 좌측 상부에 배치된 반도체 칩(C)의 비연결 기능핀(15번 핀)에 연결되고 다른 하나는 좌측 하부에 배치된 반도체 칩(C)의 칩 선택 기능핀(19번 핀)에 연결된다. 즉, 제 2 신호 배선(20)은 제 1 신호 배선(10)이 연결되지 않은 핀에 연결된다. 한편, 패드 S1과 마찬가지로 사용되는 패드 S3도 제 2 신호 배선과 동일 구조인 제 4 신호 배선(21)에 의해서 비연결 기능핀과 칩 선택 기능핀에 연결된다.
제 2 및 제 4 신호 배선(20,21)은 연속적으로 이어진 것이 아니라, 칩 선택용 제 1 및 제 2 연결 패드(J1,J2)가 제 2 및 제 4 신호 배선(20,21)에 배치되어서, 실장되는 반도체 칩에 따라, 즉 단일형 또는 스택형에 따라 선택적으로 연결된다. 또한, 제 1 및 제 2 신호 배선(10,20)이 분기된 시점 이후 부분에 칩 선택용제 3 연결 패드(J3)가 배치되어서, 실장되는 반도체 칩에 따라 선택적으로 연결된다. 제 3 및 제 4 신호 배선(11,21)에도 칩 선택용 제 4 연결 패드(J4)가 배치된다. 각 연결 패드(J1,J2,J3,J4)는 저항치가 거의 0Ω에 근접하는 점프 칩(R)(도 3 내지 도 6에 도시됨)에 의해서 선택적으로 연결되는데, 점프 칩(R)은 전기 도통이 가능하고 저항이 거의 없는 도통체로서, 일종의 스위치 수단이다.
단일형과 스택형 겸용으로 칩 선택 신호가 선택적으로 전달될 수 있는 배선 구조는 상기된 바와 같고, 이제부터는 메모리 용량이 64M와 256M 겸용으로 어드레스 신호가 선택적으로 전달될 수 있는 배선 구조를 도 2를 참조로 하여 설명한다.
도시된 바와 같이, 기판에는 7개의 어드레스용 연결 패드(K1,K2,K3,K4,K5,K6,K7)가 배치된다. 마더 보드로부터의 어드레스 신호는 기판의 외부 패드(A12,A13,A14) 3개를 통해 반도체 칩의 어드레스 지정용 핀(20번과 21번 및 36핀)으로 전달된다. 따라서, 7개의 연결 패드들중 3개가 기판의 외부 패드(A12,A13,A14)에 연결된다. 즉, 제 2 연결 패드(K2)가 외부 패드 A12에, 제 4 연결 패드(K4)가 외부 패드 A13에, 그리고 제 7 연결 패드(K7)가 외부 패드 A14에 연결된다. 한편, 제 6 연결 패드(K6)는 제 5 신호 배선(30)에 의해 각 반도체 칩(C)의 20번 핀들을 연결하는 연결선(40)에 연결된다. 제 3 연결 패드(K3)는 제 6 신호 배선(31)에 의해 21번 핀들을 연결하는 연결선(41)에 연결된다. 제 1 연결 패드(K1)는 제 7 신호 배선(32)에 의해 36번 핀들을 연결하는 연결선(42)에 연결된다. 그리고, 제 5 연결 패드(K5)는 제 8 신호 배선(33)에 의해서 제 5 신호 배선(30)에 연결된다. 각 연결 패드(K1,K2,K3,K4,K5,K6,K7)들은 반도체 칩의 메모리 용량이 64M(128M 포함) 또는 256M인 것에 따라 점프 칩(R)들에 의해서 선택적으로 연결된다.
한편, 본 실시예에서는 외부 패드 A12를 제 2 연결 패드(K2)에, A13을 제 4 연결 패드(K4)에, A14를 제 7 연결 패드(K7)에 연결시킨 것을 예로 들었으나, 반드시 이에 국한되는 것은 아니다. 한 예로, A12를 제 1 연결 패드(K1)에, A13을 제 3 연결 패드(K3)에, 그리고 A14를 제 6 연결 패드(K6)에 연결하고, 신호 배선들을 제 2, 제 4, 및 제 7 연결 패드(K2,K4,K7)에 연결하여도 무방하다. 즉, 인접하는 연결 패드들은 점프 칩(R)에 의해 선택적으로 연결되어야 하므로, 외부 패드들을 인접하게 배치되지 않은 연결 패드들에 임의로 연결하고, 그에 따라 신호 배선의 구성을 변경하면 된다.
상기된 배선 구조에 의해서 하나의 기판에 단일 칩이면서 64M 또는 256M, 스택 칩이면서 64M 또는 256M인 4가지 경우의 반도체 칩을 적용하는 것이 가능하게 되는데, 이하에서는 각 경우에 따라 어느 연결 패드가 점프 칩으로 연결되는지를 도 3 내지 도 6을 참고로 하여 상세히 설명한다.
먼저, 도 3은 단일형인 경우에 칩 선택 신호가 전달되는 경로를 도시한 것이다. 도시된 바와 같이, 단일형일 경우에는, 패드 SO와 S2만이 사용되고 패드 S1과 S3는 사용되지 않으므로, 제 1 및 제 2 연결 패드(J1,J2)는 점프 칩(R)으로 연결되지 않고 오픈된 상태이다. 반면에, 제 3 및 제 4 연결 패드(J3,J4)는 점프 칩(R)으로 연결된 상태이다.
따라서, 마더 보드로부터의 칩 선택 신호는 패드 S1과 S3를 통해서는 전달되지 않고, 패드 S0와 S2를 통해서만 전달된다. 즉, 칩 선택 신호는 제 1 및 제 3 신호 배선(10,11)을 통해서 대향,배치된 반도체 칩(C)의 19번 핀과 15번 핀에 전달된다. 또한, 점프 칩(R)으로 연결된 제 3 및 제 4 연결 패드(J3,J4)를 통해서 제 2 및 제 4 신호 배선(20,21)으로도 전달되므로써, 대향,배치된 반도체 칩(C)의 15번 핀과 19번 핀으로도 전달된다.
반면에, 스택형일 경우에는, 4개의 모든 패드(S0,S1,S2,S3)가 사용되므로, 도 4와 같이 된다. 즉, 도 3과 반대로, 제 3 및 제 4 연결 패드(J3,J4)는 오픈되고, 제 1 및 제 2 연결 패드(J1,J2)는 점프 칩(R)으로 연결된다.
따라서, 패드 S0와 S2를 통한 칩 선택 신호는 제 1 및 제 3 신호 배선(10,11)을 통해서 반도체 칩(C)의 19번 핀과 15번 핀에 전달되는데, 제 3 및 제 4 연결 패드(J3,J4)가 오픈되어 있으므로 제 2 및 제 4 신호 배선(20,21)으로는 전달되지 않는다. 한편, 패드 S1과 S3를 통한 칩 선택 신호는 제 2 및 제 4 신호 배선(20,21)을 통해서 반도체 칩(C)의 다른 15번 핀과 19번 핀에 전달된다.
이어서, 반도체 칩의 메모리 용량이 64M일 경우에 어드레스 신호 경로는 도 5와 같다. 즉, 반도체 칩의 20번 핀과 21번 핀만으로만 어드레스 신호가 전달되고 36번 핀으로는 전달되지 않으므로, 제 2 연결 패드(K2)와 제 3 연결 패드(K3)가 점프 칩(R)으로 연결되고, 제 4 연결 패드(K4)와 제 5 연결 패드(K5)도 점프 칩(R)으로 연결된다.
따라서, 외부 패드 A13을 통한 어드레스 신호는 제 4 및 제 5 연결 패드(K4,K5)를 경유해서 제 8 신호 배선(33)으로 전달되고, 이어서 제 5 신호배선(30)을 통해서 각 반도체 칩의 20번 핀들을 연결하는 연결선(40)으로 전달되므로써, 각 반도체 칩의 20번 핀들에 전달된다. 또한, 외부 패드 A12를 통한 어드레스 신호는 제 2 및 제 3 연결 패드(K2,K3)와 제 6 신호 배선(31)을 통해서 각 반도체 칩의 21번 핀들을 연결하는 연결선(41)으로 전달된다. 한편, 외부 패드 A14를 통한 어드레스 신호는 어떤 신호 배선도 외부 패드 A14와 연결되어 있지 않으므로, 반도체 칩의 핀으로 전달되지 않는다.
마지막으로, 반도체 칩의 메모리 용량이 256M일 경우에 어드레스 신호 경로는 도 6에 도시된 바와 같다. 즉, 외부 패드 A14는 20번 핀에, 외부 패드 A13은 21번 핀에, 그리고 외부 패드 A12는 36번 핀에 연결되어야 하므로, 제 1 연결 패드(K1)과 제 2 연결 패드(K2), 제 3 연결 패드(K3)와 제 4 연결 패드(K4), 및 제 6 연결 패드와 제 7 연결 패드(K7) 각각이 점프 칩(R)으로 연결된다.
따라서, 외부 패드 A14를 통한 어드레스 신호는 제 7 및 제 6 연결 패드(K7,K6)와 제 5 신호 배선(30)을 통해 20번 핀으로 전달된다. 외부 패드 A13을 통한 어드레스 신호는 제 4 및 제 3 연결 패드(K4,K3)와 제 6 신호 배선(31)을 통해 21번 핀으로 전달된다. 또한, 외부 패드 A12를 통한 어드레스 신호는 제 2 및 제 1 연결 패드(K2,K1)와 제 7 신호 배선(32)을 통해 36번 핀으로 전달된다.
즉, 설계자는 기판 배선을 도 1 및 도 2 상태로 설계하고, 실장되는 반도체 칩이 단일형이면 칩 선택 경로를 도 3 상태로, 스택형이면 도 4 상태로, 64M이면 도 5 상태로, 256M이면 도 6 상태로 연결 패드들을 선택적으로 연결하기만 하면 된다. 따라서, 하나의 기판으로 4가지 유형의 반도체 칩을 실장하여 구동시킬 수가있게 된다.
이상에서와 같이, 본 발명은 실장되는 반도체 칩의 유형에 따라 해당 연결 패드들을 선택적으로 점프 칩으로 연결시키기만 하면 되므로, 하나의 기판을 4가지 유형의 반도체 칩에 적용하는 것이 가능하게 된다. 따라서, 4개의 기판이 사용되던 것이 하나로 줄어들게 되므로, 모듈의 원가를 대폭 줄이는 것이 가능해진다.
특히, 하나의 기판으로 여러 유형의 모델 적용이 가능하게 되므로, 개발 기간이 대폭 단축되고, 아울러 개발 의뢰에서부터 양산까지의 공정도 단축되는 잇점이 있다.
즉, 기존의 스택크 모듈과 언스태크 모듈의 PCB 설계는 디바이스의 용량에 따라서 64M 베이스 모듈의 스택크 모듈과 언스택크 모듈, 256M 베이스 모듈의 스택크 모듈과 언스택크 모듈로 구분하여 모듈이 설계가 되므로 개발기간이 길어지고 실장 시스템에서의 테스트, 인정, 양산이관등의 과정에서 장시간의 시일과 인력이 소모되는데, 본 발명을 적용시 모듈의 개발기간을 상당히 단축할 수 있고, 개발의뢰에서부터 생산까지의 과정을 단축할 수 있는 잇점이 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (10)

  1. 인쇄회로기판의 외부 패드들로부터의 입력된 각종 신호를 상기 인쇄회로기판에 실장된 다수개의 반도체 칩의 각각의 핀들로 전달하기 위한 신호 배선 방법에 있어서,
    상기 반도체 칩의 동일한 기능을 갖는 핀들끼리 서로 연결하는 복수개의 연결선을 상기 인쇄회로기판상에 형성하고,
    상기 복수개의 연결선과 각각 대응하는 외부패드 사이를 복수개의 신호배선을 연결하며,
    상기 복수개의 신호 배선에 선택적으로 연결하기 위한 복수개의 연결패드를 배치한 후, 상기 복수개의 연결 패드와 상기 복수개의 신호 배선을 상기 반도체 칩의 메모리 용량 또는 스택킹 여부에 따라 선택적으로 연결하는 것을 특징으로 하는 인쇄회로기판의 신호 배선 방법.
  2. 제 1 항에 있어서,
    상기 복수개의 연결 패드는 0에 근접하는 저항치를 갖는 점프 칩으로 연결하는 것을 특징으로 하는 인쇄회로기판의 신호 배선 방법.
  3. 제 1 항에 있어서,
    상기 반도체 칩이 단일형일 경우에 칩 선택 신호가 전달되는 어느 한 외부패드에 제 1 신호 배선의 일단을 연결하고, 상기 제 1 신호 배선의 타단을 2개로 분기한 후, 그 중의 하나는 어느 한 반도체 칩의 칩 선택 핀에 연결하고, 다른 하나는 다른 반도체 칩의 비연결 핀에 연결하며,
    상기 반도체 칩이 스택형일 경우에 상기 외부 패드와 함께 칩 선택 신호가 전달되는 나머지 외부 패드에 제 2 신호 배선의 일단을 연결하고, 상기 제 2 신호 배선의 타단을 2개로 분기한 후, 그 중의 하나는 상기 제 1 신호 배선이 칩 선택 핀에 연결된 상기 반도체 칩의 비연결 핀에 연결하고, 다른 하나는 다른 반도체 칩의 칩 선택 핀에 연결하며,
    상기 제 1 및 제 2 신호 배선의 분기된 지점 이후 부분에 상기 연결 패드를 배치하고, 상기 제 2 신호 배선에도 다른 연결 패드를 배치한 후,
    상기 각각의 연결 패드를, 반도체 칩이 단일형 또는 스택형인 것에 따라 상기 점프 칩으로 선택적으로 연결하는 것을 특징으로 하는 인쇄회로기판의 신호 배선 방법.
  4. 제 1 항에 있어서,
    상기 반도체 칩의 메모리 용량에 따라 어드레스 신호를 2개의 어드레스 지정핀과 칩 선택용이 아닌 다른 비연결 핀으로 선택적으로 전달하기 위한 7개의 연결 패드를 인쇄회로기판상에 근접하게 배치하고,
    상기 어드레스 신호를 전달받는 3개의 외부 패드를 상기 7개의 연결 패드들중 연속으로 배치되지 않은 3개의 연결 패드들에 연결하며, 나머지 4개의 연결 패드들중 3개를 3개의 신호 배선들로 상기 각 반도체 칩의 어드레스 지정핀들과 비연결 핀을 서로 연결하는 상기 연결선들에 독립적으로 연결하고, 나머지 하나의 연결 패드를 3개의 신호 배선들중 어느 하나에 연결하며,
    상기 7개의 연결 패드들중 인접하는 2개의 연결 패드들을, 반도체 칩의 메모리 용량에 따라 상기 점프 칩으로 선택적으로 연결하는 것을 특징으로 하는 인쇄회로기판의 신호 배선 방법.
  5. 제 1 항에 있어서,
    상기 반도체 칩이 단일형일 경우에 칩 선택 신호가 전달되는 어느 한 외부 패드에 제 1 신호 배선의 일단을 연결하고, 상기 제 1 신호 배선의 타단을 2개로 분기한 후, 그 중의 하나는 어느 한 반도체 칩의 칩 선택 핀에 연결하고, 다른 하나는 다른 반도체 칩의 비연결 핀에 연결하며,
    상기 반도체 칩이 스택형일 경우에 상기 외부 패드와 함께 칩 선택 신호가 전달되는 나머지 외부 패드에 제 2 신호 배선의 일단을 연결하고, 상기 제 2 신호 배선의 타단을 2개로 분기한 후, 그 중의 하나는 상기 제 1 신호 배선이 칩 선택 핀에 연결된 상기 반도체 칩의 비연결 핀에 연결하고, 다른 하나는 다른 반도체 칩의 칩 선택 핀에 연결하며,
    상기 제 1 및 제 2 신호 배선의 분기된 지점 이후 부분에 상기 연결 패드를 배치하고, 상기 제 2 신호 배선에도 다른 연결 패드를 배치한 후,
    상기 각각의 연결 패드를, 반도체 칩이 단일형 또는 스택형인 것에 따라 상기 점프 칩으로 선택적으로 연결하며,
    상기 반도체 칩의 메모리 용량에 따라 어드레스 신호를 2개의 어드레스 지정핀과 칩 선택용이 아닌 다른 비연결 핀으로 선택적으로 전달하기 위한 7개의 연결 패드를 인쇄회로기판상에 근접하게 배치하고,
    상기 어드레스 신호를 전달받는 3개의 외부 패드를 상기 7개의 연결 패드들중 연속으로 배치되지 않은 3개의 연결 패드들에 연결하며, 나머지 4개의 연결 패드들중 3개를 3개의 신호 배선들로 상기 각 반도체 칩의 어드레스 지정핀들과 비연결 핀을 서로 연결하는 상기 연결선들에 독립적으로 연결하고, 나머지 하나의 연결 패드를 3개의 신호 배선들중 어느 하나에 연결하며,
    상기 7개의 연결 패드들중 인접하는 2개의 연결 패드들을, 반도체 칩의 메모리 용량에 따라 상기 점프 칩으로 선택적으로 연결하는 것을 특징으로 하는 인쇄회로기판의 신호 배선 방법.
  6. 복수개의 반도체 칩과 복수개의 외부 패드를 구비한 인쇄회로기판에 있어서,
    상기 반도체 칩의 동일한 기능을 갖는 핀들끼리 서로 연결하는 상기 인쇄회로기판상에 형성된 복수개의 연결선과,
    상기 각 연결선과 해당 외부 패드들 사이에 연결된 복수개의 신호배선과,
    상기 각 신호배선과 선택적으로 연결하도록 형성된 복수개의 연결패드와,
    상기 연결패드와 신호배선을 상기 반도체 칩의 메모리 용량 또는 스택킹 여부에 따라 선택적으로 연결하는 스위칭 수단을 포함하는 것을 특징으로 하는 인쇄회로기판.
  7. 제 6 항에 있어서, 상기 스위칭 수단은 0에 근접하는 저항치를 갖는 점프 칩인 것을 특징으로 하는 인쇄회로기판.
  8. 제 6 항에 있어서,
    상기 반도체 칩이 단일형일 경우에 칩 선택 신호가 전달되는 어느 한 외부 패드에 제 1 신호 배선의 일단이 연결되고, 상기 제 1 신호 배선의 타단은 2개로 분기되어, 그 중의 하나는 어느 한 반도체 칩의 칩 선택 핀에 연결되고, 다른 하나는 다른 반도체 칩의 비연결 핀에 연결되며,
    상기 반도체 칩이 스택형일 경우에 상기 외부 패드와 함께 칩 선택 신호가 전달되는 나머지 외부 패드에 제 2 신호 배선의 일단이 연결되고, 상기 제 2 신호 배선의 타단은 2개로 분기되어, 그 중의 하나는 상기 제 1 신호 배선이 칩 선택 핀에 연결된 상기 반도체 칩의 비연결 핀에 연결되고, 다른 하나는 상기 다른 반도체 칩의 칩 선택 핀에 연결되며,
    상기 제 1 및 제 2 신호 배선의 분기된 지점 이후 부분에 전기적으로 연결되지 않은 상태인 연결 패드가 배치되고, 상기 제 2 신호 배선에도 다른 연결 패드가 배치되며,
    상기 각 연결 패드는 실장되는 반도체 칩이 단일형 또는 스택형인 것에 따라 상기 점프 칩에 의해 선택적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  9. 제 6 항에 있어서,
    상기 반도체 칩의 메모리 용량에 따라 어드레스 신호를 2개의 어드레스 지정핀과 칩 선택용이 아닌 다른 비연결 핀으로 선택적으로 전달하기 위한 7개의 연결 패드가 근접하게 배치되며,
    어드레스 신호를 전달받는 3개의 외부 패드가 상기 7개의 연결 패드들중 연속으로 배치되지 않은 3개의 연결 패드들에 연결되고, 나머지 4개의 연결 패드들중 3개가 3개의 신호 배선들에 의해 상기 각 반도체 칩의 어드레스 지정핀들과 비연결 핀을 서로 연결하는 상기 연결선들에 독립적으로 연결되며, 나머지 하나의 연결 패드는 3개의 신호 배선들중 어느 하나에 연결되고,
    상기 7개의 연결 패드들중 인접하는 2개의 연결 패드들은 실장되는 반도체 칩의 메모리 용량에 따라 상기 점프 칩에 의해 선택적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
  10. 제 6 항에 있어서,
    상기 반도체 칩이 단일형일 경우에 칩 선택 신호가 전달되는 어느 한 외부 패드에 제 1 신호 배선의 일단이 연결되고, 상기 제 1 신호 배선의 타단은 2개로 분기되어, 그 중의 하나는 어느 한 반도체 칩의 칩 선택 핀에 연결되고, 다른 하나는 다른 반도체 칩의 비연결 핀에 연결되며,
    상기 반도체 칩이 스택형일 경우에 상기 외부 패드와 함께 칩 선택 신호가전달되는 나머지 외부 패드에 제 2 신호 배선의 일단이 연결되고, 상기 제 2 신호 배선의 타단은 2개로 분기되어, 그 중의 하나는 상기 제 1 신호 배선이 칩 선택 핀에 연결된 상기 반도체 칩의 비연결 핀에 연결되고, 다른 하나는 상기 다른 반도체 칩의 칩 선택 핀에 연결되며,
    상기 제 1 및 제 2 신호 배선의 분기된 지점 이후 부분에 전기적으로 연결되지 않은 상태인 연결 패드가 배치되고, 상기 제 2 신호 배선에도 다른 연결 패드가 배치되며,
    상기 각 연결 패드는 실장되는 반도체 칩이 단일형 또는 스택형인 것에 따라 상기 점프 칩에 의해 선택적으로 연결되고,
    상기 반도체 칩의 메모리 용량에 따라 어드레스 신호를 2개의 어드레스 지정핀과 칩 선택용이 아닌 다른 비연결 핀으로 선택적으로 전달하기 위한 7개의 연결 패드가 근접하게 배치되며,
    어드레스 신호를 전달받는 3개의 외부 패드가 상기 7개의 연결 패드들중 연속으로 배치되지 않은 3개의 연결 패드들에 연결되고, 나머지 4개의 연결 패드들중 3개가 3개의 신호 배선들에 의해 상기 각 반도체 칩의 어드레스 지정핀들과 비연결 핀을 서로 연결하는 상기 연결선들에 독립적으로 연결되며, 나머지 하나의 연결 패드는 3개의 신호 배선들중 어느 하나에 연결되고,
    상기 7개의 연결 패드들중 인접하는 2개의 연결 패드들은 실장되는 반도체 칩의 메모리 용량에 따라 상기 점프 칩에 의해 선택적으로 연결되는 것을 특징으로 하는 인쇄회로기판.
KR1019980047644A 1998-11-07 1998-11-07 인쇄회로기판및그의신호배선방법 Expired - Fee Related KR100318257B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980047644A KR100318257B1 (ko) 1998-11-07 1998-11-07 인쇄회로기판및그의신호배선방법
TW087121759A TW410536B (en) 1998-11-07 1998-12-28 Printed circuit board and method for wiring signal lines on the same
GB9828766A GB2343553B (en) 1998-11-07 1998-12-29 Printed circuit board and method for wiring signal lines on the same
US09/223,285 US6233157B1 (en) 1998-11-07 1998-12-30 Printed circuit board and method for wiring signal lines on the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980047644A KR100318257B1 (ko) 1998-11-07 1998-11-07 인쇄회로기판및그의신호배선방법

Publications (2)

Publication Number Publication Date
KR20000031545A KR20000031545A (ko) 2000-06-05
KR100318257B1 true KR100318257B1 (ko) 2002-04-22

Family

ID=19557464

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980047644A Expired - Fee Related KR100318257B1 (ko) 1998-11-07 1998-11-07 인쇄회로기판및그의신호배선방법

Country Status (4)

Country Link
US (1) US6233157B1 (ko)
KR (1) KR100318257B1 (ko)
GB (1) GB2343553B (ko)
TW (1) TW410536B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4077111B2 (ja) * 1999-04-23 2008-04-16 株式会社沖データ 機器用制御回路
JP3669889B2 (ja) * 1999-04-28 2005-07-13 シャープ株式会社 半導体集積回路装置
US6853557B1 (en) * 2000-09-20 2005-02-08 Rambus, Inc. Multi-channel memory architecture
US6675272B2 (en) 2001-04-24 2004-01-06 Rambus Inc. Method and apparatus for coordinating memory operations among diversely-located memory components
US8391039B2 (en) * 2001-04-24 2013-03-05 Rambus Inc. Memory module with termination component
US6985365B2 (en) * 2001-09-28 2006-01-10 Hewlett-Packard Development Company, L.P. Topology for flexible and precise signal timing adjustment
US7301831B2 (en) 2004-09-15 2007-11-27 Rambus Inc. Memory systems with variable delays for write data signals
US7644250B2 (en) * 2006-06-30 2010-01-05 Intel Corporation Defining pin functionality at device power on
TW200825931A (en) * 2006-12-11 2008-06-16 Kreton Corp Memory packaging element and insert card module using the memory packaging element
KR100891537B1 (ko) * 2007-12-13 2009-04-03 주식회사 하이닉스반도체 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
US8456856B2 (en) * 2009-03-30 2013-06-04 Megica Corporation Integrated circuit chip using top post-passivation technology and bottom structure technology
US8599595B1 (en) 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
DE102012019782A1 (de) * 2012-10-09 2014-04-10 Infineon Technologies Ag Elektrisches Kontakt-Pad
US9791899B2 (en) * 2015-12-14 2017-10-17 Intel Corporation Method to realize reconfigurable memory topology
US10093594B2 (en) 2016-05-19 2018-10-09 Chevron U.S.A. Inc. High viscosity index lubricants by isoalkane alkylation
TWI736096B (zh) * 2019-12-31 2021-08-11 頎邦科技股份有限公司 電路板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063698A (ko) * 1996-12-03 1998-10-07 윌리엄비.켐플러 단일-패키지된 반도체 메모리 장치의 메모리 용량을 두배로하는 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748580B2 (ja) * 1988-03-04 1995-05-24 菱電化成株式会社 プリント配線基板の回路
GB8927164D0 (en) * 1989-12-01 1990-01-31 Inmos Ltd Semiconductor chip packages
JP3078048B2 (ja) * 1991-08-19 2000-08-21 沖電気工業株式会社 メモリモジュール
US5272664A (en) * 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5375084A (en) * 1993-11-08 1994-12-20 International Business Machines Corporation Selectable interface between memory controller and memory simms
DE4423567C2 (de) * 1994-07-05 1998-09-03 Siemens Ag Modulkarte
US5841686A (en) * 1996-11-22 1998-11-24 Ma Laboratories, Inc. Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate
JPH10225388A (ja) * 1997-02-13 1998-08-25 Yasuhiko Kubota 蓋及び風呂蓋
US5959937A (en) * 1997-03-07 1999-09-28 Mitsubishi Semiconductor America, Inc. Dual clocking scheme in a multi-port RAM
TW358939B (en) * 1997-07-03 1999-05-21 United Microelectronics Corp Reparable memory module and method of repairing the memory module
US5936844A (en) * 1998-03-31 1999-08-10 Emc Corporation Memory system printed circuit board

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980063698A (ko) * 1996-12-03 1998-10-07 윌리엄비.켐플러 단일-패키지된 반도체 메모리 장치의 메모리 용량을 두배로하는 방법

Also Published As

Publication number Publication date
GB9828766D0 (en) 1999-02-17
GB2343553A (en) 2000-05-10
KR20000031545A (ko) 2000-06-05
US6233157B1 (en) 2001-05-15
GB2343553B (en) 2003-07-09
TW410536B (en) 2000-11-01

Similar Documents

Publication Publication Date Title
KR100318257B1 (ko) 인쇄회로기판및그의신호배선방법
US7436199B2 (en) Stack-type semiconductor package sockets and stack-type semiconductor package test systems
US5612657A (en) Inherently impedance matched integrated circuit socket
JP2870530B1 (ja) スタックモジュール用インターポーザとスタックモジュール
US20010039646A1 (en) Structure having multiple levels of programmable integrated circuits for interconnecting electronic components
KR20070067172A (ko) 적층된 다이 모듈
US7561481B2 (en) Memory controllers and pad sequence control methods thereof
JP2000277944A (ja) 増設用の基板および基板の増設方法
TWI274351B (en) Memory mounting tester having perpendicularly installed motherboard
KR960043145A (ko) 점유면적의 저감된 패드 배치를 가지는 반도체 기억장치 및 그를 위한 패드 배치 방법
US20070246835A1 (en) Semiconductor device
US6662250B1 (en) Optimized routing strategy for multiple synchronous bus groups
US20030015777A1 (en) Connection of packaged integrated memory chips to a printed circuit board
KR100225444B1 (ko) 패키지된 집적회로, 회로 기판 및 패키지된 다이나믹 랜덤 액세스 메모리
JP2008159815A (ja) 半導体装置の製造方法
CN114222422B (zh) 用于交换总线布线的方法和系统
WO1999024896A1 (fr) Processeur d'informations
CN212783438U (zh) 芯片封装结构
JPH08185942A (ja) 増設用ｉｃソケット
JPH0263151A (ja) 半導体集積回路用パッケージ
KR20000008345A (ko) 선택단자를 갖는 모듈기판
JPH0263150A (ja) 半導体集積回路用パッケージ
JPS62128551A (ja) 電子部品のピン配列構造
JPH0263149A (ja) 半導体集積回路用パッケージ
JPS6381973A (ja) 半導体装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981107

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990326

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981107

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20001221

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20011208

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20011210

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20041119

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20051116

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20061122

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20071120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20081125

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20091126

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20101125

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20111121

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20121121

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20131122

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20141126

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20151120

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20161125

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180919