KR100310175B1 - Method for forming silicide by ion implantation - Google Patents
Method for forming silicide by ion implantation Download PDFInfo
- Publication number
- KR100310175B1 KR100310175B1 KR1019990068495A KR19990068495A KR100310175B1 KR 100310175 B1 KR100310175 B1 KR 100310175B1 KR 1019990068495 A KR1019990068495 A KR 1019990068495A KR 19990068495 A KR19990068495 A KR 19990068495A KR 100310175 B1 KR100310175 B1 KR 100310175B1
- Authority
- KR
- South Korea
- Prior art keywords
- ion
- silicide
- source
- gate
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 이온 소스를 이온 주입하여 드레인/소스 및 게이트 계면을 실리사이드화 하여 드레인/소스 및 게이트를 저 저항화로 만들 수 있는 이온 주입에 의한 실리사이드 형성 방법에 관한 것이다.The present invention relates to a method of silicide formation by ion implantation that can ionize an ion source to silicide the drain / source and gate interface to make the drain / source and gate low resistance.
본 발명의 이온 주입에 의한 실리사이드 형성 방법은 소자분리막(12), 게이트(14), 절연막 스페이서(15), 캡산화막(16) 및 드레인/소스 영역(17)이 형성된 반도체 기판(11) 전면에 실리사이드를 형성하기 위한 이온 소스(Ion)를 이온 주입하는 이온 주입 단계, 이온 주입 단계에서 이온 주입된 이온 소스(Ion)에 의하여 캡산화막(16) 하부에 위치한 게이트(14)의 계면 및 캡산화막(16) 하부에 위치한 드레인/소스 영역(17)의 반도체 기판(11)의 계면에 실리사이드(18)를 형성하기 위해 반도체 기판(11)을 열처리하는 제1차 단시간 급속 열처리 단계, 실리사이드 형성시 실리콘과 반응하지 않고 남아 있는 이온 소스(Ion)를 제거하는 이온 소스 제거 단계 및 이온 소스(Ion)가 제거된 반도체 기판(11)을 열처리하여 게이트(14) 및 드레인/소스 영역(17)의 계면에 형성된 실리사이드(18)를 안정한 상태로 만들어 주는 제2차 단시간 급속 열처리 단계로 구성된다.In the method of forming silicide by ion implantation, the semiconductor device 11 may be formed on the entire surface of the semiconductor substrate 11 on which the device isolation layer 12, the gate 14, the insulating layer spacer 15, the cap oxide layer 16, and the drain / source region 17 are formed. An ion implantation step of ion implanting an ion source Ion for forming silicide, an interface of the gate 14 located below the cap oxide film 16 by the ion source ion implanted in the ion implantation step, and a cap oxide film ( 16) a first short-time rapid heat treatment step of heat-treating the semiconductor substrate 11 to form the silicide 18 at the interface of the semiconductor substrate 11 in the drain / source region 17 located below the silicon; An ion source removal step of removing the ion source (Ion) that remains unreacted and heat-treating the semiconductor substrate 11 from which the ion source (Ion) is removed are formed at the interface between the gate 14 and the drain / source region 17. Silicide (18) It consists of a second short time rapid heat treatment step to make the stable state.
Description
본 발명은 이온 주입에 의한 실리사이드 형성 방법에 관한 것으로, 특히 실리사이드 형성을 위한 이온 소스를 이온 주입하여 드레인/소스 및 게이트 계면을 실리사이드화 하여 드레인/소스 및 게이트를 저 저항화로 만들 수 있는 이온 주입에 의한 실리사이드 형성 방법에 관한 것이다.The present invention relates to a method for forming silicide by ion implantation, and more particularly, to ion implantation, which ionizes an ion source for silicide formation to silicide the drain / source and gate interface to make the drain / source and gate low resistance. It relates to a silicide formation method.
트랜지스터의 성능은 트랜지스터의 속도, 구동전류(Drive Current) 및 누설전류(Leakage Current)와 밀접한 관계가 있으며, 트랜지스터의 성능을 좋게하기 위해서 트랜지스터의 속도 및 구동전류는 커야하고, 누설전류는 작아야 한다. 트랜지스터의 속도와 구동전류를 증가시키고, 누설전류를 작게 하기 위해서는 트랜지스터의 소스 및 드레인의 저항, 트랜지스터의 게이트의 저항 및 콘택저항들의 저항값을 을 작게 만들어야 한다.The performance of the transistor is closely related to the speed, drive current, and leakage current of the transistor. In order to improve the performance of the transistor, the speed and driving current of the transistor must be large and the leakage current must be small. In order to increase the speed and driving current of the transistor and reduce the leakage current, the resistance values of the source and drain of the transistor, the resistance of the gate of the transistor, and the contact resistances must be made small.
트랜지스터의 소스 및 드레인의 저항, 트랜지스터의 게이트의 저항 및 콘택저항들의 저항값을 작게 만들기 위해 드레인/소스의 계면 및 게이트의 계면을 실리사이드(Silicide)화하는 실리사이드(Silicide) 공정을 사용한다.A silicide process is used to silicide the interface of the drain / source and the interface of the gate to reduce the resistance of the source and drain of the transistor, the resistance of the gate of the transistor, and the resistance of the contact resistors.
도 1a 내지 도 1c는 저항이 낮고, 비교적 열안정성이 우수한 코발트(Cobalt:Co)나 티타늄(Titanium:Ti)을 증착하여 실리사이드를 형성하는 종래의 이온 주입에 의한 실리사이드 형성 방법을 도시한 단면도 이다.1A to 1C are cross-sectional views illustrating a method of forming a silicide by a conventional ion implantation in which silicide is formed by depositing cobalt (Co) or titanium (Ti) with low resistance and relatively excellent thermal stability.
도 1a에 도시된 바와 같이 반도체 기판(1)의 소자 분리 영역에 소자분리막(2)을 형성하고, 노출된 반도체 기판(1) 상부에 게이트 산화막(3)을 형성하고, 게이트 산화막(3)의 상부에 폴리실리콘층을 증착한 후 식각하여 게이트(4)를 형성하고, 게이트(4)의 측벽에 질화막으로 구성된 절연막 스페이서(5)를 형성하고, 게이트(4) 상부와 반도체 기판(1) 상부에 후공정시 게이트(4)를 보호하기 위하여 캡(Cap)산화막(6)을 형성하고, 보론(Boron) 또는 포스포러스(Phosphorus)를 이온 주입하여 드레인/소스 영역(7)을 형성하여 모스 트랜지스터를 형성한다.As shown in FIG. 1A, an isolation layer 2 is formed in an isolation region of the semiconductor substrate 1, a gate oxide layer 3 is formed over the exposed semiconductor substrate 1, and the gate oxide layer 3 is formed. After depositing a polysilicon layer on the upper portion, the gate 4 is formed by etching, an insulating film spacer 5 formed of a nitride film is formed on the sidewall of the gate 4, the upper portion of the gate 4 and the upper portion of the semiconductor substrate 1. In order to protect the gate 4 during the post-process, a cap oxide film 6 is formed, and boron or phosphorus is ion-implanted to form a drain / source region 7 to form a MOS transistor. To form.
도 1b에 도시된 바와 같이 캡산화막(6)을 식각하여 제거하고, 반도체 기판(1) 표면에 형성되는 자연 산화막(Native Oxide)도 인시튜 스퍼터(In situ Sputter) 식각에 의해 제거한다. 자연 산화막이 존재하는 상태에서 후공정의 코발트나 티타늄을 증착하는 경우 게이트(4)나 드레인/소스 영역(7)의 단위 면적당 저항값인 쉬트 레지스턴스(Sheet Resistenc)가 균일하지 못하므로 자연 산화막도 제거한다. 캡산화막(6) 및 자연 산화막을 제거한 후 상기 구조의 전체 표면에 코발트인 경우 150∼250Å의 두께를 갖도록 증착하고, 티타늄(8)의 경우 350∼400Å의 두께를 갖도록 증착한다. 코발트를 증착한 경우 증착 후 450∼550℃에서, 티타늄(8)을 증착하는 경우 증착 후 750∼800℃에서 수십초 이내로 제1차 단시간 급속 열처리(Rapid Thermal Annealing:RTP)하여 게이트(4)의 폴리실리콘의 실리콘 성분과 실리콘으로 형성된 반도체 기판(1)의 드레인/소스 영역(7)의 실리콘(Silicon) 성분과 증착된 코발트나 티타늄(8)에 의하여 게이트(4)의 계면과 드레인/소스 영역(7)이 형성되는 반도체 기판(1)의 계면에는 실리사이드(8a)가 형성되고, 그 이외의 영역, 즉 소자분리막(2) 및 절연막 스페이서(5)는 실리사이드화가 이루어지지 않는다.As shown in FIG. 1B, the cap oxide layer 6 is etched away, and native oxide formed on the surface of the semiconductor substrate 1 is also removed by in situ sputter etching. When cobalt or titanium is deposited in the presence of a native oxide film, the sheet oxide, which is a resistance value per unit area of the gate 4 or the drain / source region 7, is not uniform, and thus the native oxide film is also removed. do. After the cap oxide film 6 and the native oxide film are removed, the entire surface of the structure is deposited to have a thickness of 150 to 250 kPa in the case of cobalt, and to have a thickness of 350 to 400 kPa in the case of titanium (8). In the case of depositing cobalt, the first thermal short-term rapid thermal annealing (RTP) is performed at 450 to 550 ° C. after deposition and at 750 to 800 ° C. for 10 seconds after deposition. The silicon component of polysilicon and the silicon component of the drain / source region 7 of the semiconductor substrate 1 formed of silicon and the interface and the drain / source region of the gate 4 by the deposited cobalt or titanium 8 Silicide 8a is formed at the interface of the semiconductor substrate 1 on which (7) is formed, and other regions, that is, the device isolation film 2 and the insulating film spacer 5 are not silicided.
도 1c에 도시된 바와 같이 제1차 단시간 급속 열처리 후, 식각용액, 예를 들어 코발트인 경우에는 황산(H2SO4)과 과산화수소(H2O2)가 4대1의 비율로 희석된 용액으로, 티타늄의 경우에는 수산화암모늄(NH4OH), 과산화수소(H202) 및 물(H2O)이 1:1:5의 비율로 구성된 식각용액을 사용하여 실리콘과 반응하여 실리사이드화된 코발트나 티타늄을 제외하고 그이외의 반응하지 못한 코발트나 티타늄(8)을 선택적으로 식각한다. 따라서 도 1c에 도시된 바와 같이 증착된 코발트나 티타늄(8)에 의해 실리사이드화가 이루어지지 않은 소자분리막(2) 및 절연막 스페이서(5)에 증착된 코발트나 티타늄(8)은 식각용액에 의해서 제거되고, 게이트(4) 및 드레인/소스 영역(7) 상부에 증착된 코발트나 티타늄(8)은 실리콘과 반응하여 실리사이드(8a)화 되어 식각용액에 의해 제거되지 않는다. 실리사이드(8a) 형성 후 제1차 단시간 급속 열처리의 온도 보다 높은 700∼950℃의 온도에서 수십초 동안 제2차 단시간 급속 열처리하여 실리사이드(8a)를 더 안정한 상태로 만들어 준다.As shown in FIG. 1C, after the first short-time rapid heat treatment, an etching solution, for example, in the case of cobalt, is a solution in which sulfuric acid (H 2 SO 4 ) and hydrogen peroxide (H 2 O 2 ) are diluted at a ratio of 4 to 1. In the case of titanium, ammonium hydroxide (NH 4 OH), hydrogen peroxide (H 2 0 2 ) and water (H 2 O) are silicided by reacting with silicon using an etching solution composed of a ratio of 1: 1: 5. The non-reacted cobalt or titanium (8) is selectively etched except for cobalt or titanium. Accordingly, as shown in FIG. 1C, cobalt or titanium (8) deposited on the isolation layer (2) and the insulating film spacer (5) that are not silicided by the cobalt or titanium (8) deposited are removed by an etching solution. The cobalt or titanium 8 deposited on the gate 4 and the drain / source region 7 reacts with the silicon to be silicide 8a and is not removed by the etching solution. After the silicide 8a is formed, the second short-time rapid heat treatment is performed for several tens of seconds at a temperature of 700 to 950 ° C. higher than the temperature of the first short-time rapid heat treatment to make the silicide 8a more stable.
티타늄(8)을 사용하여 실리사이드를 형성시키기 위해서는 티타늄(8) 증착전 반도체 기판(1) 전면에 아세나이드 이온을 주입하는 비정질 이온주입 전처리(Pre Amorphization Implant:PAI) 공정을 한다. 비정질 이온주입 전처리 공정은 드레인/소스 영역(7)과 게이트(4)의 표면을 비정질화(Amorphizing) 시켜 드레인/소스 영역(7)과 게이트(4)에 그레인 바운더리 인터섹션(Grain Boundary Intersection) 지역을 증가시켜 실리사이드 형성이 용이하도록 하기 위함이다.In order to form silicide using titanium (8), an amorphous ion implantation pretreatment (PAI) process is performed to inject arsenide ions onto the entire surface of the semiconductor substrate 1 before the deposition of titanium (8). The amorphous ion implantation pretreatment process amorphousizes the surface of the drain / source region 7 and the gate 4 so that the grain boundary intersection region is present at the drain / source region 7 and the gate 4. This is to increase the so as to facilitate silicide formation.
종래의 이온 주입에 의한 실리사이드 형성 방법은 실리사이드 형성을 위한 코발트나 티타늄의 증착전에 반드시 캡산화막과 자연 산화막을 제거하여야 하므로 실리사이드 형성시 공정이 복잡해 지는 문제점을 가지고 있다.The conventional method of forming a silicide by ion implantation has a problem in that the process of forming the silicide is complicated because the cap oxide layer and the natural oxide layer must be removed before the deposition of cobalt or titanium for silicide formation.
본 발명의 목적은 캡산화막과 자연 산화막을 제거하지 않고 실리사이드 형성을 위한 이온 소스를 이온 주입하여 실리사이드를 형성하므로서 실리사이드 형성 공정을 단순화 시킬 수 있고, 자연 산화막이 존재하더라도 게이트 및 드레인/소스의 쉬트 레지스턴스는 균일한 저항값을 갖고, 캡산화막과 자연 산화막에 의해 게이트 및 드레인/소스의 보호막으로도 사용할 수 있는 이온 주입에 의한 실리사이드 형성 방법을 제공하는 데 있다.It is an object of the present invention to simplify the silicide formation process by ion implanting an ion source for silicide formation without removing the cap oxide film and the natural oxide film, and even in the presence of the native oxide film, the sheet resistance of the gate and drain / source. The present invention provides a method for forming silicide by ion implantation which has a uniform resistance value and can also be used as a protective film for a gate and a drain / source by a cap oxide film and a natural oxide film.
도 1a 내지 도 1c는 종래의 이온 주입에 의한 실리사이드 형성 방법을 도시한 단면도,1a to 1c is a cross-sectional view showing a silicide formation method by a conventional ion implantation,
도 2a 내지 도 2b는 본 발명의 이온 주입에 의한 실리사이드 형성 방법을 도시한 단면도이다.2A to 2B are cross-sectional views illustrating a silicide forming method by ion implantation according to the present invention.
상기의 목적을 달성하기 위하여 본 발명의 이온 주입에 의한 실리사이드 형성 방법은 소자분리막, 게이트, 절연막 스페이서, 캡산화막 및 드레인/소스 영역이 형성된 반도체 기판 전면에 실리콘과 반응하여 실리사이드를 형성하기 위한 이온 소스를 이온 주입하는 이온 주입 단계; 이온 주입 단계에서 이온 주입된 이온 소스에 의하여 캡산화막 하부에 위치한 게이트의 계면 및 캡산화막 하부에 위치한 드레인/소스 영역의 반도체 기판의 계면에 실리사이드를 형성하기 위해 반도체 기판을 열처리하는 제1차 단시간 급속 열처리 단계; 제1차 단시간 급속 열처리 단계 후, 실리사이드 형성시 실리콘과 반응하지 않고 남아 있는 이온 소스를 제거하는 이온 소스 제거 단계; 및 이온 소스가 제거된 반도체 기판을 열처리하여 게이트 및 드레인/소스 영역의 계면에 형성된 실리사이드를 안정한 상태로 만들어 주는 제2차 단시간 급속 열처리 단계를 구비한 것을 특징으로 한다.In order to achieve the above object, the method of forming a silicide by ion implantation according to the present invention is an ion source for forming silicide by reacting with silicon on the entire surface of a semiconductor substrate on which a device isolation film, a gate, an insulating film spacer, a cap oxide film, and a drain / source region are formed. Ion implantation step of ion implantation; First short-time rapid heat treatment of the semiconductor substrate to form silicide at the interface of the gate positioned below the cap oxide film and the interface of the semiconductor substrate in the drain / source region located below the cap oxide film by the ion source implanted in the ion implantation step. Heat treatment step; An ion source removing step of removing an ion source remaining without reacting with silicon during silicide formation after the first short time rapid heat treatment step; And a second short-time rapid heat treatment step of heat treating the semiconductor substrate from which the ion source has been removed to make the silicide formed at the interface between the gate and the drain / source region in a stable state.
이온 주입 단계에서 이온 소스의 이온 주입 에너지는 1KeV 내지 10KeV 이고, 도스는 5E15/cm²이상 인 것을 특징으로 하고, 이온 주입 단계에서 이온 소스는 코발트 또는 티타늄인 것을 특징으로 한다.The ion implantation energy of the ion source in the ion implantation step is 1KeV to 10KeV, the dose is characterized in that more than 5E15 / cm², the ion source in the ion implantation step is characterized in that the cobalt or titanium.
이하, 첨부된 도면을 참조하여 본 발명의 이온 주입에 의한 실리사이드 형성 방법을 상세히 설명하고자 한다.Hereinafter, a silicide forming method by ion implantation of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2b는 본 발명의 이온 주입에 의한 실리사이드 형성 방법을 도시한 단면도이다.2A to 2B are cross-sectional views illustrating a silicide forming method by ion implantation according to the present invention.
본 발명의 이온 주입에 의한 실리사이드 형성 방법은 소자분리막(12), 게이트(14), 절연막 스페이서(15), 캡산화막(16) 및 드레인/소스 영역(17)이 형성된 반도체 기판(11) 전면에 실리콘(Slilicon)과 반응하여 실리사이드(Silicide)를 형성하기 위한 이온 소스(Ion)를 이온 주입하는 이온 주입 단계, 이온 주입 단계에서 이온 주입된 이온 소스(Ion)에 의하여 캡산화막(16) 하부에 위치한 게이트(14)의 계면 및 캡산화막(16) 하부에 위치한 드레인/소스 영역(17)의 반도체 기판(11)의 계면에 실리사이드(18)를 형성하기 위해 반도체 기판(11)을 열처리하는 제1차 단시간 급속 열처리 단계, 제1차 단시간 급속 열처리 단계 후 실리사이드 형성시 실리콘과 반응하지 않고 남아 있는 이온 소스(Ion)를 제거하는 이온 소스 제거 단계 및 이온 소스(Ion)가 제거된 반도체 기판(11)을 열처리하여 게이트(14) 및 드레인/소스 영역(17)의 계면에 형성된 실리사이드(18)를 안정한 상태로 만들어 주는 제2차 단시간 급속 열처리 단계로 구성된다.In the method of forming silicide by ion implantation, the semiconductor device 11 may be formed on the entire surface of the semiconductor substrate 11 on which the device isolation layer 12, the gate 14, the insulating layer spacer 15, the cap oxide layer 16, and the drain / source region 17 are formed. An ion implantation step of ion implanting an ion source (Ion) to react with silicon (Slilicon) to form a silicide, and a lower portion of the cap oxide layer (16) by the ion source (Ion) implanted in the ion implantation step First heat treatment of the semiconductor substrate 11 to form the silicide 18 at the interface of the gate 14 and the interface of the semiconductor substrate 11 of the drain / source region 17 located under the cap oxide film 16. After the short time rapid heat treatment step and the first short time rapid heat treatment step, the ion source removal step for removing the ion source (Ion) remaining without reacting with silicon during silicide formation and the semiconductor substrate 11 from which the ion source (Ion) has been removed Under heat treatment And a second short time rapid heat treatment step of making the silicide 18 formed at the interface between the gate 14 and the drain / source region 17 in a stable state.
이온 주입 단계에서 이온 소스(Ion)의 이온 주입 에너지는 1KeV∼10KeV 이고, 도스는 5E15/cm²이상 이고, 이온 주입 단계에서 이온 소스(Ion)는 코발트 또는 티타늄이다.In the ion implantation step, the ion implantation energy of the ion source Ion is 1KeV to 10KeV, the dose is 5E15 / cm 2 or more, and the ion source Ion in the ion implantation step is cobalt or titanium.
상기의 구성에 따른 본 발명인 이온 주입에 의한 실리사이드 형성 방법의 동작은 다음과 같다.Operation of the silicide formation method by the ion implantation of the present invention according to the above configuration is as follows.
종래와 같은 방법에 의해 도 2a에 도시된 바와 같이 반도체 기판(11)의 소자 분리 영역에 소자분리막(12)을 형성하고, 노출된 반도체 기판(11) 상부에 게이트 산화막(13)을 형성하고, 게이트 산화막(13)의 상부에 폴리실리콘층을 증착한 후 식각하여 게이트(14)를 형성하고, 게이트(14)의 측벽에 질화막으로 구성된 절연막 스페이서(15)를 형성하고, 게이트(14) 상부와 반도체 기판(11) 상부에 후공정시 게이트(14)를 보호하기 위하여 캡산화막(16)을 형성하고, 보론(Boron) 또는포스포러스(Phosphorus)를 이온 주입하여 드레인/소스 영역(17)을 형성하여 모스 트랜지스터를 형성한다. 소자분리막(12), 게이트(14), 절연막 스페이서(15), 캡산화막(16) 및 드레인/소스 영역(17)이 형성된 반도체 기판(11) 전면에 실리콘(Slilicon)과 반응하여 실리사이드(Silicide)를 형성하기 위한 이온 소스(Ion)인 코발트나 티타늄를 이온 주입한다. 이온 소스(Ion)의 이온 주입시 이온 소스(Ion)의 이온 주입 에너지는 1KeV∼10KeV 이고, 도스는 5E15/cm²이상으로 하여 캡산화막(16) 및 캡산화막(16) 상부에 형성되는 자연산화막을 제거하지 않아도 도 2b에 도시된 바와 같이 캡산화막(16)의 하부로 이온 소스(Ion)가 이온 주입되도록 한다.As shown in FIG. 2A, the device isolation film 12 is formed in the device isolation region of the semiconductor substrate 11, and the gate oxide film 13 is formed over the exposed semiconductor substrate 11, as shown in FIG. 2A. After depositing a polysilicon layer on the gate oxide layer 13 and etching, a gate 14 is formed, an insulating layer spacer 15 formed of a nitride film is formed on the sidewall of the gate 14, and an upper portion of the gate 14 The cap oxide layer 16 is formed on the semiconductor substrate 11 to protect the gate 14 during the post-process, and the drain / source region 17 is formed by ion implantation of boron or phosphorus. To form a MOS transistor. Silicide reacts with silicon on the entire surface of the semiconductor substrate 11 on which the device isolation film 12, the gate 14, the insulating film spacer 15, the cap oxide film 16, and the drain / source region 17 are formed. Cobalt or titanium, which is an ion source (Ion), is implanted to form an ion. The ion implantation energy of the ion source (Ion) during the ion implantation of the ion source (Ion) is 1KeV to 10KeV and the dose is 5E15 / cm² or more so that the natural oxide film formed on the cap oxide film 16 and the cap oxide film 16 is formed. Even if not removed, the ion source Ion is implanted into the lower portion of the cap oxide film 16 as shown in FIG.
도 2b에 도시된 바와 같이 코발트를 이온 소스(Ion)로 하여 이온 주입한 경우 반도체 기판(11)을 450℃에서 550℃의 온도 범위에서 제1차 단시간 급속 열처리하고, 티타늄을 이온 소스(Ion)로 하여 이온 주입한 경우 반도체 기판(11)을 750℃에서 800℃의 온도 범위에서 제1차 단시간 급속 열처리하여 이온 주입 단계에서 이온 주입된 이온 소스(Ion)와 캡산화막(16) 하부에 위치한 게이트(14)의 폴리실리콘과 캡산화막(16) 하부에 위치한 드레인/소스 영역(17)의 반도체 기판(11)의 실리콘과 각각 반응을 하여 게이트(14)의 계면과 드레인/소스 영역(17)의 반도체 기판(11)의 계면에 실리사이드(18)를 형성한다.As shown in FIG. 2B, when ion is implanted using cobalt as an ion source Ion, the semiconductor substrate 11 is rapidly heat treated at a first short time in a temperature range of 450 ° C. to 550 ° C., and titanium is ion source Ion. In the case of ion implantation, the semiconductor substrate 11 is subjected to the first short-time rapid heat treatment at a temperature ranging from 750 ° C. to 800 ° C., so that the gate positioned under the ion source Ion and cap oxide layer 16 implanted in the ion implantation step. The polysilicon of (14) and the silicon of the semiconductor substrate 11 of the drain / source region 17 under the cap oxide film 16 are reacted with each other so that the interface of the gate 14 and the drain / source region 17 The silicide 18 is formed at the interface of the semiconductor substrate 11.
실리사이드(18) 형성 후, 실리사이드 형성시 실리콘과 반응하지 않고 남아 있는 이온 소스(Ion)를 제거하고, 이온 소스(Ion)가 제거된 반도체 기판(11)을 700℃에서 950℃의 온도 범위에서 제2차 단시간 급속 열처리하여 게이트(14) 및 드레인/소스 영역(17)의 계면에 형성된 실리사이드(18)를 안정한 상태로 만들어 준다.After the silicide 18 is formed, the ion source Ion remaining without reacting with silicon during silicide formation is removed, and the semiconductor substrate 11 from which the ion source is removed is removed at a temperature ranging from 700 ° C. to 950 ° C. The second short time rapid heat treatment makes the silicide 18 formed at the interface between the gate 14 and the drain / source region 17 stable.
따라서 본 발명의 이온 주입에 의한 실리사이드 형성 방법은 캡산화막과 자연 산화막을 제거하지 않고 이온 소스를 이온 주입하여 실리사이드를 형성하므로서 실리사이드 형성 공정을 단순화 시킬 수 있고, 자연 산화막이 존재하더라도 게이트 및 드레인/소스의 쉬트 레지스턴스는 균일한 저항값을 가질 수 있다.Therefore, the silicide formation method according to the ion implantation of the present invention can simplify the silicide formation process by forming the silicide by ion implantation of the ion source without removing the cap oxide film and the natural oxide film, and even if the native oxide film exists, the gate and drain / source The sheet resistance of may have a uniform resistance value.
또한 티타늄을 이온 소스로 하여 실리사이드 형성시 티타늄의 이온 주입에 의해 게이트 및 드레인/소스 영역의 계면은 비정질화(Amorphizing)되므로 드레인/소스 영역과 게이트에 그레인 바운더리 인터섹션 지역을 증가시켜 실리사이드 형성이 용이하도록 하기 위한 비정질 이온주입 전처리(PAI) 공정을 할 필요가 없다.In addition, when the silicide is formed using titanium as an ion source, the interface between the gate and the drain / source region is amorphous by the ion implantation of titanium, thereby increasing the grain boundary intersection region between the drain / source region and the gate to facilitate silicide formation. There is no need for an amorphous ion implantation pretreatment (PAI) process.
본 발명의 이온 주입에 의한 실리사이드 형성 방법은 캡산화막과 자연 산화막을 제거하지 않고 실리사이드 형성을 위한 이온 소스를 이온 주입하여 실리사이드를 형성함으로써 실리사이드 형성 공정을 단순화 시킬 수 있고, 자연 산화막이 존재하더라도 게이트 및 드레인/소스의 쉬트 레지스턴스는 균일한 저항값을 갖고, 캡산화막과 자연 산화막에 의해 게이트 및 드레인/소스의 보호막으로도 사용할 수 있다.The silicide formation method according to the ion implantation of the present invention can simplify the silicide formation process by ion implanting an ion source for silicide formation without removing the cap oxide film and the native oxide film, and thus simplifying the silicide formation process. The sheet resistance of the drain / source has a uniform resistance value and can be used as a protective film of the gate and the drain / source by the cap oxide film and the natural oxide film.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068495A KR100310175B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming silicide by ion implantation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990068495A KR100310175B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming silicide by ion implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010066619A KR20010066619A (en) | 2001-07-11 |
| KR100310175B1 true KR100310175B1 (en) | 2001-09-28 |
Family
ID=19635577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990068495A Expired - Fee Related KR100310175B1 (en) | 1999-12-31 | 1999-12-31 | Method for forming silicide by ion implantation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100310175B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459717B1 (en) * | 2002-08-23 | 2004-12-03 | 삼성전자주식회사 | Method for forming metal contact in semiconductor device |
| KR100483027B1 (en) * | 2001-12-26 | 2005-04-15 | 주식회사 하이닉스반도체 | A method for forming a silicide layer of a semiconductor device |
| KR101004808B1 (en) | 2003-08-18 | 2011-01-04 | 매그나칩 반도체 유한회사 | Silicide Formation Method of Semiconductor Device |
| KR101057691B1 (en) * | 2003-07-18 | 2011-08-19 | 매그나칩 반도체 유한회사 | Method for forming silicide layer of semiconductor device |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459932B1 (en) * | 2001-12-24 | 2004-12-04 | 동부전자 주식회사 | Method for fabricating semiconductor device |
| KR100439048B1 (en) * | 2001-12-29 | 2004-07-05 | 주식회사 하이닉스반도체 | Method of manufacturing a semiconductor device |
| KR20040001792A (en) * | 2002-06-28 | 2004-01-07 | 주식회사 하이닉스반도체 | Method for forming of semiconductor device |
| KR100913054B1 (en) * | 2002-10-29 | 2009-08-20 | 매그나칩 반도체 유한회사 | Manufacturing Method of Semiconductor Device |
| KR100950424B1 (en) * | 2003-02-05 | 2010-03-29 | 매그나칩 반도체 유한회사 | Method for forming silicide layer of semiconductor device |
| JP2009076605A (en) * | 2007-09-19 | 2009-04-09 | Fujitsu Microelectronics Ltd | Manufacturing method of semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864552A (en) * | 1994-08-23 | 1996-03-08 | Nippon Steel Corp | Method for manufacturing semiconductor device |
| JPH10199829A (en) * | 1997-01-13 | 1998-07-31 | Nec Corp | Method for manufacturing semiconductor device |
| JPH10223560A (en) * | 1997-02-06 | 1998-08-21 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPH1126397A (en) * | 1997-07-01 | 1999-01-29 | Sony Corp | Manufacture of semiconductor device |
-
1999
- 1999-12-31 KR KR1019990068495A patent/KR100310175B1/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0864552A (en) * | 1994-08-23 | 1996-03-08 | Nippon Steel Corp | Method for manufacturing semiconductor device |
| JPH10199829A (en) * | 1997-01-13 | 1998-07-31 | Nec Corp | Method for manufacturing semiconductor device |
| JPH10223560A (en) * | 1997-02-06 | 1998-08-21 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPH1126397A (en) * | 1997-07-01 | 1999-01-29 | Sony Corp | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100483027B1 (en) * | 2001-12-26 | 2005-04-15 | 주식회사 하이닉스반도체 | A method for forming a silicide layer of a semiconductor device |
| KR100459717B1 (en) * | 2002-08-23 | 2004-12-03 | 삼성전자주식회사 | Method for forming metal contact in semiconductor device |
| KR101057691B1 (en) * | 2003-07-18 | 2011-08-19 | 매그나칩 반도체 유한회사 | Method for forming silicide layer of semiconductor device |
| KR101004808B1 (en) | 2003-08-18 | 2011-01-04 | 매그나칩 반도체 유한회사 | Silicide Formation Method of Semiconductor Device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010066619A (en) | 2001-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5496750A (en) | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition | |
| US6784060B2 (en) | Method for fabricating high voltage and low voltage transistors | |
| US6391731B1 (en) | Activating source and drain junctions and extensions using a single laser anneal | |
| US6335253B1 (en) | Method to form MOS transistors with shallow junctions using laser annealing | |
| US5585295A (en) | Method for forming inverse-T gate lightly-doped drain (ITLDD) device | |
| US6429083B1 (en) | Removable spacer technology using ion implantation to augment etch rate differences of spacer materials | |
| KR100310175B1 (en) | Method for forming silicide by ion implantation | |
| WO2005094299A2 (en) | Improved cmos transistors and methods of forming same | |
| JPH05326552A (en) | Semiconductor element and its manufacture | |
| US6855592B2 (en) | Method for manufacturing semiconductor device | |
| US6362062B1 (en) | Disposable sidewall spacer process for integrated circuits | |
| US6342423B1 (en) | MOS-type transistor processing utilizing UV-nitride removable spacer and HF etch | |
| US5783486A (en) | Bridge-free self aligned silicide process | |
| US6559018B1 (en) | Silicon implant in a salicided cobalt layer to reduce cobalt-silicon agglomeration | |
| KR100235941B1 (en) | Semiconductor device manufacturing method | |
| KR100396691B1 (en) | Method for forming salicide layer of semiconductor device | |
| CN1303657C (en) | Method for manufacturing pMOS for titanium silicide preparing process window | |
| KR20010066622A (en) | Method for forming salicide by cobalt sputtering | |
| US7491616B2 (en) | Method of manufacturing a semiconductor device including dopant introduction | |
| KR100192537B1 (en) | Method of manufacturing semiconductor device | |
| US6958299B2 (en) | Methods of manufacturing semiconductor devices | |
| KR20010066618A (en) | Method for forming salicide by nitrogen implantation | |
| KR20010003692A (en) | Method of fabricating semiconductor device | |
| KR100503743B1 (en) | Method For Manufacturing Semiconductor Devices | |
| KR101079873B1 (en) | Forming Method of Semiconductor Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| D13-X000 | Search requested |
St.27 status event code: A-1-2-D10-D13-srh-X000 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-3-3-R10-R18-oth-X000 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| D14-X000 | Search report completed |
St.27 status event code: A-1-2-D10-D14-srh-X000 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| P11-X000 | Amendment of application requested |
St.27 status event code: A-2-2-P10-P11-nap-X000 |
|
| P13-X000 | Application amended |
St.27 status event code: A-2-2-P10-P13-nap-X000 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| R18-X000 | Changes to party contact information recorded |
St.27 status event code: A-5-5-R10-R18-oth-X000 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20080630 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20090914 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20090914 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |