[go: up one dir, main page]

KR100305719B1 - 하부 전하저장 전극 형성 방법 - Google Patents

하부 전하저장 전극 형성 방법 Download PDF

Info

Publication number
KR100305719B1
KR100305719B1 KR1019990025512A KR19990025512A KR100305719B1 KR 100305719 B1 KR100305719 B1 KR 100305719B1 KR 1019990025512 A KR1019990025512 A KR 1019990025512A KR 19990025512 A KR19990025512 A KR 19990025512A KR 100305719 B1 KR100305719 B1 KR 100305719B1
Authority
KR
South Korea
Prior art keywords
heat treatment
treatment process
charge storage
storage electrode
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019990025512A
Other languages
English (en)
Other versions
KR20010004793A (ko
Inventor
김동환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990025512A priority Critical patent/KR100305719B1/ko
Publication of KR20010004793A publication Critical patent/KR20010004793A/ko
Application granted granted Critical
Publication of KR100305719B1 publication Critical patent/KR100305719B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 하부 전하저장전극 형성방법은 커패시터의 커패시턴스 감소를 방지하기 위한 것이 목적으로, 절연층의 상부면에 폴리실리콘층을 적층하여 실린더 형상의 하부 전하저장전극을 형성한 후 하부 전하저장전극의 표면에 금속박막층을 적층하여 열처리공정으로 전하저장전극에 실리사이드층을 형성하므로 전압인가에 따른 커패시턴스값의 감소를 제거하여 전압에 대하여 일정한 커패시턴스 (Capacitance)를 유지하므로 소자의 전기적인 특성을 향상시키도록 하는 발명에 관한 것이다.

Description

하부 전하저장전극 형성방법 {Method For Forming The Charge Storage Electrode}
본 발명은 커패시터의 전하저장전극 형성방법에 관한 것으로서, 특히, 절연층의 상부면에 폴리실리콘층을 적층하여 실린더 형상의 하부 전하저장전극을 형성한 후 하부 전하저장전극의 표면에 금속박막층을 적층하여 열처리공정으로 전하저장전극에 실리사이드층을 형성하므로 전압인가에 따른 정전용량의 변화를 방지하도록 하는 하부 전하저장전극 형성방법에 관한 것이다.
일반적으로, 커패시터는 전하를 저장하고, 반도체소자의 동작에 필요한 전하를 공급하는 부분으로서, 반도체소자가 고집적화 되어짐에 따라 단위 셀(Cell)의 크기는 작아지면서 소자의 동작에 필요한 정전용량(Capacitance)은 약간 씩 증가하는 것이 일반적인 경향이다.
커패시터의 전하저장전극의 구조를 보면, 크게 전하를 저장하는 전극은 좁은 평면적 위에 여러 층을 쌓아서 넓은 커패시터(Capacitor)의 면적을 얻고자 하는 적층구조(Stacked Structure)와, 반도체기판에 일정한 깊이의 홈을 형성한 후 그 부위에 커패시터를 형성하여 전하를 저장하는 홈 구조(Trench Structure)등으로 크게 대별 되어지고 있다.
특히, 상기 적층구조(Stacked Structure)는 핀 형상으로 형성된 핀(Fin)타입과, 실린더와 같이 원통형으로 형성되는 실린더(Cylinder)타입 및 캐비티(Cavity)타입에 변형을 가미한 HSG(Hemispherical Shaped Grains) 및 벨로즈(Bellows) 등과 같은 변형된 커패시터구조등으로 구성되어 커패시터의 충전용량을 증가시키는 노력이 이루어지고 있다.
한편, 메모리소자에 있어서, 커패시터의 상,하부전극으로는 CVD법으로 증착하는 폴리실리콘층에 인-시튜(In-Situ)공정으로 불순물을 도핑하거나 PoCl3혹은 PH3등의 가스 분위기 하에서 열처리하여 불순물을 폴리실리콘층으로 확산시켜 전기전도를 발생하여 전극으로 사용한다.
이러한 방법으로 제작된 커패시터의 상,하부 전극에 전압을 인가하면 한정된 수의 전자로 인하여 전압을 증가하거나 감소시킬 때 커패시터의 인접부위에 전하공핍현상이 발생하여, 상대적으로 유전체의 두께를 증가시키는 역할을 하게 되어 커패시턴스(Capacitance) 값의 감소를 유발한다.
이러한 전하 공핍현상을 해소하기 위하여 커패시터의 상,하부전하저장전극의 불순물 농도를 높여주어 단순하게 해결하려고 노력하였으나, 폴리실리콘층의 도핑농도를 높여서 전하공핍현상을 근본적으로 해결할 수는 없었다.
특히, 탄탈륨산화막을 커패시터 산화막으로 사용하는 데 있어, 폴리실리콘층을 상부층으로 형성할 경우, 탄탈륨 산화막의 산소가 역으로 확산되어 폴리실리콘층과 결합되어 실리콘산화막(SiO2)을 만들어 전체적으로 유전율 감소를 가져오므로 탄탈륨 산화막을 커패시터로 사용하는 경우에는 상대적으로 산화 저항성이 큰 금속 티타늄(Ti/TiN)층을 상부전극으로 사용한다.
한편, 상부전하저장전극으로 금속티타늄층을 사용하더라도 하부전하저장전극은 폴리실리콘층을 사용하므로 전하 공핍현상에 의하여 커패시터값의 감소는 보통 7%이상 발생하므로 고유전율 물질 사용에 대한 효과를 반감시킨다.
그런데, 상기한 바와 같이, 하부전하저장전극으로 메탈층을 사용하는 것은 하부전하저장전극을 고립(Isolation)시켜 셀간 절연을 시키는 방법을 해결하지 못하여 실제적으로 적용되지 못하고 있다. 따라서, 그러한 문제를 해결하기 위하여하부 전하저장전극에도 메탈층을 사용하는 새로운 방법을 제안하고자 한다.
본 발명은 이러한 점을 감안하여 안출한 것으로서, 절연층의 상부면에 폴리실리콘층을 적층하여 실린더 형상의 하부 전하저장전극을 형성한 후 하부 전하저장전극의 표면에 금속박막층을 적층하여 열처리공정으로 전하저장전극에 실리사이드층을 형성하므로 전압인가에 따른 정전용량의 변화를 방지하도록 하는 것이 목적이다.
도 1 내지 도 4는 본 발명에 따른 하부 전하저장전극의 형성방법을 순차적으로 보인 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 절연층 20 : 폴리실리콘층
30 : 금속박막층 40 : 실리사이드층
A : 하부전하저장전극
본 발명의 목적은 반도체기판에 게이트를 형성한 후 그 상부면에 절연층을 적층하여 마스킹 식각하여 콘택홀을 형성하는 단계와; 상기 결과물에 폴리실리콘층을 적층한 후 마스킹식각으로 실린더 형상의 하부전하저장전극을 형성하는 단계와; 상기 결과물 상에 일정한 두께를 갖는 금속박막층을 적층하는 단계와; 상기 결과물을 제1차 열처리공정을 하여 폴리실리콘층에 적층된 금속박막층을 실리사이드층으로 변화시키는 단계와; 상기 결과물을 선택적으로 식각하여 전하저장전극의 실리사이드층 이외에 잔류된 금속박막층을 제거한 후 제2차 열처리공정을 진행하는 단계를 포함한 하부 전하저장전극 형성방법을 제공함으로써 달성된다.
그리고, 상기 금속박막층은 티타늄, 몰리브덴, 탄탈륨, 텅스텐중에 어느 하나를 선택하여 사용하도록 하고, 상기 금속박막층은 CVD법, PECVD법 또는 스퍼터링방법으로 증착하고, 증착 두께는 20 ∼ 200Å정도를 유지하도록 한다.
또한, 상기 제1차 열처리공정은 튜브 확산로(Tube Furnace)를 사용하여 불활성기체(헬륨, 네온, 아르곤가스등)의 분위기 하에서 500 ∼ 700℃의 온도범위에서 10분 내지 2시간 동안 진행하거나 또는, 상기 제1차 열처리공정은 급속열처리공정을 이용하여 불활성기체 하에서 600 ∼ 800℃의 온도범위에서 10초 내지 2분 동안진행하도록 한다.
그리고, 상기 금속박막층을 제거하기 위한 선택식각공정은 D.I워터 : H2O2; NH4OH를 5 : 1 : 1의 비율로 혼합한 혼합용액으로 식각하도록 한다.
그리고, 상기 제2차 열처리공정은 튜브 확산로를 사용하여 불활성기체의 분위기 하에서 700 ∼ 800℃의 온도범위에서 10분 내지 2시간 동안 진행하거나, 혹은, 상기 제2차 열처리공정은 급속열처리공정(Rapid Thermal Processing)을 이용하여 불활성기체 하에서 900 ∼ 1000℃의 온도범위에서 10분 내지 2분 동안 진행하도록 한다.
이하, 본 발명에 따른 제조방법을 일실시예에 의거하여 상세하게 살펴 보도록 한다.
도 1 내지 도 4는 본 발명에 따른 하부 전하 저장전극의 형성방법을 순차적으로 보인 도면이다.
도 1에 도시된 바와 같이, 반도체기판 상에 게이트(Gate)를 형성한 후 그 상부면에 절연층(10)을 적층하여 마스킹 식각으로 콘택홀(15)을 형성한다.
그리고, 상기 결과물에 폴리실리콘층(20)을 적층한 후 마스킹식각으로 실린더(Cylinder) 형상의 하부전하저장전극(A)을 형성한다.
도 2는 상기 결과물 상에 일정한 두께를 갖는 금속박막층(30)을 적층하는 상태를 도시하고 있다.
상기 금속박막층(30)은 티타늄(Ti), 몰리브덴(Mo), 탄탈륨(Ta), 텅스텐(W)중에 어느 하나를 선택하여 사용하도록 하고, 상기 금속박막층(30)은 CVD(Chemical Vapor Deposition)법, PECVD(Plasma-Enhanced Chemical Vapor Deposition)법 또는 스퍼터링(Sputtering))방법으로 증착하고, 증착 두께는 20 ∼ 200Å인 것이 바람직하다.
그리고, 도 3은 상기 결과물을 제1차 열처리공정을 하여 폴리실리콘층(20)에 적층된 금속박막층(30)을 실리사이드층(40)으로 변화시키는 상태를 도시하고 있다.
상기 제1차 열처리공정은 튜브 확산로를 사용하여 불활성기체의 분위기 하에서 500 ∼ 700℃의 온도범위에서 10분 내지 2시간 동안 진행하거나 또는, 급속열처리공정을 이용하여 불활성기체 하에서 600 ∼ 800℃의 온도범위에서 10초 내지 2분 동안 진행하도록 한다.
도 4에 도시된 바와 같이, 상기 결과물을 선택적으로 식각하여 전하저장전극의 실리사이드층(40) 이외에 잔류된 금속박막층(30)을 제거한 후 막질을 안정화시키기 위하여 제2차 열처리공정을 진행하는 상태를 도시하고 있다.
상기 금속박막층을 제거하기 위한 선택식각공정은 D.I워터 : H2O2; NH4OH를 5 : 1 : 1의 비율로 혼합한 혼합용액으로 식각하도록 한다.
그리고, 상기 제2차 열처리공정은 튜브 확산로를 사용하여 불활성기체의 분위기 하에서 700 ∼ 800℃의 온도범위에서 10분 내지 2시간 동안 진행하거나, 또는 급속열처리공정을 이용하여 불활성기체 하에서 900 ∼ 1000℃의 온도범위에서 10분 내지 2분 동안 진행하도록 한다.
따라서, 상기한 바와 같이, 본 발명에 따른 하부 전하저장전극 형성방법을 적용하게 되면, 절연층의 상부면에 폴리실리콘층을 적층하여 실린더 형상의 하부 전하저장전극을 형성한 후 하부 전하저장전극의 표면에 금속박막층을 적층하여 열처리공정으로 전하저장전극에 실리사이드층을 형성하므로 전압인가에 따른 커패시턴스값의 감소를 제거하여 전압에 대하여 일정한 커패시턴스(Capacitance)를 유지하므로 소자의 전기적인 특성을 향상시키도록 하는 매우 유용하고 효과적인 발명이다.

Claims (8)

  1. 반도체기판에 게이트를 형성한 후 그 상부면에 절연층을 적층하여 마스킹 식각으로 콘택홀을 형성하는 단계와;
    상기 결과물에 폴리실리콘층을 적층한 후 마스킹식각으로 실린더 형상의 하부전하저장전극을 형성하는 단계와;
    상기 결과물 상에 일정한 두께를 갖는 금속박막층을 적층하는 단계와;
    상기 결과물에 제1차 열처리공정을 하여 폴리실리콘층에 적층된 금속박막층을 실리사이드층으로 변화시키는 단계와;
    상기 결과물을 선택적으로 식각하여 전하저장전극의 실리사이드층 이외에 잔류된 금속박막층을 제거한 후 제2차 열처리공정을 진행하는 단계를 포함한 것을 특징으로 하는 하부 전하저장전극 형성방법.
  2. 제 1 항에 있어서, 상기 금속박막층은 티타늄, 몰리브덴, 탄탈륨, 텅스텐중에 어느 하나 인 것을 특징으로 하는 하부 전하저장전극 형성방법
  3. 제 1 항 또는 제 2 항에 있어서, 상기 금속박막층은 CVD법, PECVD법 또는 스퍼터링방법으로 증착하고, 증착 두께는 20 ∼ 200Å인 것을 특징으로 하는 하부 전하저장전극 형성방법.
  4. 제 1 항에 있어서, 상기 제1차 열처리공정은 튜브 확산로를 사용하여 불활성기체의 분위기 하에서 500 ∼ 700℃의 온도범위에서 10분 내지 2시간 동안 진행하는 것을 특징으로 하는 하부 전하저장전극 형성방법.
  5. 제 1 항에 있어서, 상기 제1차 열처리공정은 급속열처리공정을 이용하여 불활성기체 하에서 600 ∼ 800℃의 온도범위에서 10초 내지 2분 동안 진행하는 것을 특징으로 하는 하부 전하저장전극 형성방법.
  6. 제 1 항에 있어서, 상기 금속박막층을 제거하기 위한 선택식각공정은 D.I워터 : H2O2: NH4OH를 5 : 1 : 1의 비율로 혼합한 혼합용액으로 식각하는 것을 특징으로 하는 하부 전하저장전극 형성방법.
  7. 제 1 항에 있어서, 상기 제2차 열처리공정은 튜브 확산로를 사용하여 불활성기체의 분위기 하에서 700 ∼ 800℃의 온도범위에서 10분 내지 2시간 동안 진행하는 것을 특징으로 하는 하부 전하저장전극 형성방법.
  8. 제 1 항에 있어서, 상기 제2차 열처리공정은 급속열처리공정을 이용하여 불활성기체 하에서 900 ∼ 1000℃의 온도범위에서 10분 내지 2분 동안 진행하는 것을 특징으로 하는 하부 전하저장전극 형성방법.
KR1019990025512A 1999-06-29 1999-06-29 하부 전하저장 전극 형성 방법 Expired - Fee Related KR100305719B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025512A KR100305719B1 (ko) 1999-06-29 1999-06-29 하부 전하저장 전극 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025512A KR100305719B1 (ko) 1999-06-29 1999-06-29 하부 전하저장 전극 형성 방법

Publications (2)

Publication Number Publication Date
KR20010004793A KR20010004793A (ko) 2001-01-15
KR100305719B1 true KR100305719B1 (ko) 2001-11-01

Family

ID=19597300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025512A Expired - Fee Related KR100305719B1 (ko) 1999-06-29 1999-06-29 하부 전하저장 전극 형성 방법

Country Status (1)

Country Link
KR (1) KR100305719B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005007206A1 (en) * 2003-07-19 2005-01-27 Bionics Co., Ltd. Apparatus for producing floral water and functional solution for pets

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005007206A1 (en) * 2003-07-19 2005-01-27 Bionics Co., Ltd. Apparatus for producing floral water and functional solution for pets

Also Published As

Publication number Publication date
KR20010004793A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US5110752A (en) Roughened polysilicon surface capacitor electrode plate for high denity dram
KR100207444B1 (ko) 반도체 장치의 고유전막/전극 및 그 제조방법
US6372574B1 (en) Method of forming a capacitor container electrode and method of patterning a metal layer by selectively silicizing the electrode or metal layer and removing the silicized portion
US5429980A (en) Method of forming a stacked capacitor using sidewall spacers and local oxidation
JPH1117153A (ja) 半導体素子のキャパシタ形成方法
US5457065A (en) method of manufacturing a new DRAM capacitor structure having increased capacitance
KR20020032285A (ko) 반도체 집적회로장치의 제조방법
US6323083B1 (en) Method for forming lower electrode structure of capacitor of semiconductor device
KR100305719B1 (ko) 하부 전하저장 전극 형성 방법
JP3242732B2 (ja) キャパシタ
WO2000045429A1 (en) Method for fabricating semiconductor integrated circuit device
KR20070009285A (ko) 반도체 소자의 커패시터 및 그 제조 방법
KR100882090B1 (ko) 반도체소자의 캐패시터 제조방법
US8975682B2 (en) Integrated circuit comprising a capacitor with HSG metal electrodes
KR100230355B1 (ko) 실리사이드막을 전극으로 이용한 커패시터 및 그 제조방법
KR100504434B1 (ko) 반도체장치의 커패시터 제조방법
KR20010001595A (ko) 캐패시터 제조 방법
KR100395903B1 (ko) 반도체장치의커패시터제조방법
KR100424715B1 (ko) 반도체 소자의 캐패시터 제조방법
JPH11163282A (ja) 半導体装置の製造方法
KR20020050521A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR20040059536A (ko) 반도체 소자의 캐패시터 제조방법
KR20010068315A (ko) 캐패시터의 제조방법
KR20030058817A (ko) 반도체소자의 커패시터 및 그 제조방법
KR100636661B1 (ko) 고신뢰성 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990629

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010504

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040719

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050721

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060720

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070720

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080728

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20100726

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee