[go: up one dir, main page]

KR100299872B1 - 다비트데이터기록제어회로 - Google Patents

다비트데이터기록제어회로 Download PDF

Info

Publication number
KR100299872B1
KR100299872B1 KR1019980024816A KR19980024816A KR100299872B1 KR 100299872 B1 KR100299872 B1 KR 100299872B1 KR 1019980024816 A KR1019980024816 A KR 1019980024816A KR 19980024816 A KR19980024816 A KR 19980024816A KR 100299872 B1 KR100299872 B1 KR 100299872B1
Authority
KR
South Korea
Prior art keywords
data
word line
input
reference voltage
level detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980024816A
Other languages
English (en)
Other versions
KR20000003556A (ko
Inventor
윤민호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024816A priority Critical patent/KR100299872B1/ko
Priority to JP17670399A priority patent/JP4482958B2/ja
Priority to US09/342,523 priority patent/US6028785A/en
Publication of KR20000003556A publication Critical patent/KR20000003556A/ko
Application granted granted Critical
Publication of KR100299872B1 publication Critical patent/KR100299872B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 회로구현을 간단하게 하여 1셀에 복수 비트의 데이터저장이 가능하도록 한 다비트 데이터 기록제어회로를 제공하기 위한 것이다.
이를 위해 본 발명은, n개의 데이터 입력버퍼로부터의 데이터를 조합하여 현재 입력된 복수비트의 데이터 레벨을 검출하는 입력값 레벨검출수단과, 2n개의 상호 차등적인 기준전압을 제공받고 상기 입력값 레벨검출수단에서 출력되는 신호에 해당하는 기준전압을 워드 라인 전압으로 선택하는 워드 라인 스위치수단 및, 상기 워드 라인 스위치수단으로부터 제공되는 워드 라인 전압으로 워드 라인을 구동하여 단일의 셀에 복수비트의 정보가 저장되게 하는 워드 라인 드라이버를 구비함으로써, 1셀에 복수 비트의 데이터를 저장하는 것이 매우 간단한 회로구성에 의해 행해지게 되고, 복수비트를 라이트하기 위한 추가적 입출력라인이 필요없게 되어 라이트시에 입출력 라인에 생기는 노이즈로 인하여 데이터 오류를 방지하게 된다.

Description

다비트 데이터 기록제어회로
본 발명은 다비트 데이터 기록제어회로에 관한 것으로, 보다 상세하게는 입력되는 데이터 레벨을 검출하여 선택된 레벨에 해당하는 기준전압을 워드라인 전압으로 선택하고, 이 워드라인 전압에 따라 해당 워드라인을 인에이블 시키도록 하는 다비트 데이터 기록제어회로에 관한 것이다.
일반적으로, 메모리는 외부의 데이터를 써넣은 뒤 일정기간 후에 다시 그 데이터를 읽어 볼 수 있는 기억소자로서 데이터를 기억(저장)할 수 있는 장치와 이곳으로 외부의 데이터를 실어오거나 기억된 데이터를 외부로 실어내는 장치로 크게 나눌 수 있는데, 통상적으로 1비트 단위의 데이터를 저장하게 된다.
최근에는 1셀에 2비트의 데이터를 저장하는 방식이 제안되고 있는데, 이 방식은 리드(Read)시에는 2개의 센스 앰프에 각각 직렬로 비트 라인(bit line)과 비트 라인 바(bitb line)를 교차연결하여서 사용하는 방식인데, 라이트(Write)할 때에는 각각 따로 들어 온 2개의 데이터가 2개의 비트 라인을 연결함으로써 전하 분배(charge sharing)되어서 쓰고자 하는 데이터를 만들게 된다.
그런데, 라이트시에 이러한 전하 분배에 의한 방식은 공정상으로 조절하여서 만드는 문제이고, 이 방식은 고도의 기술을 요하는 방식으로서 검증되지 않고 있다.
따라서 본 발명은 상술한 종래의 사정을 감안하여 이루어진 것으로, 입력되는 데이터 레벨을 검출하여 선택된 레벨에 해당하는 기준전압을 워드라인 전압으로 선택하고, 이 워드라인 전압에 따라 해당 워드라인을 인에이블 시킴으로써 단일의 셀에 복수비트의 정보를 저장하도록 하는 다비트 데이터 기록제어회로를 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위해 본 발명의 바람직한 실시예에 따른 다비트 데이터 기록제어회로는, n개의 데이터 입력버퍼로부터 입력되는 데이터를 논리 조합하여 현재 입력된 복수비트의 데이터 레벨을 검출하는 입력값 레벨검출수단과,
상호 차등적인 2n개의 기준전압을 제공받고, 입력값 레벨검출수단에서 출력되는 데이터 레벨에 해당하는 기준전압을 워드 라인 전압으로 선택하는 워드 라인 스위치수단 및,
워드 라인 스위치수단으로부터 제공되는 워드 라인 전압으로 워드 라인을 구동하는 워드 라인 드라이버를 구비한다.
도 1은 본 발명의 실시예에 따른 다비트 데이터 기록제어회로의 블럭구성도,
도 2는 도 1에 도시된 입력값 레벨검출부의 내부 회로도,
도 3은 도 1에 도시된 워드 라인 스위치부의 내부 회로도,
도 4는 도 1에 도시된 워드 라인 드라이버의 내부 회로도이다.
＜도면의 주요부분에 대한 부호의 설명>
10 : 입력값 레벨검출부 20 : 워드 라인 스위치부
30 : 워드 라인 드라이버
이하, 본 발명의 실시예에 대해 첨부된 도면을 참조하여 보다 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 다비트 데이터 기록제어회로의 블럭구성도로서, 복수의 데이터 입력 버퍼(도시 생략)로부터 전송되는 데이터(DIN0, DIN1)를 입력받아 조합한 후 4개의 다른 종류의 데이터 레벨 검출신호(11, 00, 01, 10)를 출력하는 입력값 레벨검출부(10)와, 상호 차등적인 기준전압(Vref0, Vref1, Vref2, Vref3) 및 상기 입력값 레벨검출부(10)로부터 전송되는 데이터 레벨 검출신호(11, 00, 01, 10)를 입력받아 그 입력된 데이터 레벨 검출신호(11, 00, 01, 10)에 따라 복수(본 발명의 실시예에서는 4개)의 워드 라인 전압중에서 해당하는 워드 라인 전압(즉 Vref0, Vref1, Vref2, Vref3 중에서 어느 한 기준전압이 됨)을 선택하는 워드 라인 스위치부(20) 및, 이 워드 라인 스위치부(20)로부터 전송되는 선택된 워드 라인 전압(px)에 의해 워드 라인을 구동하여 단일의 셀에 복수비트의 정보가 저장되도록 하는 워드 라인 드라이버(30)로 구성된다.
여기서, 상기 입력값 레벨검출부(10)는 도 2에 도시된 바와 같이 복수(예컨대, 2개)의 데이터 입력 버퍼(도시 생략)로부터 전송되는 데이터(DIN0, DIN1)를 입력받아 익스크루시브 노어(XNOR)처리하는 조합부로서의 익스크루시브 노어 게이트(N1)와, 상기 복수 비트의 데이터중에서 한 데이터(DIN0)와 상기 익스크루시브 노어 게이트(N1)로부터의 신호를 입력받아 낸드(NAND)처리하여 제 1데이터 레벨 검출신호(11)를 출력하는 제 1출력부로서의 낸드 게이트(N2)와, 상기 복수 비트의 데이터중에서 나머지 데이터(DIN1)와 상기 익스크루시브 노어 게이트(N1)로부터의 신호를 입력받아 낸드처리하여 제 2데이터 레벨 검출신호(00)를 출력하는 제 2출력부로서의 낸드 게이트(N3)와, 상기 복수 비트의 데이터중에서 한 데이터(DIN0)와 상기 익스크루시브 노어 게이트(N1)로부터의 신호를 입력받아 오어(OR)처리하여 제 3데이터 레벨 검출신호(01)를 출력하는 제 3출력부로서의 오어 게이트(10A) 및, 상기 복수 비트의 데이터중에서 나머지 데이터(DIN1)와 상기 익스크루시브 노어 게이트(N1)로부터의 신호를 입력받아 오어처리하여 제 4데이터 레벨 검출신호(10)를 출력하는 제 4출력부로서의 오어 게이트(10B)로 구성된다.
그리고, 상기 오어 게이트(10A)는 2입력 1출력의 노어 게이트(N4)와 이 노어 게이트(N4)의 출력신호를 입력받아 반전시키는 인버터(IV1)로 구성되고, 상기 오어 게이트(10B)는 2입력 1출력의 노어 게이트(N5)와 이 노어 게이트(N5)의 출력신호를 입력받아 반전시키는 인버터(IV2)로 구성된다.
상기 낸드 게이트(N2)에서 출력되는 신호는 상기 외부로부터 입력되는 데이터(DIN0, DIN1)가 "1,1"일 때 이를 알리는 신호이고, 상기 낸드 게이트(N3)에서 출력되는 신호는 상기 외부로부터 입력되는 데이터(DIN0, DIN1)가 "0,0"일 때 이를 알리는 신호이며, 상기 오어 게이트(10A)에서 출력되는 신호는 상기 외부로부터 입력되는 데이터(DIN0, DIN1)가 "0,1"일 때 이를 알리는 신호이고, 상기 오어 게이트(10B)에서 출력되는 신호는 상기 외부로부터 입력되는 데이터(DIN0, DIN1)가 "1,0"일 때 이를 알리는 신호이다.
한편, 상기 워드 라인 스위치부(20)는 도 3에 도시된 바와 같이 제 1기준전압단(Vref0)단과 워드 라인 부스팅신호단(PX) 사이에 설치되어 상기 제 1데이터 레벨 검출신호(11)의 제어에 의해 제 1기준전압(Vref0)을 상기 워드 라인 드라이버(30)로 제공하는 제 1스위치부로서의 PMOS트랜지스터(P1)와, 제 2기준전압단(Vref1)단과 워드 라인 부스팅신호단(PX) 사이에 설치되어 상기 제 2데이터 레벨 검출신호(00)의 제어에 의해 제 2기준전압(Vref1)을 상기 워드 라인 드라이버(30)로 제공하는 제 2스위치부로서의 PMOS트랜지스터(P2)와, 제 3기준전압단(Vref2)단과 워드 라인 부스팅신호단(PX) 사이에 설치되어 상기 제 3데이터 레벨 검출신호(01)의 제어에 의해 제 3기준전압(Vref2)을 상기 워드 라인 드라이버(30)로 제공하는 제 3스위치부로서의 PMOS트랜지스터(P3)와, 제 4기준전압단(Vref3)단과 워드 라인 부스팅신호단(PX) 사이에 설치되어 상기 제 4데이터 레벨 검출신호(10)의 제어에 의해 제 4기준전압(Vref3)을 상기 워드 라인 드라이버(30)로 제공하는 제 4스위치부로서의 PMOS트랜지스터(P1)로 구성된다.
그리고, 상기 워드 라인 드라이버(30)는 도 4에 도시된 바와 같이 비트라인 쌍(bl, /bl) 사이에 설치되어 비트라인 프리차지신호(blp)에 의해 상기 비트라인 쌍(bl, /bl)을 일정전위(예컨대, Vcc)로 프리차지시키는 MOS소자(MN1, MN2)와, 워드 라인(wl)으로 인가되는 전압에 의해 스위칭역활을 하는 MOS소자(MN3) 및, 이 MOS소자(MN3)의 온/오프에 따라 데이터(전하)를 저장하는 캐패시터(C1)로 구성된다.
이어, 상기와 같이 구성된 본 발명의 실시예에 따른 데이터 저장장치의 동작에 대해 설명하면 다음과 같다.
먼저, 라이트 인에이블 버퍼(도시 생략)에서 라이트신호가 입력되면 비트라인 쌍(bl, /bl)이 MOS소자(MN1, MN2)에 의해 일정전위(Vcc)로 프리차지된다.
그 후, 입력값 레벨검출부(10)로 외부데이터(DIN0, DIN1)가 입력되면 그 입력값 레벨검출부(10)에서는 그 외부데이터(DIN0, DIN1)를 조합하여 입력된 외부데이터의 종류(11, 10, 01, 00)를 구분하게 된다.
즉, 입력된 외부데이터(DIN0, DIN1)가 "1,1"이면 낸드 게이트(N2)에서만 "로우"레벨의 신호를 출력하고, 나머지 낸드 게이트(N3)와 오어 게이트(10A) 및 오어 게이트(10B)에서는 "하이"레벨의 신호를 출력한다.
그리고, 입력된 외부데이터(DIN0, DIN1)가 "0,0"이면 낸드 게이트(N3)에서만 "로우"레벨의 신호를 출력하고, 나머지 낸드 게이트(N2)와 오어 게이트(10A) 및 오어 게이트(10B)에서는 "하이"레벨의 신호를 출력한다.
그리고, 입력된 외부데이터(DIN0, DIN1)가 "0,1"이면 오어 게이트(10A)에서만 "로우"레벨의 신호를 출력하고, 나머지 낸드 게이트(N2)와 낸드 게이트(N3) 및 오어 게이트(10B)에서는 "하이"레벨의 신호를 출력한다.
그리고, 입력된 외부데이터(DIN0, DIN1)가 "1,0"이면 오어 게이트(10B)에서만 "로우"레벨의 신호를 출력하고, 나머지 낸드 게이트(N2)와 낸드 게이트(N3) 및 오어 게이트(10A)에서는 "하이"레벨의 신호를 출력한다.
따라서, 워드 라인 스위치부(20)에서는 상기 입력값 레벨검출부(10)에서 출력되는 신호를 입력받아 워드 라인의 전위를 바꾸게 된다.
예를 들어, Vcc= 3V, Vth= 0.7V라 하고, 기준전압(Vref0)=3.7V, 기준전압(Vref1)=1V, 기준전압(Vref2)=1.7V, 기준전압(Vref3)=2.7V라고 하였을 경우, 외부로부터의 입력데이터(DIN0, DIN1)가 "1,1"이면 워드 라인 스위치부(20)를 구성하는 제 1 내지 제 4스위치부(P1∼P4)중에서 제 1스위치부(P1)만이 턴온되어 워드 라인 전압 레벨이 "3.7V"로 되고, 결국 셀에 저장되는 데이터는 Vcc만큼("3V")의 전위가 된다.
이에 반해, 외부로부터의 입력데이터(DIN0, DIN1)가 "0,0"이면 워드 라인 스위치부(20)를 구성하는 제 1내지 제 4스위치부(P1∼P4)중에서 제 2스위치부(P2)만이 턴온되어 워드 라인 전압 레벨이 "1V"로 되고, 결국 셀에 저장되는 데이터는 0.3V만큼의 전위가 된다.
한편, 외부로부터의 입력데이터(DIN0, DIN1)가 "0,1"이면 워드 라인 스위치부(20)를 구성하는 제 1내지 제 4스위치부(P1∼P4)중에서 제 3스위치부(P3)만이 턴온되어 워드 라인 전압 레벨이 "1.7V"로 되고, 결국 셀에 저장되는 데이터는 1V만큼의 전위가 된다.
그리고, 외부로부터의 입력데이터(DIN0, DIN1)가 "1,0"이면 워드 라인 스위치부(20)를 구성하는 제 1내지 제 4스위치부(P1∼P4)중에서 제 4스위치부(P4)만이 턴온되어 워드 라인 전압 레벨이 "2.7V"로 되고, 결국 셀에 저장되는 데이터는 2V만큼의 전위가 된다.
이후, 라이트 디스에이블신호가 입력됨에 따라 데이터 저장동작이 종료된다.
이상 설명한 바와 같은 본 발명에 의하면, 1셀에 복수 비트의 데이터를 저장하는 것이 매우 간단한 회로구성에 의해 행해지게 되고, 복수비트를 라이트하기 위한 추가적 입출력라인이 필요없게 되어 라이트시에 입출력 라인에 생기는 노이즈로 인하여 데이터 오류를 방지하게 된다.
한편 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있다.

Claims (7)

  1. n개의 데이터 입력버퍼로부터 입력되는 데이터를 논리 조합하여 현재 입력된 복수비트의 데이터 레벨을 검출하는 입력값 레벨검출수단과,
    상호 차등적인 2n개의 기준전압을 제공받고, 상기 입력값 레벨검출수단에서 출력되는 데이터 레벨에 해당하는 기준전압을 워드 라인 전압으로 선택하는 워드 라인 스위치수단 및,
    상기 워드 라인 스위치수단으로부터 제공되는 워드 라인 전압으로 워드 라인을 구동하는 워드 라인 드라이버를 구비한 것을 특징으로 하는 다비트 데이터 기록제어회로.
  2. 제 1항에 있어서,
    상기 입력값 레벨검출수단은 n개의 데이터 입력버퍼로부터의 데이터를 조합하는 조합부와, 상기 n개의 데이터 입력버퍼의 데이터중 어느 한 데이터와 상기 조합부의 출력신호를 각기 입력받아 신호처리하여 제 1내지 제 4데이터 레벨 검출신호를 출력하는 제 1내지 제 4출력부로 구성된 것을 특징으로 하는 다비트 데이터 기록제어회로.
  3. 제 2항에 있어서,
    상기 조합부는 2입력 익스크루스브 노어(EX-NOR) 게이트로 구성된 것을 특징으로 하는 다비트 데이터 기록제어회로.
  4. 제 2항에 있어서,
    상기 제 1 및 제 2출력부는 2입력 낸드(NAND) 게이트로 구성된 것을 특징으로 하는 다비트 데이터 기록제어회로.
  5. 제 2항에 있어서,
    상기 제 3 및 제 4출력부는 2입력 오어(OR) 게이트로 구성된 것을 특징으로 하는 다비트 데이터 기록제어회로.
  6. 제 2항에 있어서,
    상기 워드 라인 스위치수단은 상기 제 1데이터 레벨 검출신호의 제어를 받아 제 1기준전압을 상기 워드 라인 드라이버로 제공하는 제 1스위치부와, 상기 제 2데이터 레벨 검출신호의 제어를 받아 제 2기준전압을 상기 워드 라인 드라이버로 제공하는 제 2스위치부와, 상기 제 3데이터 레벨 검출신호의 제어를 받아 제 3기준전압을 상기 워드 라인 드라이버로 제공하는 제 3스위치부 및, 상기 제 4데이터 레벨 검출신호의 제어를 받아 제 4기준전압을 상기 워드 라인 드라이버로 제공하는 제 4스위치부로 구성된 것을 특징으로 하는 다비트 데이터 기록제어회로.
  7. 제 6항에 있어서,
    상기 제 1내지 제 4스위치부는 각기 PMOS트랜지스터로 이루어진 것을 특징으로 하는 다비트 데이터 기록제어회로.
KR1019980024816A 1998-06-29 1998-06-29 다비트데이터기록제어회로 Expired - Fee Related KR100299872B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980024816A KR100299872B1 (ko) 1998-06-29 1998-06-29 다비트데이터기록제어회로
JP17670399A JP4482958B2 (ja) 1998-06-29 1999-06-23 マルチデータ貯蔵用メモリ
US09/342,523 US6028785A (en) 1998-06-29 1999-06-29 Memory device for storing multi-data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024816A KR100299872B1 (ko) 1998-06-29 1998-06-29 다비트데이터기록제어회로

Publications (2)

Publication Number Publication Date
KR20000003556A KR20000003556A (ko) 2000-01-15
KR100299872B1 true KR100299872B1 (ko) 2001-10-27

Family

ID=19541335

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024816A Expired - Fee Related KR100299872B1 (ko) 1998-06-29 1998-06-29 다비트데이터기록제어회로

Country Status (3)

Country Link
US (1) US6028785A (ko)
JP (1) JP4482958B2 (ko)
KR (1) KR100299872B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5237690B2 (ja) 2008-05-16 2013-07-17 ルネサスエレクトロニクス株式会社 半導体デバイスの製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010617A (ko) * 1990-11-28 1992-06-26 아오이 죠이치 반도체 기억장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4701884A (en) * 1985-08-16 1987-10-20 Hitachi, Ltd. Semiconductor memory for serial data access
JPS63177235A (ja) * 1987-01-19 1988-07-21 Fujitsu Ltd 多次元アクセスメモリ
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
JPH07105146B2 (ja) * 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5289406A (en) * 1990-08-28 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Read only memory for storing multi-data
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5550772A (en) * 1995-02-13 1996-08-27 National Semiconductor Corporation Memory array utilizing multi-state memory cells
JP3321516B2 (ja) * 1996-02-27 2002-09-03 シャープ株式会社 読み出し専用半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010617A (ko) * 1990-11-28 1992-06-26 아오이 죠이치 반도체 기억장치

Also Published As

Publication number Publication date
KR20000003556A (ko) 2000-01-15
JP2000030466A (ja) 2000-01-28
JP4482958B2 (ja) 2010-06-16
US6028785A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
USRE37176E1 (en) Semiconductor memory
US7091748B2 (en) Semiconductor integrated circuit
US7590003B2 (en) Self-reference sense amplifier circuit and sensing method
JP2003059297A (ja) 半導体記憶装置およびそれを用いた半導体モジュール
KR100295041B1 (ko) 프리차지제어회로를구비하는반도체장치및프리차지방법
US7663942B2 (en) Semiconductor memory device having local and global bit lines
JP2008521157A (ja) 静的ランダムアクセスメモリ用のワード線ドライバ回路
KR20040017774A (ko) 반도체 메모리
US6320806B1 (en) Input/output line precharge circuit and semiconductor memory device adopting the same
KR100512934B1 (ko) 반도체 메모리 장치
KR0158933B1 (ko) 반도체 기억 장치
US8149621B2 (en) Flash memory device and method of testing the flash memory device
JP2004158111A (ja) メモリ回路
KR100639637B1 (ko) 반도체 기억 장치
KR19980073725A (ko) 독출 동작시 소모되는 전류를 줄이기 위한 반도체 메모리 장치와 이의 데이터 독출방법
US5444661A (en) Semiconductor memory device having test circuit
US7036056B2 (en) Semiconductor memory device having time reduced in testing of memory cell data reading or writing, or testing of sense amplifier performance
US20030099133A1 (en) Flash memory device
US20120106273A1 (en) Semiconductor memory apparatus
KR100299872B1 (ko) 다비트데이터기록제어회로
KR19990072972A (ko) 반도체메모리장치
US7868650B2 (en) Termination control circuit and method for global input/output line
JP4334038B2 (ja) 半導体記憶装置
KR100313731B1 (ko) 데이터버스에서의 데이터 트랜스퍼를 가속시키는 클램프회로를구비한 반도체 집적회로장치
US20060203583A1 (en) Semiconductor memory and data read method of the same

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980629

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980629

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010613

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010614

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20120524

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20120524

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee