[go: up one dir, main page]

KR100299379B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100299379B1
KR100299379B1 KR1019980025766A KR19980025766A KR100299379B1 KR 100299379 B1 KR100299379 B1 KR 100299379B1 KR 1019980025766 A KR1019980025766 A KR 1019980025766A KR 19980025766 A KR19980025766 A KR 19980025766A KR 100299379 B1 KR100299379 B1 KR 100299379B1
Authority
KR
South Korea
Prior art keywords
forming
film
etching
nitride film
metal wiring
Prior art date
Application number
KR1019980025766A
Other languages
English (en)
Other versions
KR20000004334A (ko
Inventor
이동호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980025766A priority Critical patent/KR100299379B1/ko
Publication of KR20000004334A publication Critical patent/KR20000004334A/ko
Application granted granted Critical
Publication of KR100299379B1 publication Critical patent/KR100299379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 배선폭 만큼의트랜치를 형성하고 트랜치 측벽에 질화막 스페이서를 형성한 후 이를 이용하여 콘택홀을 형성함으로써 한번의 마스크 공정으로 금속배선이 절연막 내에 완전히 매립되게 하여 소자의 전기적 특성을 향상시킨 것이다. 본 발명에 따른 반도체 소자의 금속 배선 형성방법은 반도체 기판 상에 층간절연용 산화막과 질화막을 순차적으로 형성하는 단계와, 상기 질화막과 상기 산화막을 소정의 깊이만큼 제 1 식각하여 트렌치를 형성하는 단계와, 상기 트랜치의 측벽에 상기 산화막보다 식각선택비가 높은 절연막으로 이루어진 스페이서를 형성하는 단계와. 상기 스페이서에 의해 노출된 산화막을 상기 기판이 노출되도록 제 2 식각하는 단계와, 상기 스페이서 및 질화막을 제거하여 배선 형태의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성방법{METHOD FOR FORMING METAL WIRING IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 특히 배선폭 만큼의 트랜치를 형성하고 트랜치 측벽에 질화막 스페이서를 형성한 후 이를 이용하여 콘택홀을 형성함으로써 한번의 마스크 공정으로 금속배선이 절연막 내에 완전히 매립되게 하여 소자의 전기적 특성을 향상시킨 반도체 소자의 금속 배선 형성방법에 관한 것이다.
반도체 디바이스의 고집적화에 따라, 배선 설계가 자유롭고 용이하며, 배선 저항 및 전류용량 등의 설정을 여유있게 할 수 있는 배선 기술에 관한 연구가 활발히 진행되고 있다.
도 1은 종래의 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도이다. 도 1을 참조하면, 반도체 기판(10) 상에 층간절연막(11)을 형성하고, 기판(10)일부가 노출되도록 층간절연막(11)을 식각하여 콘택홀을 형성한다. 상기 콘택홀에 매립되도록 층간절연막(11) 상에 금속막을 증착하고 패터닝하여 금속 배선(12a, 12b)을 형성한다.
그러나, 상기한 바와 같이 양각 공정에 의해 배선을 형성하는데, 금속막의 열악한 식각 특성에 의해, 도 1에 도시된 바와 같이, 식각 후 금속 배선(12a, 12b) 사이에서 브리지가 발생된다. 이러한, 브리지는 소자의 고집적화에 따라 더욱더 심해져서 소자의 전기적 특성을 저하시킨다.
따라서, 종래에는 고집적화에 따른 배선 사이의 브리지를 방지하기 위하여 데머신(damascene)공정으로 배선을 형성하였다. 즉, 도 2는 데머신 공정에 의해 형성된 반도체 소자의 금속 배선을 나타낸 단면도로서, 도 1에서와는 달리 층간절연막(21) 내에 화학기계연마(Chemical Mechanical Polishing; CMP)로 금속막을 전면 식각하여 금속 배선(22)을 완전히 매립시켜 형성하기 때문에, 금속막의 열악한 식각특성으로 인해 발생되는 인접 배선과의 브리지 문제가 방지된다.
그러나, 상가한 데머신 공정에 의한 금속 배선에서는 도 1에서와는 달리 금속 배선(22)의 형태로 콘택홀을 형성해야 하기 때문에, 2번의 마스크 공정이 요구된다. 즉, 도 1의 콘택홀의 크기와 같은 콘택홀 형성을 위한 제 1 포토레지스트막 패턴과, 상기 콘택홀 상부를 금속 배선(22) 형태로 패터닝하기 위한 제 2 포토레지스트막 패턴이 요구되므로, 2번의 포토리소그라피 공정 및 2번의 마스크 제거공정이 요구된다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 발명된 것으로, 본 발명의 목적은 배선폭 만큼의 트랜치를 형성하고 트랜치 측벽에 질화막 스페이서를 형성한 후 이를 이용하여 콘택홀을 형성함으로써 한번의 마스크 공정으로 금속배선이 절연막 내에 완전히 매립되게 하여 소자의 전기적 특성을 향상시킨 반도체 소자의 금속 배선 형성방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 반도체 소자의 금속 배선 형성방법은,
반도체 기판 상에 층간절연용 산화막과 질화막을 순차적으로 형성하는 단계;
상기 질화막과 상기 산화막을 소정의 깊이만큼 제 1 식각하여 트렌치를 형성하는 단계;
상기 트렌치의 측벽에 상기 산화막보다 식각선택비가 높은 절연막으로 이루어진 스페이서를 형성하는 단계;
상기 스페이서에 의해 노출된 산화막을 상기 기판이 노출되도록 제 2 식각하는 단계; 및,
상기 스페이서 및 질화막을 제거하여 배선 형태의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서, 상기 산화막을 고밀도 플라즈마(HDP) 산화막인 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서. 상기 스페이서를 형성하는 단계는 상기 트렌치가 형성된 기판 전면에 상기 절연막을 형성하는 단계; 및, 상기 절연막을 건식식각하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서. 상기 절연막은 질화막인 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서, 상기 제 2 식각은 건식식각으로 진행하는 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서, 상기 스페이서 및 질화막은 BOE 및 H3PO4을 이용하여 제거하는 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서, 상기 콘택홀을 형성하는 단계 이후에 상기 콘택홀에 매립되도록 상기 기판 전면에 배선용 금속막을 형성하는 단계; 및, 상기 금속막을 상기 산화막이 노출되도록 전면식각하는 단계를더 포함하는 것을 특징으로 한다.
본 발명의 반도체 소자의 금속 배선 형성방법에 있어서, 상기 전면식각은 화학기계연마(CMP)로 진행하는 것을 특징으로 한다.
도 1은 종래의 반도체 소자의 금속 배선을 나타낸 단면도
도 2는 종래의 데머신 공정에 의한 반도체 소자의 금속 배선을 나타낸 단면도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 데머신 공정에 의한 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도
* 도면의 주요 부분에 대한 부호의 설명 *
30 : 반도체 기판 31 : HDP 산화막
32, 35 : 제 1 및 제 2 질화막 33 : 포토레지스트막 패턴
34 : 트렌치 35a : 질화막 스페이서
36 : 콘택홀 37 : 금속 배선
이하, 도면을 참조로하여 본 발명의 실시예를 설명하기로 한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 데머신 공정에 의한 반도체 소자의 금속 배선 형성방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 반도체 기판(30) 상에 층간절연을 위한 산화막으로서 고밀도 플라즈마(High Density Plasma;HDP) 산화막(31)을 형성하고, HDP 산화막(32) 상에 제 1 질화막(32)을 형성한다. 도 3b를 참조하면, 제 1 질화막(32)상에 포토리소그라피로 배선의 폭만큼 질화막(32)이 노출되도록 포토레지스트막 패턴(33)을 형성한다. 포토레지스트막 패턴(33)을 식각 마스크로하여 노출된 제 1 질화막(32)과, 그의 하부의 HDP 산화막(32)을 소정 깊이만큼 식각하여 트렌치(34)를 형성한다.
도 3c를 참조하면, 공지된 방법으로 포토레지스트막 패턴(33)을 제거하고, 기판 전면에 HDP 산화막(31)과 식각선택비가 높은 절연막으로서 제 2 질화막(35)을 형성한다. 그런 다음, 제 2 질화막(35)을 건식식각하여, 도 3d에 도시된 바와 같이, 트렌치(34)의 측벽에 질화막 스페이서(35a)를 형성한다. 질화막 스페이서(35a)를 식각 마스크로하여 노출된 HDP 산화막(31)을 기판(30)이 노출되도록 식각한다. 이때, 식각은 건식식각으로 진행한다. 즉, 질화막과 산화막의 식각비는 최대 20 : 1로서, HDP 산화막(31)의 식각시 질화막 스페이서(35a)를 마스크로 사용할 수 있다. 그런 다음, BOE(Buffere Oxide Etchant) 및 H3PO4을 이용하여 질화막 스페이서(35a) 및 제 1 질화막(32)을 제거하여, 도 3e에 도시된 바와 같이, 배선 형태의 콘택홀을 형성한다.
도 3f를 참조하면, 콘택홀에 매립되도록 HDP 산화막(31) 상에 금속막을 증착하고, CMP로 HDP 산화막(31)이 노출될 때까지 전면식각하여, 금속 배선(37)을 형성한다.
이상에서 설명한 바와 같이, 본 발명의 반도체 소자의 금속 배선 형성방법에 의하여, 데머신 공정에 의한 배선의 형성에서, 한번의 마스크 공정을 이용하여 배선폭 만큼의 트렌치를 형성하고, 트렌치 측벽에 질화막 스페이서를 형성한 후, 이 질화막 스페이서를 이용하여 콘택홀을 형성한다. 이에 따라. 종래의 2번의 마스크 공정이 한번으로 감소되므로, 원가절감의 효과를 얻을 수 있을 뿐만 아니라. 홀내에 포토레지스트막이 도포되지 않기 때문에, 포토레지스트막의 잔류 문제도 방지된다. 또한, 금속 배선이 절연막 내에 완전히 매립되어 형성되기 때문에, 인접 배선과이 브리지가 발생되지 않으므로, 소자의 전기적 특성이 향상된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

  1. 반도체 기판 상에 층간절연용 산화막과, 질화막을 순차적으로 형성하는 단계;
    상기 질화막과상기 산화막을 소정의 깊이만큼제 1 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 측벽에 상기 산화막보다 식각선택비가 높은 절연막으로 이루어진 스페이서를 형성하는 단계;
    상기 스페이서에 의해 노출된 산화막을 상기 기판이 노출되도록 제 2 식각하는 단계; 및,
    상기 스페이서 및 질화막을 제거하여 배선 형태의 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1 항에 있어서, 상기 산화막은,
    고밀도 플라즈마(HDP) 산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1 항에 있어서, 상기 스페이서를 형성하는 단계는,
    상기 트렌치가 형성된 기판 전면에 상기 절연막을 형성하는 단계; 및,
    상기 절연막을 건식식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 절연막은,
    질화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제 1 항에 있어서, 상기 제 2 식각은,
    건식식각으로 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제 4 항에 있어서, 상기 스페이서 및 질화막은,
    BOE 및 H3PO4을 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  7. 제 1 항에 있어서, 상기 콘택홀을 형성하는 단계 이후에,
    상기 콘택홀에 매립되도록 상기 기판 전면에 배선용 금속막을 형성하는 단계; 및,
    상기 금속막을 상기 산화막이 노출되도록 전면식각하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  8. 제 7 항에 있어서, 상기 전면식각은,
    화학기계연마(CMP)로 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1019980025766A 1998-06-30 1998-06-30 반도체소자의금속배선형성방법 KR100299379B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980025766A KR100299379B1 (ko) 1998-06-30 1998-06-30 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980025766A KR100299379B1 (ko) 1998-06-30 1998-06-30 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR20000004334A KR20000004334A (ko) 2000-01-25
KR100299379B1 true KR100299379B1 (ko) 2002-10-25

Family

ID=19542154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980025766A KR100299379B1 (ko) 1998-06-30 1998-06-30 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100299379B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
US7132364B2 (en) 2003-06-27 2006-11-07 Dongbuanam Semiconductor Inc. Method for forming metal interconnect of semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759256B1 (ko) * 2001-06-30 2007-09-17 매그나칩 반도체 유한회사 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법
KR20030052815A (ko) * 2001-12-21 2003-06-27 동부전자 주식회사 반도체소자의 제조방법
KR100772077B1 (ko) * 2001-12-28 2007-11-01 매그나칩 반도체 유한회사 반도체 소자의 콘택홀 형성방법
US7572694B2 (en) * 2005-12-28 2009-08-11 Dongbu Hitek Co., Ltd. Method of manufacturing a semiconductor device
KR100744070B1 (ko) * 2006-03-20 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023991A (ko) * 1995-10-24 1997-05-30 김광호 Y자형 트렌치를 이용한 반도체 소자의 분리 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970023991A (ko) * 1995-10-24 1997-05-30 김광호 Y자형 트렌치를 이용한 반도체 소자의 분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
US7132364B2 (en) 2003-06-27 2006-11-07 Dongbuanam Semiconductor Inc. Method for forming metal interconnect of semiconductor device

Also Published As

Publication number Publication date
KR20000004334A (ko) 2000-01-25

Similar Documents

Publication Publication Date Title
JP3829162B2 (ja) 半導体素子の導電配線形成方法
JP2000077625A5 (ko)
JP3214475B2 (ja) デュアルダマシン配線の形成方法
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
KR100587602B1 (ko) 반도체소자의 엠아이엠 캐패시터 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100272183B1 (ko) 반도체 소자 제조 공정에서 물질 매입을 위한 패턴 식각 방법
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR20050046428A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 형성 방법
KR100772077B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20010048964A (ko) 다마슨 공정을 이용한 반도체 소자의 구리 배선층 형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100672763B1 (ko) 반도체 소자의 게이트 형성방법
KR100358122B1 (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR20010064074A (ko) 반도체 소자의 자기정렬 콘택홀 형성방법
KR20010004004A (ko) 반도체 소자의 금속배선 형성방법
KR20050002001A (ko) 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980630

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980630

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000526

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20010313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010608

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010609

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20100524

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20110526

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee