[go: up one dir, main page]

KR100289776B1 - 표시장치의 제조방법 - Google Patents

표시장치의 제조방법 Download PDF

Info

Publication number
KR100289776B1
KR100289776B1 KR1019970023106A KR19970023106A KR100289776B1 KR 100289776 B1 KR100289776 B1 KR 100289776B1 KR 1019970023106 A KR1019970023106 A KR 1019970023106A KR 19970023106 A KR19970023106 A KR 19970023106A KR 100289776 B1 KR100289776 B1 KR 100289776B1
Authority
KR
South Korea
Prior art keywords
active matrix
insulating layer
tft
forming
matrix substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970023106A
Other languages
English (en)
Other versions
KR980006440A (ko
Inventor
아키라 오키타
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR980006440A publication Critical patent/KR980006440A/ko
Application granted granted Critical
Publication of KR100289776B1 publication Critical patent/KR100289776B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H10D30/6715—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes characterised by the doping profiles, e.g. having lightly-doped source or drain extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

스위칭소자의 반도체디바이스로서 다결정실리콘을 이용한 액티브매트릭스형의 액정표시장치에 있어서, 스위칭소자의 누설전류를 방지하고, 큰 구동전류를 얻어, 서브역치영역에서의 전류의 상승특성을 향상시킴으로써, 고화소수 및 고정세화상표시를 실현할 수 있다.
이를 위하여, 질화실리콘막(102)의 절연층의 표면을 산화하여 표면조도가 2nm이하인 산화실리콘막(111)의 절연층을 형성하고, 그 위에 다결정실리콘을 형성하여 TFT를 구성하고 있다.

Description

표시장치 및 그의 제조방법
본 발명은 액정을 이용한 표시장치에 관한 것으로서, 특히, 박막스위칭소자를 지닌 액티브매트릭스를 이용한 표시장치에 관한 것이다.
최근 액정을 이용한 표시장치에 대해서는 보다 고정세한 표시화상이 요구되고 있다. 그 중에서도, 화소의 구동에 박막스위칭소자를 이용한 소위 액티브매트릭스형의 표시패널은, 다른 방식의 액정표시패널에 비해서 다화소화 및 고계조화가 비교적 용이하게 도모되므로 급속히 기술발전이 진행되고 있다.
상기 액티브매트릭스형의 표시패널에 사용되는 박막스위칭소자에 대해서는, 통상 주로 5인치이상의 대규모패널용의 비정질실리콘(a-Si) 또는 주로 5인치미만의 소규모패널용의 다결정 실리콘(p-Si)을 이용한 박막트랜지스터(TFT)가 이용되고 있다. 도 11은 이들중에서 p-Si-TFT를 이용한 액정표시패널의 개략도이다. 매트릭스형상으로 배열된 p-Si-TFT를 스위칭소자로서 포함하는 패널표시회로(1105)에는 수직시프트레지스터(1103) 및 수평시프트레지스터(1104)가 접속되어 있고, 비디오 신호회로(1101)로부터 전송된 TV화상신호가 수직시프트레지스터(1103) 및 수평시프트레지스터(1104)를 개재해서 표시회로(1105)내의 화소에 기록된다. (1102)는 2개의 시프트레지스터(1103)와 (1104)사이의 타이밍을 취하기 위한 동기회로이다. 최근에는 시프트레지스터(1103), (1104)를 p-Si-TFT로 형성하고, 이것을 동일패턴내에 집적화하는 경향이 있다.
도 10은 p-Si-TFT의 일례의 단면도이다. 석영 또는 유리기판(1001)상의 박막p-Si중에, 예를 들면, n+형 확산층(1003) 및 n-형 확산층(1007)으로 이루어진 소스 및 드레인영역이 있고, 게이트절연층(1005)을 개재해서 p-Si로 이루어진 게이트(1006)에 전압을 인가함으로써 온/오프제어를 행한다. n-형 확산층(1007)은 특히 드레인근방에서의 게이트전극바로아래의 전계를 완화할 목적으로 형성되어 있다. (1008)은 예를 들면 알루미늄으로 이루어진 소스/드레인전극, (1010)은 예를 들면 산화실리콘으로 이루어진 층절연막, (1009)는 예를 들면 질화실리콘으로 이루어진 표면보호막이다.
상기 n-형 확산층의 형성에 의해, 드레인근방에서의 게이트바로아래의 전계를 완화하여, TFT의 중요한 특성인 오프동작을 수행할 때 발생하는 드레인과 소스 사이의 누설전류가 저감된다. 또, 게이트절연막(1005)의 두께를 증가시킴으로써, 누설전류를 저감시킴과 동시에 게이트절연층의 내전압도 증가시키는 방법도 있다.
역스태거형 TFT에서는, a-Si층(채널영역)과 게이트절연층간의 계면의 표면조도를 양극화성에 의해 저감하여 이동도를 증가시킴으로써, 트랜지스터의 특성 및 신뢰성을 향상시키려는 시도가 행해져 왔다(일본국 특개평 8-32083호 공보). 일반적으로, TFT뿐만 아니라 벌크Si에 있어서도 채널영역과 게이트절연층간의 계면을 평활화하기 위해서는, MOS트랜지스터의 특성향상이 매우 기본적이라는 것은 잘 알려져있다.
도 12는 도 11의 액정패널의 표시부의 등가회로도이다. 트랜지스터에는 복수의 신호선(120la)∼(1201d)과 복수의 주사선(1202a)∼(1202d)이 접속되고, 각 주사선(1202a)∼(1202d)은 게이트에 접속되어 있다. 신호선(1201a)∼(1201d)으로부터의 비데오신호는 화소전극(1206)에 기록된다. 또, TFT(1203)의 드레인은, 내부에 기록된 전하를 충분히 장기간동안 유지하기 위한 유지용량(1204)에도 접속되고, 해당 용량의 전극의 타단부(1205)는 전체화소에 대해 또는 1행의 화소에 대해 공통전위에 접속되어 있다.
그러나, 스위칭소자로서 p-Si-TFT를 이용한 종래의 액티브매트릭스형 표시장치에 있어서는 하기의 기술적인 문제를 내포하고 있었다.
즉, 드레인과 소스간의 누설전류를 충분히 저감시키기 위하여 전계완화층으로서 긴 n-형 확산층(1007)을 형성할 필요가 있으나, 이것은 TFT의 구동전류를 저하시키는 문제가 있다. 또, 소자의 크기를 증가시킴으로서, 밀도 및 선명도의 증가를 어렵게 하는 문제가 있다. 또한 게이트절연층이 두께를 증가시킨 경우에는, TFT의 서브역치영역에서의 전류의 상승특성이 불충분해지는 문제가 있다.
본 발명의 목적은, 상기 각종 문제점을 해소하여, 드레인과 소스간의 누설전류를 충분히 억제하고, 구동전류가 크고 또 서브역치영역에서의 전류의 상승특성이 양호한 p-Si-TFT를 이용한 고화소수 및 고정세화상표시를 얻을 수 있는 표시장치를 제공하는 데 있다.
본 발명의 표시장치는, 복수의 신호선과 이 신호선에 직교하는 복수의 주사선사이의 각 교차점에 박막트랜지스터를 개재해서 각각 형성된 화소전극을 지닌 액티브매트릭스기판과, 이 액티브매트릭스기판에 대향해서 배치된 대향전극을 지닌 대향기판사이에 액정을 구비한 표시장치에 있어서, 상기 액티브매트릭스기판에 있어서, 상기 박막트랜지스터가 2nm이하의 표면조도를 지닌 절연층상에 형성된 다결정실리콘층의 반도체층을 지니며, 해당 반도체층상에 게이트전극이 배치되어 있는 것을 특징으로 한다.
본 발명의 표시장치에 있어서는, 표면조도가 2nm인 평활한 절연층상에 TFT의 반도체층을 이루는 p-Si가 형성되어 있다. 따라서, 채널영역과 게이트절연층사이의 계면을 향상시키는 것뿐만 아니라, TFT특유의 채널영역중 게이트절연층과 접촉하지 않은 계면의 표면성을 향상시키는 것에 의해 신뢰성의 향상과 트랜지스터의 특성향상을 실현할 수 있다. 구체적으로는 소스와 드레인사이 또는 게이트와 소스/드레인사이의 미소영역 내에서의 전계의 집중을 완화시키는 것이 가능하며, 이것에 의해, 트랜지스터의 중요한 특성인 소스와 드레인사이의 누설전류 및 게이트와 소스/드레인사이의 누설전류를 감소시킬 수 있다.
본 발명의 표시장치에 있어서, 질화실리콘이나 산화실리콘은 상기 절연층에 적합하게 사용되며, 특히 바람직한 구조를 질화실리콘층상에 산화실리콘층이 형성되어 있는 2층구조이다. TFT의 p-Si바로 아래에 질화실리콘이 형성되어 있을 경우, TFT에 수소를 공급할 수 있다. 또 산화실리콘이 형성되어 있을 경우에는 TFT의 수소의 확산이 억제되어, 표면전위가 작은 막이 접촉된다. 따라서, 어느 경우에 있어서나 TFT의 특성을 향상시킬 수 있다.
본 발명의 표시장치에 있어서, 액티브매트릭스기판으로서는 단결정실리콘기판이 바람직하고, 그 기판의 일부를 제거해서 투명화함으로써, 투과형 표시장치를 형성한다. 이 경우, 단결정실리콘을 이용한 소자로 주변구동회로를 구성함으로써 고속구동이 가능하고, 이것에 의해 패널의 고정세화를 도모할 수 있다.
본 발명의 표시장치는 투과형, 반사형 및 투사형의 어느 하나로 구성해도 되고, 안경형표시장치로서 구성해도 된다.
또, 본 발명은 상기 표시장치의 제조방법에 있어서, 액티브매트릭스기판의 제작공정은, 질화실리콘층을 형성한 후, 해당 질화실리콘층의 표면을 열산화해서 산화실리콘층을 형성함으로써 이루어진 절연층상에 다결정실리콘층을 형성하는 스텝과, 상기 다결정실리콘층을 반도체층으로서 이용하여 상기 박막트랜지스터를 구성하는 스텝을 지닌 것을 특징으로 한다.
본 발명에 있어서, 상기 질화실리콘층은 저압CVD법 또는 플라즈마증강CVD법에 의해서 형성하는 것이 바람직하다.
본 발명의 표시장치에 의하면 하기 효과를 얻을 수 있다.
(1)화소TFT가 오프동작을 행할때의 누설전류가 저감된다.
(2)화소TFT의 게이트전극과 소스/드레인사이의 누설전류가 저감된다.
상기 (1),(2)의 효과에 의해 이하의 효과를 얻을 수 있다.
(3)상기 (1)의 효과에 의해, TFT 의 전계완화영역의 폭을 좁힐 수 있어, TFT의 크기를 소형화할 수 있고, 또 화소의 개구율을 향상 하거나, 혹은 화소의 고밀도화가 가능하므로, 구동성능을 향상시킬 수 있다. 따라서, 표시화상의 고콘트라스트화 및 고정세화를 실현할 수 있다.
(4) 상기 (2)의 효과에 의해 화소TFT의 게이트절연층의 두께를 저감할 수 있어, TFT의 서브역치영역에 있어서의 전류의 상승특성을 향상하여, 표시화상의 고정세화를 실현할 수 있다.
도 1은 본 발명의 표시장치에 적용가능한 TFT의 일례를 도시한 단면도
도 2는 도 1에 도시한 TFT를 적용한 본 발명에 의한 액티브매트릭스기판의 단면도
도 3은 본 발명에 의한 표시장치의 일실시예의 단면도
도 4는 본 발명의 표시장치에 적용가능한 TFT의 제 2예를 도시한 단면도
도 5는 본 발명에 의한 표시장치의 제 2실시예에 있어서의 1화소분의 평면도
도 6은 본 발명에 의한 표시장치의 제 2실시예의 단면도
도 7은 본 발명에 의한 표시장치의 제 3실시예에 있어서의 액티브매트릭스기판의 다년도
도 8은 본 발명에 의한 표시장치의 제 3실시예의 단면도
도 9는 TFT의 게이트와 소스/드레인사이 및 소스와 드레인사이의 누설전류값의 표면조도의존성을 도시한 도면
도 10은 종래의 p-Si-TFT의 구성을 도시한 단면도
도 11은 상기 p-Si-TFT를 사용한 액정패널의 개략도
도 12는 도 11에 도시한 액정패널의 표시부에 있어서의 등가회로도
* 도면의 주요부분에 대한 부호의 설명 *
101, 201 : 반도체(또는 실리콘)또는 석영기판
102 : 절연층(질화실리콘막) 103 : 고농도소스/드레인
104 : p-Si층 105, 205 : 게이트절연층
106, 206 : 게이트전극 107 : 저농도소스/드레인
108 : 소스/드레인전극(금속전극) 109 : 수소공급원(질화실리콘막)
110 : 층절연막(산화실리콘막) 111 : 제 2절연층(산화실리콘막)
202 : 산화실리콘막
203a : NMOS트랜지스터의 저농도소스 및 드레인
203b : NMOS트랜지스터의 고농도 소스 및 드레인
204 : p형웰 209 : 불투명화소전극
210a : PMOS트랜지스터의 저농도 소스 및 드레인
210b : PMOS트랜지스터의 고농도 소스 및 드레인
302 : 표시부 306, 621 : 대향기판
307 : 투명공통전극 308, 611 : 액정
309 : p-Si-TFT 501a, 501b : 신호선
502a, 502b : 주사선 503 : p-Si층(TFT의 소스)
508 : 투명화소전극 601 : PSG막
602 : 차광막 610 : 배향막
622 : 블랙매트릭스 623 : 컬러필터
이하, 본 발명을, 바람직한 각 실시예에 의해 상세히 설명하나, 본 발명은 이들 실시예로 한정되는 것은 아니다. 또 도면에 있어서, 동일한 부분은 동일한 참조부호로 표기하고, 중복되는 설명은 생략한다.
[실시예 1]
도 1은 본 발명의 표시장치에 적용가능한 n+형 p-Si-TFT의 개략단면도이다. 도 1에 있어서, 반도체 또는 석영기판(101)상에 절연층(102)이 배치되어 있고, 이 절연층(102)상에는 TFT의 채널 및 소스/드레인이 형성되어 있다. (103)은 고농도 소스/드레인, (104)는 p-Si층이다. (107)은 전계완화용의 저농도 소스/드레인, (105)는 예를 들면 산화실리콘막으로 이루어진 게이트절연층, (106)은 예를 들면 n형으로 도핑된 s-Si이며, 2개의 등전위의 게이트전극(106)이 소스와 드레인사이에 직렬로 존재하는 소위 "듀얼게이트 TFT"를 구성하고 있다.
(110)은 예를 들면 PSG(포스포실리케이트유리)로 이루어진 층절연막, (108)은 예를 들면 알루미늄으로 이루어진 소스/드레인전극이다.
(109)는 예를 들면 질화실막인 TFT의 수소화용의 수소긍급원이다. 이 질화실리콘막(109)은 본 예에서는 표면보호막으로도 기능하여, 외부로부터 내부로 물, 불순물등이 침투하는 것을 방지함으로써, TFT의 신뢰성을 확보하고 있다. 수소공급원으로서의 질화실리콘막(109)은 감압한 200∼400℃의 온도하에서 여기된 실란가스와 암모니아가스와의 혼합가스 또는 실란가스와 N2O(웃음가스)와의 혼합가스의 플라즈마중에서 분해·퇴적되어 형성된다. 상기 층절연막(110)은 수소의 확산 속도가 높은 막으로 되어 있는 것이 중요하다. 수소화는 질화실리콘막(109)의 퇴적시에 어느 정도 진행하나, 충분한 효과를 얻기 위하여, 퇴적후에 350∼500℃의 온도에서, 수소가스 또는 수소가스와 질소 등의 불활성가스와의 혼합가스중에서 10∼120분간 열처리를 수행하는 것이면 양호하다. 이 때의 열처리온도의 상한은 알루미늄전극의 융점 또는 수소의 탈착반응에 의해서 결정된다. 알루미늄을 사용할 경우, 500℃이상에서의 열처리는 바람직하지 않다. 또, 수소화의 효과도 500℃이상에서는 떨어진다. 그 이유는, 일단 p-Si의 입자경계에 들어간 수소가 탈착을 시작하기 때문이다.
본 발명에 있어서 가장 특징적인 구성은, 절연층(102)이다. 절연층(102)에는, 그 표면의 미세조도(요철)가 매우 작은 것이 필요하다. 이 표면조도는, n+형의 p-Si-TFT의 중요한 특성인 오프동작을 행할 때의 누설전류값(Idleak) 및 게이트전극(106)과 소스/드레인(103)사이의 누설전류값(Igleak)에 크게 영향을 준다. 즉, 표면조도가 작을수록, Idleak및 Igleak값이 작아져, n+형 p-Si-TFT의 특성을 향상시킨다.
도 9는 게이트와 소스/드레인사이의 누설전류값의 표면조도의존성을 표시한다. 표면조도가 2nm이하인 영역에서 누설전류값이 낮고, 또 표면조도가 0.5nm이하인 영역에서 보다 나은 특성을 얻을 수 있다는 것을 알 수 있다.
도 1의 TFT의 제조방법은 다음과 같다.
기판(101)이 반도체기판인 경우, 열적산화에 의해 산화실리콘막을 형성함으로써 절연층(102)을 구성한다. 여기서, 절연층(102)은 표면조도Ra가 2nm이하가 되도록 형성된다. 표면성이 양호한 산화실리콘막을 얻기 위해서는, 예를 들면, 반도체기판(101)의 열산화전에 그 표면을 고온(900℃이상)에서 H2로 처리하거나, 에피택셜막을 퇴적하는 방법, 열산화전에 표면을 조면화함이 없이 세정(저농도의 NH4OH/H2O2에 의한 세정)을 행하는 방법 등이 있다.
또, 절연층(102)은 a-Si(비정질 실리콘) 또는 p-Si(다결정실리콘)의 퇴적후 수행되는 열산화에 의해 얻어진 산화실리콘막이어도 되고, 또는 감압하에서 CVD법에 의해 퇴적된 도핑되지 않은 실리카유리이어도 된다. 표면조도의 조정은 소망의 절연층의 퇴적후의 표면연마에 의해 행해도 된다.
다음에, 압력 0.1∼1.0Torr, 온도 600∼700℃하에서, 질소로 희석된 실란가스를 열분해해서 s-Si막을 50∼400nm두께로 퇴적한 후, a-Si막을 패턴화하여 소스/드레인영역(103)이 되는 부분을 형성한다. 이것은, 소스와 드레인영역의 기생저항을 저감하고, 또 소스·드레인접촉구멍의 에칭시의 과다에칭에 의한 제 2층째의 p-Si막의 소실을 방지하는 효과적인 구조이나, 반드시 필요한 것은 아니다.
다음에, 표면의 자연산화막을 제거하고, 감압CVD법에 의해 제 2층째의 p-Si막(104)을 50∼2000nm의 두께로 퇴적한다. p-Si의 두께는 가능한 한 얇은 것이 바람직한데, 그 이유는 TFT의 누설전류를 그 만큼 억제할 수 있기 때문이다. 예를 들면, 다음 공정에서 1150℃에서 80nm두께의 열산화막을 형성하는 것 및 프로세스의 편차를 고려해서, p-Si층을 80nm두께로 퇴적한다.
게이트절연층(105)을 혀성하기 위한 방법은, 단순히 산화막을 형성하는 방법, 또는 일단 산화막을 형성한 후 질화 및 산화를 수행하여 ONO(산화-질화산화물)막을 형성하는 방법 등의 어느 방법이어도 된다.
게이트절연층(105)의 형성후, 게이트전극이 되는 p-Si를 100∼500nm두께로 퇴적하고, 고농도로 도핑한다. 그 후, 패터닝을 행하여 게이트전극(106)을 형성한다. 게이트전극의 도핑은, 기상중에서의 인이온의 도핑, 비소 또는 인의 이온주입 및 이온도핑을 포함한 종래의 기술중의 어느 하나를 적절하게 이용해서 행하면 된다.
다음에, PSG의 층절연막(110)은 실란가스, 산소가스 및 PH3(포스핀)을 원료가스로서 이용하여 CVD법에 의해 600nm두께로 퇴적한다. 이 층절연막은, PSG이외에 NSG(비도핑실리케이트유리), BPSG(붕소-인실리케이트유리) 등의 막중 어느 하나이어도 된다.
상기 층절연막(110)에는 구멍을 뚫어 접촉구멍을 형성하고, 실리콘이 0.5∼2.0%로 도핑된 알루미늄을 마그네트론 스퍼터링법에 의해 600nm두께로 퇴적한다. 전극재료로서는, 통상의 반도체 및 TFT프로세스에서 사용되는 재료, 예를 들면 기타 알루미늄합금, W, Ta, Ti, Cu, Cr, Mo 또는 이들의 실리케이트 등의 재료로부터 선택해도 된다. 전극재료를 패터닝하여 소스 및 드레인전극(108)을 형성한 후, 200∼400℃에서 N2O가스와 실란가스와의 혼합가스를 플라즈마중에서 분해함으로써 600nm두께의 질화실리콘막을 퇴적하고, 그후, 수소가스중, 400℃, 30분간 어닐링한다.
도 2는 상기 p-Si를 스위칭소자로서 이용하고, 또 시프트레지스터를 포함하는 신호선구동회로와 주사선구동회로를 단결정실리콘에 집적하여 제작된 액티브매트릭스기판의 단면도이다. 본 실시예에 있어서, 주변구동회로는 CMOS구조로 이루어져 있으나, 이것으로 한정되는 것은 아니다.
도 2에 있어서, (201)은 실리콘기판, (202)는 소자분리용의 두꺼운 산화실리콘막, (203a)는 NMOS트랜지스터의 저농도소스 및 드레인, (203b)는 NMOS트랜지스터의 고농도소스 및 드레인, (204)는 NMOS트랜지스터의 p형웰, (205)는 게이트절연층, (206)은 p-Si게이트전극, (208a),(208b)는 소스 및 드레인전극, (210a)는 PMOS트랜지스터의 저농도소스 및 드레인, (210b)는 PMOS트랜지스터의 고농도소스 및 드레인, (209)는 불투명화소전극이다.
도 3은 도 2의 액티브매트릭스기판을 액정표시장치로서 실장한 일례의 단면도이다 도 2의 액티브매트릭스기판은 대향기판(306)과 평행하게 배치되어 있고, 양 기판사이에 액정(308)이 밀봉되어 있다. 액정의 광학특성을 고려해서 설계된 액정(308)의 두께를 유지하기 위하여 스페이서(304)가 설치되어 있다.
화소전극(211)과 대향하는 위치에는 전체화소에 공통 또는 다수의 화소에 공통인 투명공통전극(307)이 배치되어, 액정(308)에 전압을 인가한다. 또, (301)은 주변구동회로, (302)는 표시부, (303)은 층간막, (305)는 편광판, (309)는 p-Si-TFT이다.
액정(308)으로서는, 주로 TN(트위스티드 네마틱)형의 액정이 효과적이지만, 구조상은 STN(슈퍼 트위스티드 네마틱)형 액정, FLC(강유전성액정) 및 PDL(고분자 분산형 액정)도 적용가능하다. TN, STN 또는 FLC를 사용할 경우에, 편광판을 설치할 필요가 있다.
본 발명에서는, 액정으로서 TN형 액정을 이용하여, 편광빔스플리터로 집광하여 화상표시를 행한다.
본 실시예에 있어서, 화소스위치의 TFT의 누설전류가 방지되고, 종래예에 비해서 그의 특성이 향상되므로, 고계조 및 고콘트라스트의 화상을 얻을 수 있다. 또한, 주변구동회로를 단결정실리콘TFT로 구성하고 있으므로, 고속구동이 가능한 동시에 고정세화상을 표시할 수 있다.
또, 도 3에 도시한 표시장치로부터 편광판(305)을 배제하고, 액정으로서 PDLC를 사용함과 동시에 쉴리렌(Schlieren)광학계를 사용함으로써 고계조 및 고콘트라스트의 화상을 표시하는 것도 가능하다.
또한, 본 실시예의 표시장치를, 확대광학계를 이용한 투사형 액저표시장치에 응용하는 것도 가능하며, 이 응용예의 있어서도 우수한 화상을 얻을 수 있다.
더욱이, 본 실시예의 표시장치를 안경에 내장하면, 좌우의 패널상에 동일화상을 표시하거나 입체화상을 표시하는 것도 가능하다.
[실시예 2]
다음에, 본 발명의 제 2실시예로서 도 4에 본 발명의 표시장치에 사용된 다른 TFT의 개략단면도가 도시되어 있다. 본 실시예의 실시예 1과의 다른 점은, 절연층(102)상에 형성된 또 하나의 절연층(111)을 포함하는 2층구조인 점에 있다. 여기서, 절연층(102)은 질화실리콘막이고, 그 표면을 산화함으로써 산화실리콘막을 형성하여, 제 2절연층(111)을 형성한다. 이 제 2절연층(111)의 표면조도 Ra는 2nm 이하일 필요가 있다.
본 실시예에 있어서는, p-Si-TFT 바로 아래의 절연층으로서, 질화실리콘막상에 산화실리콘막을 형성하여 사용함으로써, 이하의 효과가 얻어진다.
(1) 수소공급원으로서의 질화실리콘막(109)으로부터 확산된 수소가 질화실리콘막(102)에 의해 차단되어, TFT의 수소화를 촉진할 수 있다.
(2) 표면성이 양호한 산화실리콘막을 TFT바로밑에 형성함으로써, 질화실리콘막의 경우보다도 막의 표면준위가 작게 되어, 보다 양호한 TFT특성을 얻을 수 있다.
(3) 게이트전극(106) 또는 TFT를 형성할 때에, 실리콘산화막은 유효한 에칭 스토퍼층이 된다.
상기 질화실리콘막(102)은 감압CVD법에 의한 Si3N4에서도 또는 플라즈마증강CVD법에 의한 질화막에서도 상기 효과에 변화는 없다.
상기 산화실리콘막(111)은, 예를 들면 1000℃, 6시간 동안의 질화실리콘막(102)의 발열산화에 의해 250Å의 두께로 형성할 수 있다.
도 5는 상기 TFT를 이용한 표시장치의 화소분의 평면도, 도 6은 도 5의 A-A'를 따라 자른 단면도이다.
도 5에 있어서, 1개의 화소는 인접한 2개의 신호선(501a),(501b) 및 인접한 2개의 주사선(502a),(502b)으로 둘러싸여 있다. p-Si층(503)으로 이루어진 TFT의 소스는 접촉구멍(504)을 개재해서 신호선(501a)과 접속되고, 2개의 게이트전극을 개재해서 드레인에 신호전하를 기록한다. (505)는 TFT를 금속전극(108)에 접속하기 위한 콘택트이고, 이 금속전극(108)은 관통구멍(507)을 개재해서 투명화소전극(508)에 접속되어 있다. 도 5에 있어서, (509)는 바람직하지 않은 광이 TFT에 입사하는 것을 방지하는 차광막의 개구부이다.
도 6에 있어서, 실리콘기판 혹은 석영기판(101)상에는 질화실리콘막(102)이 배치되어 있다. 질화실리콘막(102)상에는 10∼100nm두께의 산화실리콘막(110)이 형성되어, TFT와 질화실리콘막(102)을 격리시키고 있다. TFT는 전계를 완화하기 위한 저농도의 n형 층(107)과 고농도의 소스 및 드레인(103)을 지니며, 이들은 게이트절연층(105)을 개재해서 2매의 p-Si로 이루어진 게이트전극(106)과 대향하고 있다.
소스전극 및 드레인전극(108)은 알루미늄막(108a)과 TiN막(108b)의 적층막으로 이루어져, 화소전극(508)과의 오믹접촉을 용이하게 한다.
차광막(602)은 예를 들면 Ti막으로 구성되어, 소스 및 드레인전극과는 예를 들면 PSG막(601)에 의해 격리되고, TFT와는, 예를 들면 BPSG막(110)에 의해 격리되어 있다.
본 실시예에서는, 수소화를 위한 플라즈마질화막(109)이 차광막(602)과 화소전극(508)사이에 형성되어 있고, 이것은, 화소전극(508)과 차광막(602)사이에 유지용량을 형성하기 위하여 가능한 한 비교적 큰 투과율을 지닌 막을 사용하기 위한 것이다. 전술한 바와 같이 차광막(602)상에도 수소화의 효과를 충분히 얻을 수 있다.
(610)은 예를 들면 폴리이미드막인 액정배향용의 배향막이다. 도 6에 도시한 기판(101)으로부터 배향막(610)까지의 성분은 액티브매트릭스기판을 구성하고 있다.
한편, 투명대향기판(621)상에는, 차광막(602)의 개구부에 대응해서 예를 들면 안료를 이용한 컬러필터(623)가 형성되어 있는 반면, 차광막(602)에 대응해서 Cr 등의 블랙매트릭스(622)가 형성되어 있다. 또한, 대향기판(621)위에는 투명전극(624), 보호막(625) 및 배향막(626)이 형성되어 있고, 이 대향기판(621)과 액티브매트릭스기판사이에 액정(611)이 샌드위치되어 있다.
상기와 같이 구성된 표시장치에 있어서 화소크기가 20평방㎛이하인 고정세액정화상표시를 실현할 수 있다. 또, 소스와 드레인사이에는 누설전류가 작으므로, 화소전극의 전하의 유지기간이 길어, 콘트라스트비가 우수한 표시를 실현할 수 있다. 또한, 백색점 또는 흑색점 등의 결함도 적어, 제조수율을 극히 향상시킬 수 있다. 본 실시예에서는, TFT의 소스와 드레인사이의 누설전류를 종래 얻어지는 값의 1/100로 저감할 수 있고, 돌발적인 누설의 증가도 없다.
[실시예 3]
도 7은 실시예 2에 표시한 TFT를 화소스위치로 사용하고, 시프트레지스터를 포함한 신호선구동회로 및 주사선구동회로를 단결정실리콘기판에 집적하여 구성한 투과형 표시장치의 액티브매트릭스기판의 단면도이다.
본 실시예에 있어서, 주변구동회로는 CMOS구조로 이루어져 있으나, 이 구조로만 한정되는 것은 아니다.
도 7에 있어서, 도 2의 것과 동일한 부분은 동일한 참조부호로 표기하고, 그 설명은 생략한다. 도 7에 있어서, (710)은 화소의 개구부이고, 투과형 표시패널을 형성하기 위하여, 이 표시부의 기판실리콘을 제거하고 있다. (711)은 표시영역의 크기를 결정하는 에칭에지이다. (712)는 이면산화막이며, 기판실리콘을 에칭제거할 때의 에칭마스크로서 기능한다.
도 8은 도 7의 액티브매트릭스기판을 액정표시장치로서 실장한 일례의 단면도이다. 또, 동도에 있어서도, 전술한 도 1내지 도 7의 것과 동일한 부분은 동일한 참조부호로 표기하고, 그 설명을 생략한다.
본 실시예에 있어서는, 표시부(302)의 단결정실리콘기판을 제거하고, 이 영역을 투명멤브레인화하고 있으므로, 투과형을 실현할 수 있다. 본 실시예에 있어서의 이러한 멤브레인은 이하 설명하는 바와 같이 그의 인장을 최적화하기 위한 소정 기술을 필요로 한다. 해당 멤브레인의 인장은, 멤브레인을 형성하는 실리콘기판(201)에 대한 각 막의 압축응력과 인장응력간의 균형에 의해서 결정된다. 본 발명의 구조에 있어서, 압축응력의 기여의 가장 큰 점은, LOCOS산화막인 (202)에 의해서 부여되어, 예를 들면 800nm두께의 경우에 있어서 5인치웨이퍼에 대해 45㎛의 휨을 유발한다. 한편, 가장 큰 인장응력은 열CVD법에 의한 질화실리콘막에 의해 부여되어, 400nm두께의 경우 60㎛의 힘을 유발한다. 기타 막의 압축응력의 총휨은 약 15㎛이므로, 휨의 합계는 거의 0㎛로 되고 있다. 단결정실리콘의 제고공정에 있어서의 산화실리콘막(202)의 막저감을 고려하면, 최종적으로 약간의 인장응력이 잔류하므로, 양호한 신뢰성을 지닌 멤브레인을 형성하는 데 적합하다. 상기 설계예에 한정되지 않고, 산화실리콘막(202)의 두꼐를 200∼1500nm범위로 설계하고, 질화막의 두께를 대략 10∼60nm범위로 설계하는 것도 가능하다.
본 실시예는, 상기 구성을 이용함으로써, 종래에는 결코 성취할 수 없었던 고계조 및 고콘트라스트를 실현한 표시장치를 구성할 수 있다. 특히, 구동회로로서 고품질의 단결정실리콘기판을 사용하고 있으므로, 표시장치의 크기를 저감할 수 있고, 수율도 향상된다. 또한, 멤브레인공정의 수율 및 신뢰성도 높아 표시품질이 우수한 표시장치를 실현할 수 있다.
이상 본 발명의 표시장치에 의하면 하기 효과를 얻을 수 있다.
(1)화소TFT가 오프동작을 행할때의 누설전류가 저감된다.
(2)화소TFT의 게이트전극과 소스/드레인사이의 누설전류가 저감된다.
상기 (1),(2)의 효과에 의해 이하의 효과를 얻을 수 있다.
(3)상기 (1)의 효과에 의해, TFT 의 전계완화영역의 폭을 좁힐 수 있어, TFT의 크기를 소형화할 수 있고, 또 화소의 개구율을 향상 하거나, 혹은 화소의 고밀도화가 가능하므로, 구동성능을 향상시킬 수 있다. 따라서, 표시화상의 고콘트라스트화 및 고정세화를 실현할 수 있다.
(4) 상기 (2)의 효과에 의해 화소TFT의 게이트절연층의 두꼐를 저감할 수 있어, TFT의 서브역치영역에 있어서의 전류의 상승특성을 향상하여, 표시화상의 고정세화를 실현할 수 있다.

Claims (3)

  1. 액정표시장치에 사용되는 액티브매트릭스기판을 제조하는 방법으로서, 복수의 신호선(501a, 501b)과 이 신호선에 직교하는 복수의 주사선(502a, 502b) 사이의 각 교차점에 박막트랜지스터(103∼107)가 형성되고 또한 화소전극을 가지는 액티브매트릭스기판을 제조하는 방법은: 기판(101)을 준비하는 스텝과; 질화실리콘(102)의 절연층을 상기 액티브매트릭스기판위에 형성하는 스텝과; 질화실리콘의 상기 절연층의 표면을 열산화함으로써, 질화실리콘의 상기 절연층위에 산화실리콘(111)의 절연층을 형성하는 스텝과; 산화실리콘의 상기 절연층위에 다결정실리콘층(107)을 형성하는 스텝과; 상기 다결정실리콘층에 상기 박막트랜지스터(103∼107)를 형성하는 스텝과; 상기 박막트랜지스터(103∼107)의 소스와 드레인 영역(103)에 도달하는 관통구멍을 가지는 상기 박막트랜지스터 위에 절연체(110)를 형성하는 스텝과; 상기 소스와 드레인 영역과 접촉하는 상기 절연체위에 각각의 전극(108)을 형성하는 스텝과; 상기 각각의 전극 및 상기 절연체의 인접하는 표면위에, 상기 각각의 전극에 도달하는 관통구멍을 가지는 다른 절연체(601)를, 형성하는 스텝과; 상기 각각의 박막트랜지스터에 접속된 각각의 전극에 오믹콘택트(ohmic contact)하는 화소전극(508)을 상기 다른 절연체위에 형성하는 스텝을 포함하는 액티브매트릭스기판의 제조방법에 있어서, 상기 각각의 전극을 형성하는 스텝은, 알루미늄(108a)을 퇴적한 후에, 상기 알루미늄 위에 TiN(108b)을 적층하는 스텝으로 이루어진 것을 특징으로 하는 액티브매트릭스기판의 제조방법.
  2. 제 1항에 있어서, 질화실리콘의 상기 절연층을 형성하는 상기 스텝은, 감압 CVD 처리 또는 플라즈마 증감 CVD 처리에 의해 행해지는 것을 특징으로 하는 액티브매트릭스기판의 제조방법.
  3. 제 1항 또는 제 2항에 기재된 액티브매트릭스기판의 제조방법에 의해 액티브매트릭스기판(110∼610)을 형성하는 스텝과; 상기 액티브매트릭스기판에 대향하는 공통전극(625)을 기판(621∼626)에 배치하는 스텝과; 상기 액티브매트릭스기판과 액티브매트릭스기판에 대향해서 배치된 상기 기판 사이에 액정을 제공하는 스텝을 구비하는 것을 특징으로 하는 표시장치의 제조방법.
KR1019970023106A 1996-06-04 1997-06-04 표시장치의 제조방법 Expired - Fee Related KR100289776B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP16244596 1996-06-04
JP96-162445 1996-06-04
JP97-130383 1997-05-21
JP13068397A JPH1054999A (ja) 1996-06-04 1997-05-21 表示装置とその製造法
JP97-130683 1997-05-21

Publications (2)

Publication Number Publication Date
KR980006440A KR980006440A (ko) 1998-03-30
KR100289776B1 true KR100289776B1 (ko) 2001-10-24

Family

ID=26465752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970023106A Expired - Fee Related KR100289776B1 (ko) 1996-06-04 1997-06-04 표시장치의 제조방법

Country Status (6)

Country Link
US (1) US6097453A (ko)
EP (1) EP0811868B1 (ko)
JP (1) JPH1054999A (ko)
KR (1) KR100289776B1 (ko)
DE (1) DE69709439D1 (ko)
TW (1) TW520459B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978399B2 (en) 2002-03-14 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7202497B2 (en) * 1997-11-27 2007-04-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4014710B2 (ja) 1997-11-28 2007-11-28 株式会社半導体エネルギー研究所 液晶表示装置
JP4332244B2 (ja) * 1998-10-30 2009-09-16 シャープ株式会社 Ｍｏｓ型容量素子
JP2000258798A (ja) * 1999-03-05 2000-09-22 Sanyo Electric Co Ltd 表示装置
US6680487B1 (en) * 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
KR100583979B1 (ko) 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
DE10046411A1 (de) * 2000-09-18 2002-03-28 Philips Corp Intellectual Pty Projektionseinrichtung mit Flüssigkristall-Lichtmodulator
JP4738602B2 (ja) * 2001-01-23 2011-08-03 株式会社半導体エネルギー研究所 基板の作製方法及び表示装置の作製方法
US6376323B1 (en) * 2001-04-04 2002-04-23 Advanced Micro Devices, Inc. Fabrication of gate of P-channel field effect transistor with added implantation before patterning of the gate
US20020182893A1 (en) * 2001-06-05 2002-12-05 International Business Machines Corporation Oxidation of silicon nitride films in semiconductor devices
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
US6953730B2 (en) * 2001-12-20 2005-10-11 Micron Technology, Inc. Low-temperature grown high quality ultra-thin CoTiO3 gate dielectrics
JP4202091B2 (ja) * 2002-11-05 2008-12-24 株式会社半導体エネルギー研究所 アクティブマトリクス型液晶表示装置の作製方法
KR100942833B1 (ko) * 2002-12-20 2010-02-18 엘지디스플레이 주식회사 액정표시장치 및 그의 구동장치
US7384862B2 (en) 2003-06-30 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor device and display device
US7915723B2 (en) * 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
KR101009674B1 (ko) * 2004-04-07 2011-01-19 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP5010108B2 (ja) * 2005-03-25 2012-08-29 株式会社沖データ 半導体複合装置、プリントヘッド、及びそれを用いた画像形成装置
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
JP2007066944A (ja) 2005-08-29 2007-03-15 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US8184225B2 (en) * 2005-09-05 2012-05-22 Sharp Kabushiki Kaisha Semiconductor device, production method thereof, and display device
KR101201316B1 (ko) 2005-11-29 2012-11-14 엘지디스플레이 주식회사 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3483581B2 (ja) * 1991-08-26 2004-01-06 株式会社半導体エネルギー研究所 半導体装置
EP0554060A3 (en) * 1992-01-31 1993-12-01 Canon Kk Liquid crystal display apparatus
JPH06132306A (ja) * 1992-10-21 1994-05-13 Casio Comput Co Ltd 半導体装置の製造方法
EP0663697A4 (en) * 1993-07-26 1997-11-26 Seiko Epson Corp THIN FILM SEMICONDUCTOR DEVICE, ITS MANUFACTURE AND ITS DISPLAY SYSTEM.
DE69531654T2 (de) * 1994-06-15 2004-07-29 Seiko Epson Corp. Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
EP0689085B1 (en) * 1994-06-20 2003-01-29 Canon Kabushiki Kaisha Display device and manufacture method for the same
JPH0832083A (ja) * 1994-07-15 1996-02-02 Sony Corp 薄膜トランジスタ
JP3049689B2 (ja) * 1995-09-14 2000-06-05 キヤノン株式会社 液晶表示装置
JPH09218425A (ja) * 1996-02-09 1997-08-19 Toshiba Electron Eng Corp 液晶表示装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978399B2 (en) 2002-03-14 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
KR101057034B1 (ko) * 2002-03-14 2011-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 페이퍼 표시장치의 제조방법
US8599469B2 (en) 2002-03-14 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US9513528B2 (en) 2002-03-14 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US10088732B2 (en) 2002-03-14 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
US10663834B2 (en) 2002-03-14 2020-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same

Also Published As

Publication number Publication date
EP0811868B1 (en) 2002-01-02
EP0811868A1 (en) 1997-12-10
JPH1054999A (ja) 1998-02-24
DE69709439D1 (de) 2002-02-07
KR980006440A (ko) 1998-03-30
US6097453A (en) 2000-08-01
TW520459B (en) 2003-02-11

Similar Documents

Publication Publication Date Title
KR100289776B1 (ko) 표시장치의 제조방법
KR100214097B1 (ko) 표시장치 및 이 표시장치의 제조방법
JP3184771B2 (ja) アクティブマトリックス液晶表示装置
US7414267B2 (en) Semiconductor device and process for production thereof
JP3219685B2 (ja) 液晶表示装置およびその製造方法
KR100505804B1 (ko) 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기
EP0661582B1 (en) Liquid crystal display
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
JP2004004553A (ja) 液晶表示パネル及びドライブ回路
JP3155886B2 (ja) 表示装置及びその製造法
JP3227452B2 (ja) 表示装置の製造法
JPH0980412A (ja) 液晶表示装置の製造方法
JP3620235B2 (ja) 液晶表示パネル及びその製造方法
HK1004823A (en) Liquid crystal display apparatus and fabrication process thereof
JPH10111521A (ja) 液晶表示パネルの製造方法及び液晶表示パネル並びにそれを用いた電子機器
JP3083066B2 (ja) アクティブマトリクス基板の製造方法
JP3674260B2 (ja) 液晶表示パネルの製造方法、薄膜トランジスタアレイ基板、液晶表示パネル並びに液晶プロジェクタ
JP3689505B2 (ja) 半導体装置の作製方法
JP3109956B2 (ja) 表示装置
JP4599831B2 (ja) 電気光学装置用基板の製造方法
HK1003396B (en) Liquid crystal display device and process for production thereof
JPH07231097A (ja) 薄膜トランジスタの製造方法
JPH06148674A (ja) 液晶表示装置
HK1002572A (en) Semiconductor device , display device with a semiconductor device, and production method thereof

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970604

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970604

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991029

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001229

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010222

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010223

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20040205

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20050204

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20060210

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20070208

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20070208

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090110