[go: up one dir, main page]

KR100285619B1 - 바이패스 캐패시터 실장형 액정패널 - Google Patents

바이패스 캐패시터 실장형 액정패널 Download PDF

Info

Publication number
KR100285619B1
KR100285619B1 KR1019970081821A KR19970081821A KR100285619B1 KR 100285619 B1 KR100285619 B1 KR 100285619B1 KR 1019970081821 A KR1019970081821 A KR 1019970081821A KR 19970081821 A KR19970081821 A KR 19970081821A KR 100285619 B1 KR100285619 B1 KR 100285619B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
bypass capacitor
glass substrate
input
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970081821A
Other languages
English (en)
Other versions
KR19990061554A (ko
Inventor
김유숭
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Priority to KR1019970081821A priority Critical patent/KR100285619B1/ko
Publication of KR19990061554A publication Critical patent/KR19990061554A/ko
Application granted granted Critical
Publication of KR100285619B1 publication Critical patent/KR100285619B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 노이즈 및 리플 등을 제거하기 위한 바이패스 캐패시터가 실장되어진 바이패스 캐패시터 실장형 액정패널에 관한 것이다.
바이패스 캐패시터 실장형 액정패널은 박막 트랜지스터들과 액정셀들이 제1 및 제2 유리기판 사이에 매트릭스 형태로 형성되어진 액정셀 매트릭스와, 제1 유리기판 상에 설치되어 액정셀 매트릭스를 구동하기 위한 구동집적회로칩들과, 제1 유리기판의 에지부에 형성되어 외부로부터의 신호들을 구동집적회로들쪽으로 전달하기 위한 입력패드들과, 이들 입력패드들중 임의의 두개의 입력패드들에 접속됨과 아울러 반도체 제조공정에 의해 적어도 하나 이상의 구동집적회로칩의 하부의 제1 유리기판상의 영역에 형성되어진 바이패스 캐패시터를 구비한다.

Description

바이패스 캐패시터 실장형 액정패널
본 발명은 액정표시장치(Liquid Crystal Display ; 이하 “LCD”라 함)에 관한 것으로, 특히 노이즈(Noise) 및 리플(Ripple)을 제거하기 위한 바이패스 캐패시터(Bypass Capacitor)가 실장되어진 액정패널(Liquid Crystal Panel)에 관한 것이다.
LCD는 비디오신호(Video Signal)에 따라 액정셀들의 광투과율을 조절함으로써 액정셀들이 매트릭스(Matrix) 형태로 배열되어진 액정패널에 비디오 신호에 해당하는 화상을 표시하게 된다. 이를 위하여, LCD는 액정패널의 액정셀 매트릭스를 구동하기 위한 구동 집적회로(Integrated Circuit)들과, 이들 구동 IC들에 비디오신호, 타이밍신호 및 전원전압을 구동하기 위한 전기신호 변환회로를 구비한다. 구동 IC들은 칩(Chip)의 형태로 그리고 전기신호변환회로는 인쇄회로기판(Printed Circuit Board)의 형태로 각각 제작되고 있다. 구동 IC칩들은 도전성 필름탭(Film Tab)에 의해 액정패널의 액정셀 매트릭스와 전기적으로 접속되게 된다. 또한, 구동 IC칩들은 도전성 필름상에 실장되거나 또는 액정패널의 표면에 실장되고 있다. 이들 구동 IC칩들이 설치된 위치에 따라 LCD는 탭방식 LCD와 일명 “COG(Chips On Glass)”라 하는 표면실장방식(Surface Mounted System) LCD로 분류되기도 한다. 한편, PCB는 가요성 인쇄회로필름(Flexible Printed Circuit Film; 이하 “FPC”라 함)에 의해 구동 IC칩들과 전기적으로 접속된다.
LCD에서는 전기신호변환회로로부터 FPC를 경유하여 구동 IC들에 공급될 비디오신호, 타이밍신호 및 전원전압은 전송중 노이즈 및 리플 등의 영항을 받게 된다. 이들 노이즈 및 리플 등의 영향을 최소화하기 위하여, LCD는 바이패스 캐패시터를 추가로 구비하고 있다. 이 바이패스 캐패시터는 비디오신호, 타이밍신호 및 전원전압에 포함되어진 노이즈 및 리플 등을 제거함으로서 액정패널에 표시되는 화상의 화질을 향상시킬 수 있었다. 그러나, 바이패스 캐패시터는 제1도 내지 제3도에서와 같이 FPC 또는 PCB에 실장되므로 LCD 모듈의 두께를 크게 함과 아울러 LCD 모듈을 구성하는 소자의 수를 증가시킨다.
제1도는 바이패스 캐패시터가 PCB에 실장되어진 탭방식 LCD의 단면을 개략적으로 도시한다. 제1도에 있어서, LCD는 액정패널(10)상의 액정매트릭스(도시하지 않음)를 구동하기 위한 구동집적회로칩(12)과, 구동집적회로칩(12)을 액정패널(10) 및 PCB(14)에 접속시키는 FPC 필름(16)을 구비한다. 액정패널(10)은 하부유리기판(10A)과 상부유리기판(lOB)으로 구성되고, 이들 하부유리기판(10A)과 상부유리기판(10B) 사이에는 액정매트릭스가 형성되게 된다. 또한, 하부유리기판(10A)의 가장자리 영역에는 액정패트리스와 연결되어진 전극패드(10C)가 형성되게 된다. 구동집적회로칩(12)은 FPC필름(16)에 실장되어 있고 이 FPC필름(16)을 경유하여 PCB(14)와 하부유리기판(10A)상의 전극패드(10C)와 전기적으로 접속된다. FPC필름(16)은 PCB(14)로부터의 비디오신호, 타이밍신호 및 구동전압신호등을 구동집적회로칩(12)쪽으로 전송함과 아울러 구동집적회로칩(12)으로부터의 구동신호를 전극패드(10C)쪽으로 전송하게 된다. 이를 위하여, FPC필름(16)의 양단은 이방성도전필름(Anisotrpic Conductive Film ; 이하 “ACF”라 함, 20)에 의해 전극패드(10C)와 PCB(14)에 전기적으로 접속되도록 하부유리기판(10A)과 PCB(14)에 접착되게 된다. 다음으로, PCB(14)는 구동집적회로칩(12)이 요구하는 비디오신호, 타이밍신호 및 구동전압신호들을 생성하는 전기 신호변환회로를 포함한다. 이 전기신호변환회로에서 발생되어진 비디오신호, 타이밍신호 및 구동전압신호들은 FPC필름(16)을 경유하여 구동집적회로(12)에 공급되게 된다. 또한, PCB(14)에는 패키지형 바이패스 캐패시터(18)가 설치되어 있다. 이 패키지형 바이패스 캐패시터(18)는 비디오신호, 타이밍 신호 및/또는 구동전압신호가 전송될 신호라인에 접속되어 잡음성분을 바이패스 시킴으로써 잡음성분을 제거하게 된다.
제2도는 캐패시터가 PCB에 실장되어진 COG(Chips On Glass)형 LCD의 단면을 개략적으로 도시한다. 제2도의 LCD에 있어서, 액정패널(10)은 하부유리기판(10A)과 상부유리기판(10B)으로 구성되고, 이들 하부유리기판(10A)과 상부유리기판(10B) 사이에는 액정매트릭스가 형성되게 된다. 또한, 하부유리기판(10A)의 가장자리영역에는 액정패트리스와 연결되어진 제1 전극패드(10C)가 형성되고 아울러 하부유리기판(10A)의 에지부분에 는 제1 전극패드(10C)와 이격되게 형성되게 된다. 구동집적회로칩(12)은 집적회로 범퍼(Integrated Circuit Bumper, 22)에 의해 제1 및 제2 전극패드(10C, 10D)에 전기적으로 접속되도록 설치된다. 제1 전극패드(10C)는 구동집적회로칩(12)으로부터의 구동신호를 액정매트릭스 쪽을 전달하고, 제2 전극패드(10D)는 외부, 즉 PCB(14)와 접속되어진 FPC필름(16)으로부터의 비디오신호, 타이밍신호 및 구동전압신호를 구동집적회로칩(12)쪽으로 전달하게 된다. PCB(14)에는 비디오신호, 타이밍신호 및 구동전압신호를 발생하는 전기신호변환회로가 형성된다. 이 전기신호변환회로는 FPC필름(16) 및 제2 전극패드(10D)를 경유하여 구동집적회로칩(12)에 전기적으로 접속된다. 또한, PCB(14)에는 잡음성분을 바이패스 시키기 위한 패키지형 바이패스 캐패시터(18)가 설치되어 있다. 이 패키지형 바이패스 캐패시터(18)에 의해 PCB(14)로부터 FPC필름(16)을 경유하여 구동집적회로칩(12)쪽으로 전송될 비디오신호, 타이밍 신호 및/또는 구동전압신호에 포함되어진 잡음성분이 제거되게 된다.
제3도는 패키지형 바이패스 캐패시터가 FPC필름에 실장되어진 COG형 LCD의 단면을 개략적으로 도시한다. 제3도의 LCD에 있어서, 패키지형 바이패스 캐패시터(18)는 FPC(16)에 전기적으로 접속되게 설치되어 있다.
이 패키지형 바이패스 캐패시터(18)는 FPC필름(16)에 포함되어진 신호라인을 통해 전송되는 잡음성 음을 바이패스 시킴으로 구동집적회로칩(12)에 공급되어질 타이밍 신호, 비디오신호 및/또는 전압구동신호에 포함되어진 잡음성분을 제거한다.
이와 같이, 패키지형 바이패스 캐패시터가 FPC필름 또는 PCB에 실장되므로 LCD의 두께가 두꺼워지고 아울러 LCD를 구성하는 회로소자의 수가 증가될 수밖에 없었다. 이러한 패키지형 바이패스 캐패시터를 가지는 LCD의 문제점을 해결하게 위하여, 바이패스 캐패시터를 액정패널, 즉 하부유리기판에 실장시키는 방안이 일본특허공개공보 제 평7-128678호에 개시되었다. 이 일본특허공개공보 제 평7-128678호에 따르면, 바이패스 캐패시터용 도전전극들을 구동집 적회로칩의 표면과 액정패널의 표면에 각각 형성함과 아울러 액정패널과 구동집적회로칩 사이에 유전체물질을 충진시킴에 의하여 바이패스 캐패시터가 액정패널상에 실장되게 되었다. 이에 따라, 일본특허공개공보 제 평7-128678호의 LCD는 두께가 어느 정도 얇아질 수 있었고 아울러 회로소자의 수를 줄일 수 있었다.
그러나, 일본특허 공개공보 제 평7-128678 호에 개시된 LCD에 서는 바이패스 캐패시터를 위한 액정패널에 표면에 유전체물질의 충진은 액정패널에 바이패스 캐패시터 실장을 위한 영역을 별도로 마련하여야만 한다. 아울러 일본특허 공개공보 제 평7-128678 호의 LCD에서는 바이패스 캐패시터용 도전전극들간의 간격조정이 정확하게 수행되기 곤란하므로 바이패스 캐패시터의 용량값이 정확하게 설정될 수 없었다. 나아가, 일본특허 공개공보 제 평7-128678 호의 LCD는 액정 패널의 제조 후 바이패스 캐패시터를 액정패널에 실장시키기 위하여 유전체물질의 충진 및 도전전극의 형성과 같은 별도의 제조공정들을 추가로 요구하는 단점을 안고 있다.
따라서, 본 발명의 목적은 용량 값을 정확하게 설정할 수 있고 LCD의 제조공정을 간소화 할 수 있는 바이패스 캐패시터 실장형 액정패널을 제공함에 있다.
제1도는 통상의 액정표시장치를 개략적으로 도시하는 도면.
제2도는 본 발명에 제1 실시예에 따른 액정판넬이 적용된 액정표시장치를 개략적으로 도시하는 도면.
제3도는 제2도에 도시된 바이패스 캐패시터의 제1 실시예의 구조를 도시하는 단면도.
제4도는 제2도에 도시된 바이패스 캐패시터의 제2 실시예의 구조를 도시하는 단면도.
제5도는 본 발명의 제2 실시예에 따른 바이패스 캐패시터를 가지는 액정패널을 개략적으로 도시하는 도면.
제6도는 본 발명의 제3 실시예에 따른 바이패스 캐패시터를 가지는 액정패널을 개략적으로 도시하는 도면.
제7도는 본 발명의 제4 실시예에 따른 바이패스 캐패시터를 가지는 액정패널을 개략적으로 도시하는 도면.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정패널은 박막 트랜지스터들과 액정셀들이 제1 및 제2 유리기판 사이에 매트릭스 형태로 형성되어진 액정셀 매트릭스와, 제1 유리기판에 설치되어 액정셀 매트릭스를 구동하기 위한 구동집적회로칩들과, 제1 유리기판의 에지부에 형성되어 외부로부터의 신호들을 구동집적회로들 쪽으로 전달하기 위한 입력패드들과, 입력패들중 임의의 두 개 이상의 입력패드들에 접속됨과 아울러 반도체 제조공정에 의해 적어도 하나 이상의 구동집적회로칩의 하부의 제1 유리기판상의 영역에 형성되어진 바이패스 캐패시터를 구비한다.
본 발명에 따른 액정패널은 박막 트랜지스터들과 액정셀들이 제1 및 제2 유리기판 사이에 매트릭스 형태로 형성되어진 액정셀 매트릭스와, 제1 유리기판에 설치되어 액정셀 매트릭스를 구동하기 위한 구동집적회로칩들과, 제1 유리기판의 에지부에 형성되어 외부로부터의 신호들을 구동집적회로들 쪽으로 전달하기 위한 입력배선과, 입력배선중 임의의 두 개 이상의 신호입력라인들과 접속됨과 아울러 반도체 제조공정에 의해 적어도 하나 이상의 구동집적회로칩의 하부의 제1 유리기판상의 영역에 형성되어진 바이패스 캐패시터를 구비한다.
상기 목적들 외에 본 발명의 다른 목적들 및 이점들은 후술될 본 발명의 실시예에 대한 상세한 설명을 통하여 명확하게 드러나게 될 것이다.
이하, 본 발명의 실시예들을 첨부된 제2도 내지 제6도를 참조하여 상세하게 설명하기로 한다.
제4(a)도는 본 발명의 실시예에 따른 바이패스 캐패시터 실장형 액정패널이 적용되어진 LCD를 개략적으로 도시하고 제4(b)도는 본 발명의 실시예에 따른 바이패스 캐패시터 실장형 액정패널이 적용되어진 LCD의 단면을 개략적으로 도시한다.
제4(a)도 및 제4(b)도에 있어서, LCD는 FPC필름(34)에 의해 PCB(32)와 전기적으로 접속되어진 액정패널(30)과 액정패널(30)에 탑재된 구동집적회로칩들(36)을 구비한다.
이 액정패널(30)은 하부유리기판(30a)과 상부유리기판(30b)을 구비하며 이들 유리기판들(30a, 30b)의 사이에는 액정셀들이 박막 트랜지스터들과 함께 매트릭스 형태로 배열되어진 액정셀 매트릭스(도시하지 않음)가 설치되어 있다. 또한, 하부유리기판(30a)의 가장자리 영역에는 액정 매트릭스와 연결되어진 출력 패드들(38)이 형성되고 아울러 하부유리기판(30a)의 에지 부분에는 출력 패드들(38)과 이격되게 입력 패드들(40)이 형성되게 된다. 출력 패드들(38)은 구동집적회로칩들(36)로부터의 구동신호들을 액정매트릭스 쪽을 전달하고, 입력 패드들(40)은 외부, 즉 PCB(32)와 접속되어진 FPC필름(34)으로부터의 비디오신호, 타이밍신호 및 구동전압신호를 구동집적회로칩들(36)쪽으로 전달하게 된다. 구동집적회로칩들(36)은 출력 및 입력 전극패드들(38, 40)과 전기적으로 접속되도록 집적회로범퍼들(42)에 의해 하부유리기판(30a)상에 설치된다. 이들 구동집적회로칩들(36)은 PCB(32)로부터 FPC필름(34) 및 입력 패드들(40)은 경유하여 공급되는 신호들에 응답하여 출력패드(38)에 접속되어진 액정 패트릭스를 구동하게 된다. PCB(32)에는 비디오신호, 타이밍신호 및 구동전압신호를 발생하기 위한 전기신호변환회로가 형성된다. 이 전기신호변환회로는 FPC필름(34) 및 입력 패드들(40)을 경유하여 구동집적회로칩(36)에 전기적으로 접속된다. FPC필름(34)은 입력 패드들(40)에 전기적으로 접속되게 ACF필름(44)에 의해 하부유리기판(30a)에 본딩되게 된다.
또한, 구동집적회로칩들(36) 각각의 하부의 하부유리기판(30a)상의 영역들 각각에는 바이패스 캐패시터(46)가 실장되어 있다. 이들 바이패스 캐패시터들(46) 각각은 하부유리기판(30a)의 표면에 중첩되게 형성되어진 제1 도전판(46A) 및 제2 도전판(46B)을 구비한다. 제1 도전판은(46A)은 비디오신호, 타이밍신호 및 구동전압신호를 입력하기 위한 어느 한 입력 패드들(40)중에 어느 한 입력패드에 접속되거나 혹은 기저전압을 입력하기 위한 입력패드(40)에 접속되게 된다. 반면에 제2 도전판(46B)은 기저전압을 입력하기 위한 입력 패드(40)에 접속되거나 혹은 비디오신호, 타이밍신호 및 구동전압신호를 입력하기 위한 입력패드들(40) 중 어느 하나에 접속되게 된다. 신호입력용 입력패드와 기저전압입력용 입력패드(40)에 접속되어진도 전판들(46A, 46B)을 구비하는 바이패스 캐패시터(46)는 구동집적회로칩(36)에 공급될 신호에 포함되어진 잡음성분을 제거하게 된다.
제5(a)도는 제4(a)도에 도시된 바이패스 캐패시터를 A-A′선을 따라 절단하여 도시한 단면도이고, 제5(b)도는 제4(a)도에 도시된 바이패스 캐패시터를 B-B′선을 따라 절단하여 도시한 단면도이고, 그리고 제5(c)도는 제4(a)도에 도시된 바이패스 캐패시터를 C-C′선을 따라 절단하여 도시한 단면도이다.
제5(a)도 내지 제5(c)도를 참조하면, 바이패스 캐패시터(46)는 하부유리기판(30a)상에 순차적으로 적층되어진 제1 도전판(46A), 패시베이션패턴(Passivation Pattern)(48), 제2 도전판(45B)을 구비한다. 제1 도전판(46A)은 제5(b)도에서와 같이 하부유리기판(30a)의 에지부에서 볼 때 자신의 우측단으로부터 전방으로 신장되어진 제1 리이드패턴(50A)에 의해 입력패드(40, 도시하지 않음)에 접속되게 된다. 이들 제1 도전판(46A)과 제1 리이드패턴(50A)은 하부유리기판(30a)의 표면에 금속물질층을 성막한 다음 그 금속물질층을 패터닝함에 분해 형성되게 된다. 금속물질층의 성막에는 증착공정이 이용되고 금속물질층의 패터닝에는 사진석 판술이 사용된다. 또한, 제1 도전판(46A)와 제1 리이드패턴(50A)은 제4(a)도및 제4(b)도에 도시되어진 입력 및 출력 패드들(40, 38)의 제조공정에 의해 형성될 수 있거나 또는 별도로 증착공정 및 패터닝 공정에 의해 형성 될 수 있다
이어서, 패시베이션패턴(48)은 바이패스 캐패시터(44)의 유전물질로 사용된다. 이 패시베이션패턴(48)은 제1 도전판(46A) 및 제1 리이드패턴(50A)가 형성되어진 하부유리기판(30a)의 전 표면에 절연물질막을 성막하고 그 절연물질막을 패터닝 함에 의해 형성되게 된다. 이 절연물질막은 증착공정에 의해 제작자가 원하는 두께로 형성되게 된다.
다음으로, 제2 도전판(46B)은 제5(c)도에서와 같이 하부유리기판(30a)의 에지부에서 볼 때 자신의 좌측단으로부터 전방으로 신장되어진 제2 리이드 패턴(50B)에 의해 입력패드(40, 도시하지 않음)에 접속되게 된다. 이들 제2 도전판(46B)과 제2 리이드패턴(50B)은 패시베이션패턴(48)이 형성되어진 하부유리기판(30a)의 전 표면에 금속물질층을 성막한 다음 그 금속물질층을 패터닝함에 의해 형성되게 된다. 금속물질층의 성막에는 증착공정이 이용되고 금속물질층의 패터닝에는 사진석판술이 사용된다. 또한, 제2 도전판(46B)과 제2 리이드패턴(50B)은 별도로 증작공정 및 패터닝 공정에 의해 형성되거나 제4(a)도 및 제4(b)도에 도시되어진 입력 및 출력 패드들(40, 38)의 제조공정에 의해 형성될 수 있다. 이와 같이, 제2 도전판(45B)와 제1 도전판(46A)이 반도체 제조공정 들중 하나인 사진석판술에 의해 형성됨으로써 이들 도전판들(46A, 46B)의 크기는 제작자가 원하는 크기로 정화하게 설정되게 된다.
또한, 바이패스 캐패시터(46)는 제2 도전판(46B)와 제2 리이드패턴(50B)이 형성되어진 하부유리기판(30a)의 전 표면에 균일한 두께로 도포되어진 패시베이션막(52)를 추가로 구비한다. 이 패시베이션막(52)는 제2도 전판(46B)와 제2 리이드패턴(50B)가 입력 및 출력 패드들(40, 38)의 제조공정에 의해 형성될 경우에 형성되어 제1 도전판(46A), 패시베이션패턴(48) 및 제2 도전판(46B)을 비롯한 액정셀매트릭스와 제4(a)도 및 제4(b)도에 도시된 입력 및 출력 패드들(40, 38)를 보호하게 된다. 이와는 달리, 패시베이션막(52)는 제1 도전판(46A)와 제1 리이드패턴(50A)가 입력 및 출력 패드들(40, 38)의 제조공정에 의해 형성될 경우에는 형성되지 않을 수도 있다. 이 경우에 패시베이션패턴(48)이 액정셀매트릭스와 입력 및 출력 패드들(40, 38)을 보호하는 보호층으로 사용되게 된다.
이와 같이, 도전판들(46A, 46B)의 면적들과 패시베이션패턴(48)의 두께가 제작자가 원하는 크기로 정확하게 형성됨으로써 바이패스 캐패시터(46)는 바이패스 시키고자 하는 신호의 주파수에 따라 적절한 용량 값을 가지게 된다. 제1 및 제2 도전판들(46A, 46B)은 각각 표면적을 크게 하기 위해 다층구조로 형성될 수 있다. 또한, 제1 및 제2 도전 판들(46)은 동종의 금속물질 또는 이종의 금속물질로 형성될 수 있다. 나아가, 제4(a)도 내지 제5(c)도에서 제1 도전판(46A)이 제2 도전판(46B) 보다 작게 형성되었으나 제1 도전판(46A)은 제2 도전판(46B)과 동일하거나 제2 도전판(46B) 보다 크게 형성될 수 있다.
제6도는 본 발명의 다른 실시예에 따른 바이패스 캐패시터 실장형 액정패널을 개략적으로 도시한다. 제6도에 있어서, 액정패널을 두개의 구동집적회로칩들(36) 하부의 하부유리기판(30a)상에 형성되어진 바이패스 캐패시터(54)가 실장되어 있다. 이 바이패스 캐패시터(54)는 하부유리기판(30a)의 표면에 중첩되게 형성되어진 제1 도전판(54A) 및 제2 도전판(54B)을 구비한다. 제1 도전판은(54A)은 비디오신호, 타이밍신호 및 구동전압신호를 입력하기 위한 어느 한 입력패드들(40)중에 어느 한 입력패드에 접속되거나 혹은 기저전압을 입력하기 위한 입력패드(40)에 접속되게 된다. 반면에 제2 도전판(54B)은 기저전압을 입력하기 위한 입력패드(40)에 접속되거나 혹은 비디오신호, 타이밍신호 및 구동전압신호를 입력하기 위한 입력 패드들(40)중 어느 하나에 접속되게 된다. 또한, 제1 및 제2도전 판들(54A, 54B)은 좌측의 구동집적회로칩의 좌측단으로부터 우측의 구동집적회로칩의 우측단까지 신장되어 비교적 큰 면적을 가지게 된다.
제7도는 본 발명 의 또 다른 실시예에 따른 바이패스 캐패시터 실장형 액정패널을 가지는 LCD를 개략적으로 도시한다. 제7도에 있어서, LCD 는 FPC필름(34)에 의해 PCB(32)와 전기적으로 접속되어진 액정패널(30)과 액정패널(30)에 탑재된 구동집적회로칩들(36)을 구비한다. 이 액정패널(30)은 하부유리기판(30a)과 상부유리기판(30b)을 구비하며 이들 유리기판들(30a, 30b)의 사이에는 액정셀들이 박막 트랜지스터들과 함께 매트릭스 형태로 배열되어진 액정셀 매트릭스(도시하지 않음)가 설치되어 있다. 또한, 하부유리기판(30a)의 가장자리 영역에는 액정 매트릭스와 연결되어진 출력패드들(38)이 형성되고 아울러 하부유리기판(30a)의 에지부분에는 출력패드들(38)과 이격되게 입력배선(56)이 형성되게 된다. 출력패드들(38)은 구동집 적회로칩들(36)로부터의 구동신호들을 액정 매트릭스 쪽을 전달하고, 입력배선들(56)은 외부, 즉 PCB(32)와 접속되어진 FPC필름(34)으로부터의 비디오신호, 타이밍신호 및 구동전압신호를 구동집적회로칩들(36)쪽으로 전달하게 된다. 구동집적회로칩들(36)은 출력패드들(38) 및 입력배선(56)과 전기적으로 접속되도록 집적회로범퍼들(42)에 의해 하부유리기판(30a)상에 설치된다. 이들 구동집적회로칩들(35)은 PCB(32)로부터 FPC필름(34) 및 입력 배선(56)을 경유하여 공급되는 신호들에 응답하여 출력패드(38)에 접속되어진 액정패트릭스를 구동하게 된다. PCB(32)에는 비디오신호, 타이밍신호 및 구동전압신호를 발생하기 위한 전기신호변환 회로가 형성된다. 이 전기신호변환회로는 FPC필름(34) 및 입력 배선(56)을 경유하여 구동집적회로칩(36)에 전기적으로 접속된다.FPC필름(34)은 콘넥터(58)에 의해 입력배선(56)에 전기적으로 접속되게 된다.
또한, 구동집적회로칩들(36) 각각의 하부의 하부유리기판(30a)상의 영역들 각각에는 바이패스 캐패시터(46)가 실장되어 있다.이들 바이패스 캐패시터들(46) 각각은 하부유리기판(30a)의 표면에 중첩되게 형성되어진 제1 도전판(46A) 및 제2 도전판(46B)을 구비한다. 제1 도전판은(46A)은 입력배선(56)중 비디오신호, 타이밍신호 또는 구동전압신호를 입력하기 위한 어느 한 어느 한 신호입력 라인에 접속되거나 혹은 기저전압을 입력하기 위한 전원입력 라인에 접속되게 된다. 반면에 제2 도전판(46B)은 입력배선(56)중 기저전압을 입력하기 위한 전원입력라인에 접속되거나 혹은 입력배선(56)중 비디오신호, 타이밍 신호 또는 구동전압신호를 입력하기 위한 신호입력라인에 접속되게 된다. 또한, 도전판들(46A, 46B)은 입력배선을 형성하는 제조공정에 의해 입력배선과 함께 형성되게 된다. 입력배선중 어느 한 신호 입력라인과 기저전압입력용 전원입력라인에 접속되어진 도전판들(46A, 46B)를 구비하는 바이패스 캐패시터(46)는 구동집적회로칩(35)에 공급될 신호에 포함되어진 잡음성분을 제거하게 된다.
상술한 바와 같이, 본 발명에 따른 액정패널에는 구동집적회로칩들이 탑재될 위치에 바이패스 캐패시터가 형성됨으로써 LCD의 소자의 수가 줄어들게 되고 아울러 LCD의 조립공정이 간소화되게 된다. 또한, 본 발명에 따른 액정패널에서는 바이패스 캐패시터가 반도체 제조공정에 의해 형성됨으로써 바이패스 캐패시터의 용량 값이 정확하게 설정될 수 있고 나아가 충분하게 크게 설정될 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정하여져야만 한다.

Claims (2)

  1. 박막 트랜지스터들과 액정셀들이 제1 및 제2 유리기판 사이에 매트릭스 형태로 형성되어진 액정셀 매트릭스와, 상기 제1 유리기판에 설치되어 액정셀 매트릭스를 구동하기 위한 구동집적회로칩들과, 상기 제1 유리기판의 에지부에 형성되어 외부로부터의 신호들을 구동집적회로들 쪽으로 전달하기 위한 입력패드들과, 상기 입력패드들중 임의의 두개 이상의 입력패드들에 접속됨과 아울러 반도체 제조공정에 의해 적어도 하나 이상의 구동집적회로칩의 하부의 제1 유리기판상의 영역에 형성되어진 바이패스 캐패시터를 구비하고, 상기 바이패스 캐패시터는 상기 입력패드들중 하나와 접속되게 상기 제1 기판의 표면에 형성되어진 제1 도전판과, 이 제1 도전판 상에 형성된 유전물질층과, 그리고 상기 입력패드들중 다른 하나와 접속되게 상기 유전물질층 상에 형성되어진 제2 도전판으로 구성된 것을 특징으로 하는 바이패스 캐패시터 실장형 액정패널.
  2. 박막 트랜지스터들과 액정셀들이 제1 및 제2 유리기판 사이에 매트릭스 형태로 형성되어진 액정셀 매트릭스와, 상기 제1 유리기판에 설치되어 액정셀 매트릭스를 구동하기 위한 구동집적회로칩들과, 상기 제1 유리기판의 에지부에 형성되어 외부로부터의 신호들을 구동집적회로들 쪽으로 전달하기 위한 입력배선과, 상기 입력배선중 임의의 두 개 이상의 신호입력라인들과 접속됨과 아울러 반도체 제조공정에 의해 적어도 하나 이상의 구동집적회로칩의 하부의 제1 유리기판상의 영역에 형성되어진 바이패스 캐패시터를 구비하고, 상기 바이패스 캐패시터는 상기 입력배선들중 하나와 접속되게 상기 제1 기판의 표면에 형성되어진 제1 도전판과, 이 제1 도전판 상에 형성된 유전물질층과, 그리고 상기 입력배선들중 다른 하나와 접속되게 상기 유전물질층 상에 형성되어진 제2 도전판으로 구성된 것을 특징으로 하는 바이패스 캐패시터 실장형 액정패널.
KR1019970081821A 1997-12-31 1997-12-31 바이패스 캐패시터 실장형 액정패널 Expired - Lifetime KR100285619B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081821A KR100285619B1 (ko) 1997-12-31 1997-12-31 바이패스 캐패시터 실장형 액정패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081821A KR100285619B1 (ko) 1997-12-31 1997-12-31 바이패스 캐패시터 실장형 액정패널

Publications (2)

Publication Number Publication Date
KR19990061554A KR19990061554A (ko) 1999-07-26
KR100285619B1 true KR100285619B1 (ko) 2001-04-02

Family

ID=37514441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081821A Expired - Lifetime KR100285619B1 (ko) 1997-12-31 1997-12-31 바이패스 캐패시터 실장형 액정패널

Country Status (1)

Country Link
KR (1) KR100285619B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447229B1 (ko) * 2001-11-28 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조 방법
JP4007779B2 (ja) * 2001-08-29 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843846A (ja) * 1994-07-29 1996-02-16 Kyocera Corp 液晶表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0843846A (ja) * 1994-07-29 1996-02-16 Kyocera Corp 液晶表示装置

Also Published As

Publication number Publication date
KR19990061554A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
USRE41378E1 (en) Liquid crystal display device
US7599193B2 (en) Tape circuit substrate with reduced size of base film
US6618111B1 (en) Liquid crystal display device
KR100264161B1 (ko) 바이패스 캐패시터 실장형 액정패널
JP2008166460A (ja) 表示装置
KR100800318B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
US7420821B2 (en) Electronic module and driving circuit board therefor
US7012667B2 (en) Liquid crystal display device
CN100405137C (zh) 玻璃上直接布线型液晶显示板及其制造方法
US20070081117A1 (en) Display device and a circuit thereon
CN100507642C (zh) 液晶显示装置
TW200401931A (en) Liquid crystal display device with flexible printed circuit board
KR100285619B1 (ko) 바이패스 캐패시터 실장형 액정패널
KR100831300B1 (ko) 라인 온 글래스형 액정표시패널 및 그 제조방법
CN110320690B (zh) 一种显示装置
KR100320309B1 (ko) 액정패널 드라이버 집적회로 패키지 및 액정패널 모듈
JP2920843B2 (ja) 液晶表示装置
JPH04281431A (ja) 液晶表示装置
JP3769979B2 (ja) 表示パネル及びそれを備えた表示装置
JP2004279790A (ja) 表示装置
KR20040098869A (ko) 액정표시장치의 패드구조
JPH10161560A (ja) 表示装置の実装構造
JPH04242945A (ja) 半導体装置
JP2004177578A (ja) 電子モジュール
JPH0634985A (ja) 液晶パネルの電極構造

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971231

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971231

Comment text: Request for Examination of Application

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19990903

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000307

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010104

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010105

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031229

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061229

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071231

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20141230

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180630

Termination category: Expiration of duration