KR100277755B1 - 신호수신 및 신호처리 유닛 - Google Patents
신호수신 및 신호처리 유닛 Download PDFInfo
- Publication number
- KR100277755B1 KR100277755B1 KR1019960704574A KR19960704574A KR100277755B1 KR 100277755 B1 KR100277755 B1 KR 100277755B1 KR 1019960704574 A KR1019960704574 A KR 1019960704574A KR 19960704574 A KR19960704574 A KR 19960704574A KR 100277755 B1 KR100277755 B1 KR 100277755B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal receiving
- processing unit
- current
- transistor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45028—Indexing scheme relating to differential amplifiers the differential amplifier amplifying transistors are folded cascode coupled transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45126—One or both transistors of the folded cascode stage of a folded cascode dif amp are composed of more than one transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45176—A cross coupling circuit, e.g. consisting of two cross coupled transistors, being added in the load circuit of the amplifying transistors of a differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Automation & Control Theory (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Description
Claims (70)
- 적어도 하나의 도체에 접속되어 정보 반송 신호를 전압 펄스로서 전송하는 신호 수신 및 신호 처리 유닛에 있어서;상기 도체에 직접 접속되어 전압 펄스의 변화 및 전압 펄스의 전압값에 따라서 전류에 영향을 주는 제1 트랜지스터를 포함하는 신호 수신 회로(여기엣, 상기 전류는 상기 트랜지스터를 통과하는 펄스 형채이며, 전압 펄스 변화 및 전압 레벨에 의해 발생된다).신호 정보 반송 형태에 따라서 상기 영향을 받은 전류를 처리하는 신호 처리회로, 및상기 제1 트랜지스터와 함께 조정되는 적어도 하나의 제2트랜지스터를 포함하는 부동 전류 미러 회로를 포함하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서. 상기 유닛은 싱글 엔드형 신호용으로 구성되고, 신호 수신 회로의 상기 트랜지스터는 NMOS 트랜지스터이고 도체에 나타나는 전압 펄스를 수신하도록 접속되며, 부가적인 NMOS 트랜지스터는 또한 NMOS 트랜지스터인 적어도 제2트랜지스터에 접속되어 전류 미러 회로를 형성하는 것을 특징으로 하는 신호 수신및 처리 유닛.
- 제2항에 있어서, 상기 2개의 접속된 NMOS 트랜지스터는 소스 단자에 의해 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제2항에 있어서, 상기 2개의 접속된 ,NMOS 트랜지스터는 드레인 단자에 의해 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제2항에 있어서, 상기 2개의 접속된 NMOS 트랜지스터는 서로에, 그리고 게이트 단자에 의해 기준 전위에 접속되는 것을 특징으로 하는 수신 및 처리 유닛.
- 제2항에 있어서, 상기 NMOS 트랜지스터는 적어도 하나의 전류 미러 회로에 의해 전류가 공급되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제2항에 있어서, 제1 NMOS 트랜지스터를 통해 구동되는 제1 전류는 선택된 횟수(n)만큼 미러하기 위해 제1 수의 전류 미러 회로를 통해 전송되고, 제2 NMOS 트랜지스터를 통해 구동되는 제2 전류는 다른 선택된 횟수(n+1)만큼 미러하기 위해 제2 수의 전류 미러 회로를 통해 전송되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제2항에 있어서, 상기 제1 및 제2 전류의 순간값 사이의 차이는 서로 직렬로접속되는 하나의 NMOS 트랜지스터 및 하나의 PMOS 트랜지스터를 ㅍ함하는 신호 중폭기에 접속되고, 신호 증폭기내의 NMOS 및 PMOS 트랜지스터는 상이한 특성을 가지며, 상기 특성은 상기 트랜지스터가 제1 및 제2 수의 전류 미러 회로 사이의 차이에 기인해서 시간편차를 보상하도록 선택되는 것을 특징으로 하는 신호 수신 및 처리유닛.
- 제2항에 있어서, 2개의 NMOS 트랜지스터가 제2 도체에 접속되고 서로 접속되어 일정한 전류값을 발생하기 위해 전류 미러 회로를 형성하며, 제1 도체와 결합되는 하나의 NMOS 트랜지스터는 제1 도체에 나타나는 변화 및 적어도 하나의 전압 펄스에 의존하는 전류값을 변화시키도록 배치되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 하나의 NMOS 트랜지스터를 포함하는 상기 신호 수신 회로는 제1 도체에 접속되고, 제2 도체에 접속되는 미러 회로를 형성하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제10항에 있어서, 2개의 NMOS 트랜지스터는 제1 도체에 병렬로 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제10항에 있어서, 전류 미러 회로로 각각 조정되는 적어도 2 쌍의 NMOS 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛
- 제10항에 있어서, 각각의 NMOS 트랜지스터의 드레인 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제10항에 있어서, 각각의 NMOS 트랜지스터의 소스 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 상기 유닛은 제1 및 제2 도체를 통해 차동 신호하도록 구성되고, 각 도체는 정보 반송 신호를 전압 펄스로서 전송하며, 각 도체는 전압 펄스 변화 및 펄스의 전압값에 따라서 각각의 트랜지스터를 통과하는 각각의 전류에 영향을 주는 신호 수신 회로내의 각각의 트랜지스터에 접속되고, 각각의 전류는 펄스 형태이고 각각의 전압 펄스 변화 및 전압 레벨에 의해 발생되며, 상기 트랜지스터는 각각의 도체에 나타나는 전압 펄스를 수신하기 위해 접속된 NMOS 트랜지스터이고, 각 트랜지스터는 전류 미러 회로를 형성하기 위한 다른 NMOS 트랜지스터에 접속되는 것을 특징으로 하는 수신 및 처리 유닛.
- 제15항에 있어서, 상기 NMOS 트랜지스터는 소스 단자에 의해 제1 및 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 상기 NMOS 트랜지스터는 드레인 단자에 의해 제1 및 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 상기 NMOS 트랜지스터는 게이트 단자에 의해 서로 및 기준 전위에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 상기 NMOS 트랜지스터는 적어도 하나의 전류 미러 회로에 의해 전류가 공급되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 전류 미러 회로를 형성하는 한 세트의 2개의 NMOS 트랜지스터를 통해 구동되는 제1 전류는 선택된 수의 횟수(n)만큼 미러하기 위해 제1 수의 전류 미러 회로를 통해 전송되고, 전류 미러 회로를 형성하는 다른 세트의 2개의 NMOS 트랜지스터를 통해 구동되는 제2 전류는 다른 선택된 횟수(n+1)만큼 신호증폭기에 미러하기 위해 제2 수의 전류 미러 회로를 통해 전송되는 것을 특징으로 하는 신호 수신 및 처리유닛.
- 제20항에 있어서, 상기 제1 및 제2 전류의 순간값 사이의 차이는 신호 증폭기에 접속되고, 상기 신호 증폭기는 서로 직렬로 접속된 NMOS 트랜지스터 및 PMOS 트랜지스터를 포함하고, 상기 신호 증폭기의 NMOS 및 PMOS 트랜지스터는 다른 특성을 가지며, 상기 특성은 트랜지스터가 제1 및 제2 수의 전류 미러 회로 사이의 차이에 기인하여 시간 편차를 보상하도록 선택되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 2개의 NMOS 트랜지스터는 제1 도체에 접속되고, 전류 미러 회로를 형성하는 2개의 NMOS 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제22항에 있어서, 전류 미러 회로를 각각 형성하는 적어도 2쌍의 NMOS 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제22 항에 있어서, NMOS 트랜지스터의 소스 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제22항에 있어서, NMOS 트랜지스터의 드레인 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제22항에 있어서, 적어도 2쌍의 NMOS 트랜지스터는 제1 도체에 병렬로 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 사익 제2 도체에 관련된 2개의 NMOS 트랜지스터는 가변 전류값을 발생시키기 위해 제2 도체에 및 서로에 접속되어 전류 미러 회로를 형성하고, 상기 제1 도체에 관련된 2개의 NMOS 트랜지스터는 제1 도체에 나타나는 전압 펄스에 따라서 가변 전류값을 발생하도록 배치되는 것을 특징으로 하는 신호 수신및 처리 유닛.
- 제27항에 있어서, 상기 제1 및 제2 도체에 관련된 NMOS 트랜지스터쌍은 전류 미러 회로로서 접속되고, 신호 처리 회로에 의해 수신된 전류차는 펄스로 된 출력 신호로서 출력되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제28항에 있어서, 상기 제1 및 제2 도체에 각각 관련된 한쌍의 NMOS 트랜지스터는 이중 부동 전류 미러 회로로서 작용하는 것을 즉징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 상기 제1 및 제2 도체 중 하나에 관련된 NMOS 트랜지스터 쌍의 NMOS 트랜지스터는 모두 캐스코드 회로에 의해 전류가 공급되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제30항에 있어서, 상기 제1 및 제2 도체 중 다른 하나에 관련된 NMOS 트랜지스터쌍의 NMOS 트랜지스터는 모두 신호 처리 회로의 전류 미러 회로에 포스트 접속되고, 하나는 우수이고 하나는 기수인 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제31항에 있어서, 상기 신호 처리 유닛내의 전류차를 평가하는 수단은 출력 신호를 발생시키는 인버터에 의해 포스트 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제15항에 있어서, 상기 전류 미러 회로는 캐스코드 회로인 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 상기 유닛은 정보 반송 신호를 전압펄스로서 전송하기 위해 도체를 통해 싱글 엔드형 싱호용으로 구성되고, 신호 수신 회로의 트랜지스터는 도체에 나타나는 전압 펄스를 수신하기 위해 접속된 바이폴라 트랜지스터이며, 부가적인 바이폴라 트랜지스터는 전류 미러 회로를 형성하는 다른 바이폴라 트랜지스터에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 2개의 접속된 바이폴라 트랜지스터는 에미터 단자에 의해 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 2개의 접속된 바이폴라 트랜지스터는 서로에, 그리고 베이스 단자에 의해 기준 전위에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 2개의 바이폴라 트랜지스터는 적어도 하나의 전류 미러회로에 의해 전류가 공급되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 2개의 바이폴라 트랜지스터 중 하나를 통해 구동되는 제1 전류는 선택된 횟수(n)만큼 미러하기 위해 제1 수의 전류 미러 회로를 통해 전송되고, 상기 2개의 바이폴라 트랜지스터 중 다른 하나를 통해 구동되는 제2 전류는 다른 선택된 횟수(n+1)만큼 미러하기 위해 제2 수의 전류 미러 회로를 통해 전송되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 제1 및 제2 전류의 순간값 사이의 차이는 신호 증폭기의 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 상기 신호 수신 회로의 바이폴라 트랜지스터는 기준 전위에 접속되는 베이스 단자를 갖고, 나머지의 전류 미러 회로는 PMOS 트랜지스터 및 NMOS 트랜지스터 중 적어도 하나로 제조되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제34항에 있어서, 전류 변화는 저항 상의 전압차를 ECL 신호로 변환하는 차동 증폭기에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 하나의 바이폴라 트랜지스터를 포함하는 상기 신호 수신 회로는 제1 도체에 접속되고, 전류 미러 회로를 형성하는 2개의 바이폴라 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제42항에 있어서, 적어도 2개의 바이폴라 트랜지스터는 제1 도체에 병렬로 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제42항에 있어서, 전류 미러 회로로 각각 조정되는 적어도 2쌍의 바이폴라 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제42항에 있어서, 바이폴라 트랜지스터의 에미터 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제45항에 있어서, 2개의 바이폴라 트랜지스터는 제2 도체에 그리고 서로에 접속되어 일정한 전류를 발생시키기 위해 전류 미러 회로를 형성하며, 제1 도체에 관련된 하나의 바이폴라 트랜지스터는 전압 펄스 중 하나 및 제 도체에 나타나는 변화에 따라서 전류를 변화시키는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 상기 유닛은 제1 및 제2 도체를 통해 차동 신호용으로 구성되고, 각 도체는 전압 펄스 변화 및 펄스의 전압값에 따라서 트랜지스터를 통해 흐르는 각각의 전류에 영향을 주는 신호 수신 회로의 각각의 바이폴라 트랜지스터에 접속되며, 각각의 전류는 펄스 형태이고 각각의 전압 펄스 변화 및 전압 레벨에 의해 발생되고, 각각의 전류는 신호 처리 회로에 의해 신호에 적합한 정보 반송 형태로 제공되며, 상기 트랜지스터는 각각의 도체에 나타나는 전압 펄스를 수신하기 위해 접속되는 바이폴라 트랜지스터이고, 각 트랜지스터는 전류 미러 회로를 형성하는 다른 바이폴라 트랜지스터에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 상기 바이폴라 트랜지스터는 에미터 단자에 의해 제1 및 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 상기 바이폴라 트랜지스터는 베이스 단자에 의해 서로에 그리고 기준 전위에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 상기 바이폴라 트랜지스터는 적어도 하나의 전류 미러 회로에 의해 전류가 공급되는 것을 특징으로 하는 수신 및 처리 유닛.
- 제47항에 있어서, 각각의 전류는 순간값 사이의 차이는 신호증폭기에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 2개의 바이폴라 트랜지스터는 제1 도체에 접속되고, 미러회로를 형성하는 2개의 바이폴라 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제52항에 있어서, 전류 미러 회로로 각각 조정되는 적어도 2쌍의 바이폴라 트랜지스터는 제2 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제52항에 있어서, 바이폴라 트랜지스터의 에미터 단자는 제1 도체에 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 작어도 2쌍이 바이폴라 트랜지스터는 제1 도체에 병렬로 접속되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 2개의 바이폴라 트랜지스터는 제2 도체에 및 서로에 접속되어 가변 전류를 발생시키기 위해 전류 미러 회로를 형성하고, 제1 도체에 관련된 2개의 바이폴라 트랜지스터는 제1 도체에 나타나는 전압 펄스에 따르는 가변 전류를 발생하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제56항에 있어서, 제1 및 제2 도체의 각각으로부터 한쌍의 바이폴라 트랜지스터가 전류 미러 회로로서 접속되고, 신호 처리 회로에 의해 수신된 전류차는 펄스로 된 ECL 출력 신호로서 출력되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제57항에 있어서, 각각의 2개의 도체에 각각 관련되는 쌍을 이루는 방식으로 관련되는 바이폴라 트랜지스터중 한 쌍은 이중 부동 전류 미러 회로로서 작용하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 쌍을 이루는 방식을 관련되는 바이폴라 트랜지스터 중 하나 하나는 모두 캐스코드 회로에 의해 전류가 공급되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제47항에 있어서, 상기 전류 미러 회로는 캐스코드 회로인 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 다수의 트랜지스터는 수신된 전류 펄스 사이의 스위칭 시간을 단축시키도록 조정되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, PMOS 트랜지스터는 전류 미러 회로를 통해 전류공급에 사용되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 적어도 하나의 트랜지스터 적어도 2개의 병렬 접속된 트랜지스터를 포함하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 선택된 대역폭은 선택된 기준 전류값에 대응하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제1항에 있어서, 상기 트랜지스터는 기준 전류를 제어하지 위한 도체에 접속되어, 도체가 다른 트랜지스터가 접속되어 있는 다른 도체에 대해 평형을 이룰 때 전류가 통과하지 않게 하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제65항에 있어서, 상기 트랜지스터를 통해 흐르는 보상 전류는 선택된 기준 전류에 대응하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제66항에 있어서, 상기 게이트 및 베이스 단자 중 하나는 기준 전위에 조정 되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제65항에 있어서, 상기 보상 전류는 신호 수신 회로의 트랜지스터를 통과하는 전류에 대응하는 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제65항에 있어서, 상기 트랜지스터는 NNOS 트랜지스터인 것을 특징으로 하는 신호 수신 및 처리 유닛.
- 제65항에 있어서, 상기 트랜지스터트 캐스코드 트랜지스터에 의해 형성된 기준 전위에 조정되는 것을 특징으로 하는 신호 수신 및 처리 유닛.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9400593-1 | 1994-02-21 | ||
SE9400593A SE502429C2 (sv) | 1994-02-21 | 1995-02-16 | Signalmottagande och signalbehandlande krets |
PCT/SE1995/000165 WO1995022853A1 (en) | 1994-02-21 | 1995-02-16 | Signal-receiving and signal-processing unit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970701451A KR970701451A (ko) | 1997-03-17 |
KR100277755B1 true KR100277755B1 (ko) | 2001-01-15 |
Family
ID=20393028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960704574A Expired - Fee Related KR100277755B1 (ko) | 1994-02-21 | 1995-02-16 | 신호수신 및 신호처리 유닛 |
Country Status (14)
Country | Link |
---|---|
US (1) | US5568082A (ko) |
JP (1) | JP3618351B2 (ko) |
KR (1) | KR100277755B1 (ko) |
CN (1) | CN1093338C (ko) |
AU (1) | AU683732B2 (ko) |
BR (1) | BR9506845A (ko) |
CA (1) | CA2182943C (ko) |
FI (1) | FI963256L (ko) |
MX (1) | MX9602467A (ko) |
MY (1) | MY112438A (ko) |
NO (1) | NO963461L (ko) |
SE (1) | SE502429C2 (ko) |
TW (1) | TW264590B (ko) |
WO (1) | WO1995022853A1 (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE503568C2 (sv) * | 1994-03-23 | 1996-07-08 | Ericsson Telefon Ab L M | Signalmottagande och signalbehandlande enhet |
SE509882C2 (sv) * | 1995-11-10 | 1999-03-15 | Ericsson Telefon Ab L M | Mottagarkrets innefattande parallella ingångskretsar |
DE19654221B4 (de) | 1996-12-23 | 2005-11-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsanschlußschaltkreis |
DE19736900B4 (de) * | 1997-08-25 | 2006-02-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale |
US5999034A (en) * | 1998-01-28 | 1999-12-07 | Sun Microsystems, Inc. | Pull-down driver circuit for 3.3V I/O buffer using 1.9V fabrication process |
JP3510100B2 (ja) * | 1998-02-18 | 2004-03-22 | 富士通株式会社 | カレントミラー回路および該カレントミラー回路を有する半導体集積回路 |
SE511827C2 (sv) * | 1998-03-02 | 1999-12-06 | Ericsson Telefon Ab L M | Differentiell linjedrivenhet |
US6529564B1 (en) | 1999-01-28 | 2003-03-04 | Nortel Networks Limited | Data pulse receiver |
US6177818B1 (en) * | 1999-04-30 | 2001-01-23 | International Business Machines Corporation | Complementary depletion switch body stack off-chip driver |
US6985028B2 (en) * | 2003-03-28 | 2006-01-10 | Texas Instruments Incorporated | Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA |
US7037106B2 (en) * | 2004-08-31 | 2006-05-02 | Seco/Warwick Corporation | Apparatus for uniform flow distribution of gas in processing equipment |
JP2008512026A (ja) * | 2004-09-02 | 2008-04-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 2つの供給電圧を比較するためのデバイスおよび方法 |
KR101726429B1 (ko) * | 2009-09-28 | 2017-04-12 | 삼성전자주식회사 | 신호 입력 회로 및 그것을 포함하는 반도체 장치 |
CN102117088B (zh) * | 2011-01-25 | 2012-09-05 | 成都瑞芯电子有限公司 | 一种适用于两节锂电池保护芯片cmos基准源 |
EP2933910B1 (en) | 2014-04-16 | 2017-12-20 | Dialog Semiconductor (UK) Limited | A multiple output offset comparator |
US10110126B2 (en) | 2015-09-04 | 2018-10-23 | Dailog Semiconductor (UK) Limited | Electromagnetic interference (EMI) for pulse frequency modulation (PFM) mode of a switching regulator |
CN107765751B (zh) * | 2017-11-29 | 2023-08-01 | 成都锐成芯微科技股份有限公司 | 共模反馈电路和信号处理电路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4366445A (en) * | 1981-02-27 | 1982-12-28 | Motorola, Inc. | Floating NPN current mirror |
IT1162859B (it) * | 1983-05-12 | 1987-04-01 | Cselt Centro Studi Lab Telecom | Circuito di polarizzazione per circuiti integrati bipolari multifunzione |
US4663598A (en) * | 1984-01-16 | 1987-05-05 | The Grass Valley Group | Monolithic switch |
US4684823A (en) * | 1984-01-16 | 1987-08-04 | The Grass Valley Group, Inc. | Monolithic switch with selective latch control |
JPS6146613A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | レベル検出回路 |
US4791326A (en) * | 1987-01-22 | 1988-12-13 | Intel Corporation | Current controlled solid state switch |
EP0360915B1 (de) * | 1988-09-30 | 1993-06-16 | Siemens Aktiengesellschaft | Sensorschaltanordnung |
FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
US4978905A (en) * | 1989-10-31 | 1990-12-18 | Cypress Semiconductor Corp. | Noise reduction output buffer |
JP2647527B2 (ja) * | 1990-02-21 | 1997-08-27 | シャープ株式会社 | センス増幅回路 |
JP2672721B2 (ja) * | 1991-05-27 | 1997-11-05 | 株式会社東芝 | センスアンプ回路 |
US5229666A (en) * | 1991-10-16 | 1993-07-20 | National Semiconductor Corporation | Single-ended complementary MOSFET sense amplifier |
JP3320434B2 (ja) * | 1991-11-28 | 2002-09-03 | 沖電気工業株式会社 | 演算増幅回路 |
US5166637A (en) * | 1992-03-16 | 1992-11-24 | Analog Devices, Inc. | Distortion cancellation amplifier system |
-
1995
- 1995-02-16 JP JP52175695A patent/JP3618351B2/ja not_active Expired - Lifetime
- 1995-02-16 KR KR1019960704574A patent/KR100277755B1/ko not_active Expired - Fee Related
- 1995-02-16 CN CN95191733A patent/CN1093338C/zh not_active Expired - Lifetime
- 1995-02-16 SE SE9400593A patent/SE502429C2/sv not_active IP Right Cessation
- 1995-02-16 WO PCT/SE1995/000165 patent/WO1995022853A1/en active Application Filing
- 1995-02-16 MX MX9602467A patent/MX9602467A/es unknown
- 1995-02-16 BR BR9506845A patent/BR9506845A/pt not_active IP Right Cessation
- 1995-02-16 CA CA002182943A patent/CA2182943C/en not_active Expired - Lifetime
- 1995-02-16 FI FI963256A patent/FI963256L/fi unknown
- 1995-02-16 AU AU18653/95A patent/AU683732B2/en not_active Ceased
- 1995-02-20 MY MYPI95000422A patent/MY112438A/en unknown
- 1995-02-21 US US08/391,005 patent/US5568082A/en not_active Expired - Lifetime
- 1995-02-22 TW TW084101634A patent/TW264590B/zh not_active IP Right Cessation
-
1996
- 1996-08-20 NO NO963461A patent/NO963461L/no not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
FI963256A7 (fi) | 1996-08-20 |
MX9602467A (es) | 1997-04-30 |
FI963256A0 (fi) | 1996-08-20 |
MY112438A (en) | 2001-06-30 |
CN1093338C (zh) | 2002-10-23 |
WO1995022853A1 (en) | 1995-08-24 |
JP3618351B2 (ja) | 2005-02-09 |
CN1141698A (zh) | 1997-01-29 |
JPH10500808A (ja) | 1998-01-20 |
AU683732B2 (en) | 1997-11-20 |
TW264590B (ko) | 1995-12-01 |
FI963256L (fi) | 1996-08-20 |
CA2182943C (en) | 2000-04-18 |
NO963461D0 (no) | 1996-08-20 |
CA2182943A1 (en) | 1995-08-24 |
SE9400593L (sv) | 1995-08-22 |
KR970701451A (ko) | 1997-03-17 |
SE9400593D0 (sv) | 1994-02-21 |
NO963461L (no) | 1996-10-18 |
SE502429C2 (sv) | 1995-10-16 |
BR9506845A (pt) | 1997-09-23 |
US5568082A (en) | 1996-10-22 |
AU1865395A (en) | 1995-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100277755B1 (ko) | 신호수신 및 신호처리 유닛 | |
US5281924A (en) | Fully differential CMOS power amplifier | |
KR100442226B1 (ko) | 반도체 집적 회로 | |
US4394587A (en) | CMOS Differential comparator with hysteresis | |
US5381114A (en) | Continuous time common mode feedback amplifier | |
US6114898A (en) | Method of signal transmission between semiconductor integrated circuits and output drive circuit for use therewith | |
CA2355956A1 (en) | Level shift circuit | |
US5936393A (en) | Line driver with adaptive output impedance | |
CA2022317A1 (en) | High speed cmos differential interface circuits | |
US6166570A (en) | Output buffer circuit with switchable common mode output level | |
EP0472128B1 (en) | Constant-voltage generation circuit | |
US5614843A (en) | CMOS-PECL level conversion circuit | |
EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
US5418475A (en) | Input/output circuit having the input buffer circuit being connected in parallel with two transistors with the same polarity | |
US5115206A (en) | Merged differential amplifier and current source | |
US6538513B2 (en) | Common mode output current control circuit and method | |
US4068184A (en) | Current mirror amplifier | |
US5973490A (en) | Line driver with adaptive output impedance | |
US6218901B1 (en) | High speed differential output driver with increased voltage swing and predrive common mode adjustment | |
US20030122624A1 (en) | Analog input circuit with common mode compatibility to both supply nodes | |
CA1301267C (en) | High-speed electronic circuit having a cascode configuration | |
US4792704A (en) | Scaled voltage level translator circuit | |
US6384620B1 (en) | Signal deciding apparatus | |
US4910477A (en) | Bridge-type linear amplifier with wide dynamic range and high efficiency | |
US6686794B1 (en) | Differential charge pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 19960821 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
A201 | Request for examination | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19971114 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19991130 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000808 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20001012 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20001013 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20030930 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20041007 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20051007 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20061004 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20071009 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20071009 Start annual number: 8 End annual number: 8 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20090910 |