CN102117088B - 一种适用于两节锂电池保护芯片cmos基准源 - Google Patents

Abstract

本发明公布了一种适用于两节锂电池保护芯片CMOS基准源，包括启动电路、PTAT产生电路、CTAT产生电路、第一基准产生电路、第二基准产生电路、以及三个关断控制电路。本发明只包含NMOS管,PMOS管和电阻，没有三极管，电路结构和制备工艺都相对简单；第一基准产生电路和第二基准产生电路输出的基准用于分别保护芯片比较器关于过充电，过放电，过电流的保护基准，其温度系数低、功耗低；适用于CMOS工艺实现。

Description

一种适用于两节锂电池保护芯片CMOS基准源

技术领域

本发明涉及一种电池保护芯片CMOS基准源，具体是指一种适用于两节锂电池保护芯片CMOS基准源。

背景技术

在模拟，数模混合，数字电路中都经常会用到基准源电路。基准源电路的稳定性直接关系到整个电路的性能。低功耗、高精度、小型化是当今电池管理芯片的发展趋势，更是满足应用的必然要求，研究电池管理芯片的低功耗有重要的实用价值。传统的基准设计采用基于双极性晶体管带隙基准暴露出两个缺点：占用芯片面积很大，不利于降低成本；双极性晶体管的模型参数很难精确提取。另外传统的模拟电路中，MOS管工作在强反型区也意味着需要更多的功耗，在低功耗设计中可以将工作区域进行拓展，以求得功耗和面积之间的平衡。

发明内容

本发明的目的在于提供一种适用于两节锂电池保护芯片CMOS基准源，用于保护芯片比较器关于过充电，过放电，过电流的保护基准，实现低温度系数、低功耗。

本发明的目的通过下述技术方案实现：

本发明一种适用于两节锂电池保护芯片CMOS基准源，包括依次连接在V_DD电源和V_SS接地之间的启动电路、PTAT产生电路、CTAT产生电路、第一基准产生电路、第二基准产生电路，所述的PTAT产生电路还分别与第一基准产生电路、第二基准产生电路连接，所述的CTAT产生电路还与第二基准产生电路连接，还包括分别与启动电路、PTAT产生电路连接的第一关断控制电路，分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接的第二关断控制电路，在所述第二基准产生电路上连接有第三关断控制电路。

所述的启动电路包括三个MOS管，即MP1、MP2、MN1，其中MP1的源极连接到V_DD电源，MP1栅极和漏极连接后再连接到MP2的栅极，MP2的栅极连接到MN1的栅极，MN1的源极和漏极都连接到V_SS接地，MP2的源极和漏极均与PTAT产生电路连接，同时，MP2的源极与第一关断控制电路连接。

所述PTAT产生电路包括6个MOS管和1个电阻，即：MP3、MP4、MP5、MP6、MN2、MN3、以及电阻R1，其中MP3、MP4源极相连作为电源输入端，共同连接到V_DD电源，MP5源极连接MP3漏极，MP6源极连接MP4漏极，MP3、MP4、MP5、MP6的栅极相连后与第一关断控制电路连接，MN2管栅极和漏极相连后与MP5的漏极连接，MN3的漏极同时与MP6的漏极、栅极相连，MN2、MN3的栅极相连，MN3的源极和电阻R1连接后，与MN2的源极共连接到V_SS接地，MP6的栅极和漏极相连后作为PTAT产生电路的输出端口分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接。

所述CTAT产生电路包括6个MOS管和1个电阻，即MP7、MP8、MP9、MP10、MN4、MN5、以及电阻R2，其中MP7、MP9的源极相连作为电源输入端，共同连接到V_DD电源，MP8源极与MP7漏极相连，MP10源极与MP9漏极相连，MP7、MP8的栅极相连后作为CTAT产生电路的输入口与PTAT产生电路的输出端口连接，MP9的栅极、MP10的栅极、MP10的漏极相连后作为CTAT产生电路的输出端口，该输出端口与第二关断控制电路的输出连接后分别与第一基准产生电路、第二基准产生电路连接，MP8的漏极分别与MN5的管栅极、MN4的漏极连接，MP10的漏极连接到MN5的漏极，MN5的源极与MN4的栅极连接后通过电阻R2连接到V_SS接地， MN4的源极连接到V_SS接地。

所述第一基准产生电路包括4个MOS管和一个电阻，即：MP11、MP12、MP13、MP14、以及电阻R3，其中MP11、MP13源极相连作为电源输入端，共同连接到V_DD电源，MP12源极与MP11漏极连接，且 MP11、MP12的栅极相连后与CTAT产生电路的输出端口连接，MP14源极与MP13漏极连接，且MP13、MP14的栅极相连后与PTAT产生电路的输出端口连接，MP12、MP14的漏极相连后作为第一基准产生电路的输出V_REF1，同时通过电阻R3与V_SS接地。

所述第二基准产生电路包括8个MOS管和一个电阻，即：MP15、MP16、MP17、MP18、MN6、MN7、MN8、MN9、以及电阻R4，其中MP15、MP17源极相连作为电源输入端，共同连接到V_DD电源，MP16源极连接MP15漏极，MP15、MP16的栅极相连后与PTAT产生电路的输出端口连接，MP18源极连接MP17漏极，MP17、MP18的栅极相连后与CTAT产生电路的输出端口连接，MP16、MP18的漏极相连后分别与MN6的漏极、MN6的栅极、MN7的栅极连接，MN9的漏极与MN7的源极连接，MN6的源极分别与MN8的漏极、MN8的栅极、MN9的栅极连接，并且同时与第三关断控制电路连接，MN8的源极与MN9的源极同时与V_SS接地，MN7的漏极作为第二基准产生电路的输出V_REF2，同时通过电阻R4与V_DD电源连接。

所述的第一关断控制电路包括一个MOS管，即：MP19，MP19的源极与V_DD电源连接，MP19的栅极与PD信号连接，MN19的漏极作为第一关断控制电路的输出端口分别与启动电路、PTAT产生电路连接。

所述的第二关断控制电路包括一个MOS管，即：MP20，MP20的源极与V_DD电源连接，MP20的栅极与PD信号连接，MP20的漏极作为第二关断控制电路的输出端口分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接。

所述的第三关断控制电路包括一个MOS管，即：MN10，MN10的源极与V_SS接地，MN10的栅极与PDN信号连接，MN10的漏极作为第三关断控制电路的输出端口与第二基准产生电路连接。

启动电路的输出连接到PTAT产生电路和CTAT产生电路的输入端，在电源上电的时候能让PTAT产生电路和CTAT产生电路顺利的工作，PTAT产生电路和CTAT产生电路的输出端连接到第一基准产生电路和第二基准产生电路的输入端，第一基准产生电路和第二基准产生电路利用PTAT产生电路和CTAT产生电路输入的电流产生基准电压输出，第一关断控制电路的输出端与PTAT产生电路和CTAT产生电路连接，第二关断控制电路的输出端分别与CTAT产生电路、第一基准产生电路、第二基准产生电路连接，第三关断控制电路的输出端与第二基准产生电路连接，通过第一关断控制电路、第二关断控制电路、第三关断控制电路上连接的外加信号PD和PDN控制整个电路的开通和关断，第一基准产生电路、第二基准产生电路的两个输出端分别输出两节锂电池保护芯片需要的两个基准V_REF1和V_REF2，且满足V_REF1+V_REF2=V_DD。

工作原理如下：

MP1、MP2、MN1组成启动电路，在电源上电的瞬间，MP1给MN1充电，将MP2栅极拉低，通过MP2给偏置结构即PTAT产生电路2灌电流，使偏置电路脱离简并点。

与带隙基准类似，工作在亚阈值区的COMS电压基准源也是基于与温度成正比（PTAT）和反比（CTAT）电压或电流相补偿的原理。与带隙基准不同，PTAT和CTAT来源于偏置在亚阈值区MOS管的V_GS和△V_GS 。工作在亚阈值区的MOS管I_DS-V_GS 特性由以下公式描述：

                      (1) 

在上式中，W和L分别为MOS管的宽长；

μ为迁移率，C_OX为单位面积的栅氧化层电容，V_T为热电压， V_T=kT/q，k为波尔兹曼常数，T为温度，q为电子电荷，U₂为与工艺有关的参数，V_TH为开启电压，V_GS为MOS管栅源电压，n为亚阈值因子。

由MOS管MP3、MP4 、MP5、MP6、MN2、MN3和电阻R1构成PTAT产生电路，产生具有正温度系数的电流I₁，MN2、MN3的栅源电压之差流过R1，形成了电流I₁ 。 

V_GS（MN2）= V_GS（MN2）+ I₁ R1                 (2)

和V_GS（MN2）分别为MN2和MN3的栅源电压，I₁为MN3管的漏极电流。

由（2）式得到

                     (3)

n为亚阈值因子，

，V_T=kT/q ，k为波尔兹曼常数，T为温度，q为电子电荷，（W/L）_MN3和（W/L）_MN2分别为MN3管和MN2管的宽长比。

式（3）表明，I₁是具有正温度系数的电流；

由MOS管MP7、MP8 、MP9、MP10、MN4、MN5、以及电阻R2构成CTAT产生电路，产生与V_GS相关的一路电流I₂ ，V_GS具有负温度系数。

I₂=V_GS(MN4)/R2                     (4)

式中V_GS(MN4)为MN4管的栅源电压，I₂=V_GS(MN4)/R2。

在第一基准产生电路中，MOS管MP11、MP12 、MP13、MP14镜像得到PTAT产生电路和CTAT产生电路输出的两路电流I₁和I₂，I₃= I₁，I₅= I₂，求和的电流I₇流过R3，得到需要的基准电压。

                    (5)

式中：n为亚阈值因子，V_T为热电压，V_T=kT/q，k为波尔兹曼常数，T为温度，q为电子电荷，（W/L）_MN3和（W/L）_MN2分别为MN3管和MN2管的宽长比，V_GS(MN4)为MN4管的栅源电压。

从式（5）得到，只要合理调节MOS管MN2、MN3、MN4，电阻R2，R3的阻值，就可以得到一个零温度系数的电压基准。

在第二基准产生电路中，MOS管MP15、MP16 、MP17、MP18镜像得到偏置电路输出的两路电流I₁和I₂，I₄= I₁，I₆= I₂，求和的电流I₈流过由MN6、MN7 、MN8、MN9组成的电流镜，镜像I₉= I₈ 。

           (6)

式中：V_DD为电源电压；n为亚阈值因子，V_T为热电压，V_T=kT/q， k为波尔兹曼常数，T为温度，q为电子电荷，（W/L）_MN3和（W/L）_MN2分别为MN3管和MN2管的宽长比， V_GS(MN4)为MN4管的栅源电压。

从式（6）得到，只要合理调节MOS管MN2、MN3、MN4，电阻R2，R4的阻值，就可以得到一个零温度系数的电压基准。

从式（5）、式（6）得到，

 V_REF2= V_DD- V_REF1                  (7)

从式（7）得到，V_REF1和V_REF2的和正好等于电源电压V_DD，应用于两节锂电池保护芯片设计中，用于保护芯片比较器关于过充电，过放电，过电流的保护比较基准。

第一、第二、第三关断控制电路通过外加信号控制整个电路的开通和关断，在不需要基准工作的时候能够使基准模块进入休眠状态，降低整个电路的功耗。PDN和PD信号为电平相反信号，可以通过外部模块产生。

本发明与现有技术相比，具有如下的优点和有益效果：

1本发明一种适用于两节锂电池保护芯片CMOS基准源，只包含NMOS管,PMOS管和电阻，没有三极管，电路结构和制备工艺都相对简单。

2本发明一种适用于两节锂电池保护芯片CMOS基准源，第一基准产生电路和第二基准产生电路输出的基准用于分别保护芯片比较器关于过充电，过放电，过电流的保护基准，其温度系数低、功耗低。

3本发明一种适用于两节锂电池保护芯片CMOS基准源，适用于CMOS工艺实现。

附图说明

图1为本发明电路图。

附图中标记及相应的零部件名称：

1-启动电路，2-PTAT产生电路，3-CTAT产生电路，4-第一基准产生电路，5-第二基准产生电路，6-第三关断控制电路，7-第一关断控制电路，8-第二关断控制电路。

具体实施方式

下面结合实施例对本发明作进一步的详细说明，但本发明的实施方式不限于此。

实施例

如图1所示，本发明一种适用于两节锂电池保护芯片CMOS基准源，包括依次连接在V_DD电源和V_SS接地之间的启动电路1、PTAT产生电路2、CTAT产生电路3、第一基准产生电路4、第二基准产生电路5：启动电路1包括三个MOS管MP1、MP2、MN1，其中MP1的源极连接到V_DD电源，MP1栅极和漏极连接后再连接到MP2的栅极，MP2的栅极连接到MN1的栅极，MN1的源极和漏极都连接到V_SS接地，MP2的源极和漏极均与PTAT产生电路2中的MP3、MP4、MP5、MP6的栅极同时连接，而且MP2的源极与第一关断控制电路7中MP19的漏极连接；PTAT产生电路包括6个MOS管和1个电阻即：MP3、MP4、MP5、MP6、MN2、MN3、以及电阻R1，其中MP3、MP4源极相连作为电源输入端，共同连接到V_DD电源，MP5源极连接MP3漏极，MP6源极连接MP4漏极， MN2的栅极和漏极相连后与MP5的漏极连接，MN3的漏极同时与MP6的漏极、栅极相连，MN2、MN3的栅极相连，MN3的源极和电阻R1连接后，与MN2的源极共连接到V_SS接地，MP6的栅极和漏极相连后作为PTAT产生电路2的输出端口分别与CTAT产生电路3中MP7的栅极和MP8的栅极、第一基准产生电路4中MP13的栅极和MP14的栅极、第二基准产生电路5中MP15的栅极和MP16的栅极连接；CTAT产生电路3包括6个MOS管和1个电阻即MP7、MP8、MP9、MP10、MN4、MN5、以及电阻R2，其中MP7、MP9的源极相连作为电源输入端，共同连接到V_DD电源，MP8源极与MP7漏极相连，MP10源极与MP9漏极相连，MP7、MP8的栅极相连后与PTAT产生电路2的输出端口连接，MP9的栅极、MP10的栅极、MP10的漏极相连后作为CTAT产生电路3的输出端口，该输出端口与第二关断控制电路8的输出连接后分别与第一基准产生电路4中MP11的栅极和MP12的栅极、第二基准产生电路5中MP17的栅极和MP18的栅极连接，MP8的漏极分别与MN5的管栅极、MN4的漏极连接，MP10的漏极连接到MN5的漏极，MN5的源极与MN4的栅极连接后通过电阻R2连接到V_SS接地， MN4的源极连接到V_SS接地；第一基准产生电路4包括4个MOS管和一个电阻即：MP11、MP12、MP13、MP14、以及电阻R3，其中MP11、MP13源极相连作为电源输入端，共同连接到V_DD电源，MP12源极与MP11漏极连接， MP14源极与MP13漏极连接，且MP13、MP14的栅极相连后与PTAT产生电路的输出端口连接，MP12、MP14的漏极相连后作为第一基准产生电路的输出V_REF1，同时通过电阻R3与V_SS接地；第二基准产生电路5包括8个MOS管和一个电阻即：MP15、MP16、MP17、MP18、MN6、MN7、MN8、MN9、以及电阻R4，其中MP15、MP17源极相连作为电源输入端，共同连接到V_DD电源，MP16源极连接MP15漏极，MP15、MP16的栅极相连后与PTAT产生电路的输出端口连接，MP18源极连接MP17漏极，MP16、MP18的漏极相连后分别与MN6的漏极、MN6的栅极、MN7的栅极连接，MN9的漏极与MN7的源极连接，MN6的源极分别与MN8的漏极、MN8的栅极、MN9的栅极连接，并且同时与第三关断控制电路6连接，MN8的源极与MN9的源极同时与V_SS接地，MN7的漏极作为第二基准产生电路的输出V_REF2，同时通过电阻R4与V_DD电源连接；第一关断控制电路7包括一个MOS管即：MP19，MP19的源极与V_DD电源连接，MP19的栅极与PD信号连接，MN19的漏极分别与启动电路1中MP2的源极、PTAT产生电路2中连接MP3、MP4、MP5、MP6的栅极连接；第二关断控制电路8包括一个MOS管即：MP20，MP20的源极与V_DD电源连接，MP20的栅极与PD信号连接，MP20的漏极分别与CTAT产生电路中MP9的栅极和MP10的栅极、第一基准产生电路4中MP11的栅极和MP12的栅极、第二基准产生电路5中MP17的栅极和MP18的栅极连接；第三关断控制电路6包括一个MOS管即：MN10，MN10的源极与V_SS接地，MN10的栅极与PDN信号连接，MN10的漏极与第二基准产生电路5中MN8的栅极和MN9的栅极连接。

启动电路1的输出连接到PTAT产生电路2和CTAT产生电路3的输入端，在电源上电的时候PTAT产生电路2和CTAT产生电路3顺利的工作，PTAT产生电路2和CTAT产生电路3的输出端连接到第一基准产生电路4和第二基准产生电路5的输入端，第一基准产生电路4和第二基准产生电路5利用PTAT产生电路2和CTAT产生电路3输入的电流产生基准电压输出，第一关断控制电路7的输出端与PTAT产生电路2和CTAT产生电路3连接，第二关断控制电路8的输出端分别与CTAT产生电路3、第一基准产生电路4、第二基准产生电路5连接，第三关断控制电路6的输出端与第二基准产生电路5连接，通过第一关断控制电路7、第二关断控制电路8、第三关断控制电路6上连接的外加信号PD和PDN控制整个电路的开通和关断，第一基准产生电路4、第二基准产生电路5的两个输出端分别输出两节锂电池保护芯片需要的两个基准V_REF1和V_REF2，且满足V_REF1+V_REF2=V_DD。

如上述所述，便可以很好地实现本发明。

Claims (8)

1.一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：包括依次连接在V_DD电源和V_SS接地之间的启动电路（1）、PTAT产生电路（2）、CTAT产生电路（3）、第一基准产生电路（4）、第二基准产生电路（5），所述的PTAT产生电路（2）还分别与第一基准产生电路（4）、第二基准产生电路（5）连接，所述的CTAT产生电路（3）还与第二基准产生电路（5）连接，PTAT产生电路（2）和CTAT产生电路（3）的输出端连接到第一基准产生电路（4）和第二基准产生电路（5）的输入端，第一基准产生电路（4）和第二基准产生电路（5）利用PTAT产生电路（2）和CTAT产生电路（3）输入的电流产生基准电压输出；还包括分别与启动电路（1）、PTAT产生电路（2）连接的第一关断控制电路（7），分别与CTAT产生电路（3）、第一基准产生电路（4）、第二基准产生电路（5）连接的第二关断控制电路（8），在所述第二基准产生电路（5）上连接有第三关断控制电路（6）；所述的启动电路（1）包括三个MOS管，即：MP1、MP2、MN1，其中MP1的源极连接到V_DD电源，MP1栅极和漏极连接后再连接到MP2的栅极，MP2的栅极连接到MN1的栅极，MN1的源极和漏极都连接到V_SS接地，MP2的源极和漏极均与PTAT产生电路（2）连接，同时，MP2的源极与第一关断控制电路（7）连接。

2.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述PTAT产生电路（2）包括6个MOS管和1个电阻，即：MP3、MP4、MP5、MP6、MN2、MN3、以及电阻R1，其中MP3、MP4源极相连作为电源输入端，共同连接到V_DD电源，MP5源极连接MP3漏极，MP6源极连接MP4漏极，MP3、MP4、MP5、MP6的栅极相连后与第一关断控制电路（7）连接，MN2管栅极和漏极相连后与MP5的漏极连接，MN3的漏极同时与MP6的漏极、栅极相连，MN2、MN3的栅极相连，MN3的源极和电阻R1连接后，与MN2的源极共连接到V_SS接地，MP6的栅极和漏极相连后作为PTAT产生电路（2）的输出端口分别与CTAT产生电路（3）、第一基准产生电路（4）、第二基准产生电路（5）连接。

3.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述CTAT产生电路（3）包括6个MOS管和1个电阻，即MP7、MP8、MP9、MP10、MN4、MN5、以及电阻R2，其中MP7、MP9的源极相连作为电源输入端，共同连接到V_DD电源，MP8源极与MP7漏极相连，MP10源极与MP9漏极相连，MP7、MP8的栅极相连后作为CTAT产生电路（3）的输入口与PTAT产生电路（2）的输出端口连接，MP9的栅极、MP10的栅极、MP10的漏极相连后作为CTAT产生电路（3）的输出端口，该输出端口与第二关断控制电路（8）的输出连接后分别与第一基准产生电路（4）、第二基准产生电路（5）连接，MP8的漏极分别与MN5的管栅极、MN4的漏极连接，MP10的漏极连接到MN5的漏极，MN5的源极与MN4的栅极连接后通过电阻R2连接到V_SS接地， MN4的源极连接到V_SS接地。

4.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述第一基准产生电路（4）包括4个MOS管和一个电阻，即：MP11、MP12、MP13、MP14、以及电阻R3，其中MP11、MP13源极相连作为电源输入端，共同连接到V_DD电源，MP12源极与MP11漏极连接，且 MP11、MP12的栅极相连后与CTAT产生电路（3）的输出端口连接，MP14源极与MP13漏极连接，且MP13、MP14的栅极相连后与PTAT产生电路（2）的输出端口连接，MP12、MP14的漏极相连后作为第一基准产生电路（4）的输出V_REF1，同时通过电阻R3与V_SS接地。

5.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述第二基准产生电路（5）包括8个MOS管和一个电阻，即：MP15、MP16、MP17、MP18、MN6、MN7、MN8、MN9、以及电阻R4，其中MP15、MP17源极相连作为电源输入端，共同连接到V_DD电源，MP16源极连接MP15漏极，MP15、MP16的栅极相连后与PTAT产生电路（2）的输出端口连接，MP18源极连接MP17漏极，MP17、MP18的栅极相连后与CTAT产生电路（3）的输出端口连接，MP16、MP18的漏极相连后分别与MN6的漏极、MN6的栅极、MN7的栅极连接，MN9的漏极与MN7的源极连接，MN6的源极分别与MN8的漏极、MN8的栅极、MN9的栅极连接，并且同时与第三关断控制电路连接，MN8的源极与MN9的源极同时与V_SS接地，MN7的漏极作为第二基准产生电路（5）的输出V_REF2，同时通过电阻R4与V_DD电源连接。

6.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述的第一关断控制电路（7）包括一个MOS管，即：MP19，MP19的源极与V_DD电源连接，MP19的栅极与PD信号连接，MN19的漏极作为第一关断控制电路（7）的输出端口分别与启动电路（1）、PTAT产生电路（2）连接。

7.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述的第二关断控制电路（8）包括一个MOS管，即：MP20，MP20的源极与V_DD电源连接，MP20的栅极与PD信号连接，MP20的漏极作为第二关断控制电路（8）的输出端口分别与CTAT产生电路（3）、第一基准产生电路（4）、第二基准产生电路（5）连接。

8.根据权利要求1所述的一种适用于两节锂电池保护芯片CMOS基准源，其特征在于：所述的第三关断控制电路（6）包括一个MOS管即：MN10，MN10的源极与V_SS接地，MN10的栅极与PDN信号连接，MN10的漏极作为第三关断控制电路（6）的输出端口与第二基准产生电路（5）连接。

Images