[go: up one dir, main page]

KR100265598B1 - 반도체소자의 게이트전극 제조방법 - Google Patents

반도체소자의 게이트전극 제조방법 Download PDF

Info

Publication number
KR100265598B1
KR100265598B1 KR1019970030260A KR19970030260A KR100265598B1 KR 100265598 B1 KR100265598 B1 KR 100265598B1 KR 1019970030260 A KR1019970030260 A KR 1019970030260A KR 19970030260 A KR19970030260 A KR 19970030260A KR 100265598 B1 KR100265598 B1 KR 100265598B1
Authority
KR
South Korea
Prior art keywords
layer
gate electrode
forming
polysilicon layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970030260A
Other languages
English (en)
Other versions
KR19990006038A (ko
Inventor
서환석
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970030260A priority Critical patent/KR100265598B1/ko
Publication of KR19990006038A publication Critical patent/KR19990006038A/ko
Application granted granted Critical
Publication of KR100265598B1 publication Critical patent/KR100265598B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체소자의 게이트전극 제조방법에 관한 것으로서, W-폴리사이드 구조의 게이트전극을 형성함에 있어 다결정실리콘층상에 형성된 얇은 W층을 질소 플라즈마 처리하여 확산방지막인 WNX층을 형성하고, 연속적으로 W층을 형성한 후, 패턴닝하여 W층과 WNX및 다결정실리콘층 패턴으로된 게이트전극을 형성하였으므로, 게이트전극의 면저항이 감소되어 소자의 동작 특성이 향상되고, 한 번의 공정으로 W/WNX막이 형성되므로 공정 스텝이 감소하고 제조 비용 및 시간을 절감할 수 있는 이점이 있다.

Description

반도체소자의 게이트전극 제조방법
본 발명은 반도체소자의 게이트전극 제조방법에 관한 것으로서, 특히 모스전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor; 이하 MOS FET라 칭함)의 게이트전극을 다결정실리콘층과 W층의 적층 구조로 형성하되, 두층 사이의 확산방지막을 얇은 W층의 질소 플라즈마 처리하는 방법으로 형성하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 게이트전극 제조방법에 관한 것이다.
반도체소자가 고집적화되어 감에 따라 MOSFET의 게이트 전극도 폭이 줄어들고 있으나, 게이트 전극의 폭이 N배 줄어들면 게이트전극의 전기 저항이 N배 증가되어 반도체소자의 동작 속도를 떨어뜨리는 문제점이 있다. 따라서 게이트전극의 저항을 감소시키기 위하여 가장 안정적인 MOSFET 특성을 나타내는 폴리실리콘층/산화막 계면의 특성을 이용하여 폴리실리콘층과 실리사이드의 적층 구조인 폴리사이드가 저 저항 게이트로서 사용된다.
일반적으로 반도체 회로를 구성하는 트랜지스터의 기능에서 가장 중요한 기능은 전류구동능력이며, 이를 고려하여 MOSFET의 채널 폭을 조정한다. 가장 널리 쓰이는 MOSFET는 게이트 전극으로 불순물이 도핑된 폴리실리콘층을 사용하고, 소오스/드레인 영역은 반도체기판상에 불순물이 도핑된 확산 영역이 사용된다. 여기서 게이트전극의 면저항은 약 30∼70Ω/□정도이며, 소오스/드레인 영역의 면저항은 N+의 경우에는 약 70∼150Ω/□, P+의 경우 약 100∼250Ω/□ 정도이며, 게이트전극이나 소오스/드레인 영역 상에 형성되는 콘택의 경우에는 콘택 저항이 하나의 콘택당 약 30∼70Ω/□ 정도이다.
이와 같이 게이트전극과 소오스/드레인 영역의 높은 면저항 및 콘택 저항을 감소시키기 위하여 실리사이드(salicide, self-aligned silicide) 방법이나 선택적 금속막 증착 방법으로 게이트전극과 소오스/드레인 영역의 상부에만 금속 실리사이드막을 형성하여 MOS FET의 전류구동능력을 증가시켰다. 이러한 실리사이드중에서 TiSi2는 저항이 가장 낮고, 비교적 열 안정성이 우수하고 제조방법이 용이하여 가장 각광받고 있다.
Ti 실리사이드를 사용하면 게이트전극과 소오스/드레인 영역의 면저항을 약 5Ω/□, 콘택 저항은 콘택당 약 3Ω/□ 이하로 현저하게 감소되어 MOSFET의 전류구동능력이 40% 이상 증가되므로 MOSFET의 고집적화가 가능하다.
따라서 기가급 이상의 DRAM 소자나, 고집적화와 동시에 고속동작이 요구되는 로직 소자에서는 게이트전극과 소오스/드레인 영역의 표면에 실리사이드막을 형성하여 면저항을 낮추어 줄 필요성이 증가되고 있으며, 상기 Ti실리사이드막 보다 열적 안정성이 우수한 W-실리사이드막이 게이트전극으로 사용되기도 하지만 실리사이드막 자체의 저항이 통상의 금속보다는 높아 기가급 이상의 소자에서는 열적 안정성이 우수하고, 저항이 낮은 W층을 사용하기도 한다.
도시되어 있지는 않으나, 종래의 W층을 이용한 게이트전극 제조방법을 살펴보면 다음과 같다.
먼저, 반도체기판 상에 게이트산화막을 형성하고, 그 상부에 게이트전극이 되는 도핑된 다결정실리콘층을 형성한 후, 상기 다결정실리콘층 상에 확산방지막으로 TiN 이나 WNX층을 반응성 스퍼터링 방법으로 형성하고, W층을 형성하고, 패턴닝하여 W층과 확산방지막 및 다결정실리콘층 패턴으로된 게이트전극을 형성한다.
상기와 같이 종래 기술에 따른 반도체소자의 저저항 게이트전극으로 다결정실리콘층과 확산방지막 및 W층의 적층 구조를 사용하는데, 적층막이 다양하여 적층 공정시 불량 발생의 요인이 증가되고, 공정이 복잡하여 수율이 떨어지는 등의 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 다결정실리콘층과 W층의 적층 구조로된 게이트전극을 형성하되, 별도의 확산방지막 증착공정 없이 W/WNX/poly-Si 구조의 위드라인을 형성하여 공정이 간단하고, 확산방지가 이루어져 소자의 특성이 향상되어 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있는 반도체소자의 게이트전극 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 게이트전극 제조방법의 특징은, 반도체기판 상에 게이트산화막을 형성하는 공정과, 상기 게이트산화막 상에 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층 상에 제1W층을 소정 두께 형성하는 공정과, 상기 제1W층을 질소 플라즈마 처리하여 WNX층을 형성하는 공정과, 상기 WNX층 상에 제2W층을 형성하는 공정과, 상기 제2W층과 WNX층 및 다결정실리콘층을 순차적으로 게이트 패턴닝 마스크로 사진식각하여 게이트전극을 형성하는 공정을 구비함에 있다.
이하, 본 발명에 따른 반도체소자의 게이트전극 제조방법에 관하여 상세히 설명한다.
먼저, 반도체기판 상에 게이트 산화막과 다결정실리콘을 증착한 후, 자연산화막과 불순물 제거를 위한 세척 공정을 실시하고, 텅스텐 증착용 스퍼터링 챔버에서 제1W층을 30∼100Å 정도 두께로 증착한다. 여기서 상기 다결정실리콘층 형성을 위한 소스 가스로는 SiH4, Si2H6또는 SiH2Cl2가스를 사용하며, 상기의 다결정실리콘층은 PH3나 AsH3등의 가스를 혼합 사용하여 P이나 As가 불순물로 포함된다. 또한, 상기 다결정실리콘층을 언도프트로 형성하고 후에 이온주입으로 도핑할 수도 있다.
또한 상기 제1W층은 스퍼터링 방법이나 WF6와 SiH4또는 H2가스를 사용하는 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 칭함) 방법으로 형성할 수도 있다.
그다음 상기의 챔버에서 상기 제1W층을 1mTorr∼10Torr 질소 분위기에서, DC 나 RF 또는 마이크로파 등의 파워를 50∼1000W 파워로 질소 플라즈마 처리하면 30∼100Å정도의 얇은 제1W층은 대부분 WNX막으로 바뀌게하고, 이 후 같은 챔버에서 300∼1000Å 정도 두께의 제2W층을 제1W층과 같은 방법으로 증착하여 게이트 전극의 증착 공정을 완료한다. 이때 상기 WNX막은 비정질 구조를 가지며 50Å 이하의 얇은 두께에서도 텅스텐과 실리콘 사이의 우수한 확산방지막 성능을 나타내게 된다.
그후, 상기 제2W층과 WNX층 및 다결정실리콘층을 게이트 패턴닝 마스크를 사용하여 순차적으로 패턴닝하여 게이트전극을 형성한다.
상기와 같이 형성된 W/WNX/폴리-Si 구조의 워드라인은 면저항이 기존의 폴리사이드 구조의 워드라인에 비하여 1/5∼1/10 정도로 매우 작다.
이상에서 설명한 바와 같이, 본 발명에 따른 W-폴리사이드 구조의 게이트전극을 구비하는 반도체소자의 제조방법은 얇은 W층을 질소 플라즈마 처리하여 확산방지막인 WNX층을 형성하고, 연속적으로 W층을 형성하였으므로, 게이트전극의 면저항이 감소되어 소자의 동작 특성이 향상되고, 한 번의 공정으로 W/WNX막이 형성되므로 공정 스텝이 감소하고 제조 비용 및 시간을 절감할 수 있는 이점이 있다.

Claims (9)

  1. 반도체기판상에 게이트 산화막을 형성하는 공정과, 상기 게이트산화막상에 다결정실리콘층을 형성하는 공정과, 상기 다결정실리콘층 상에 제1W층을 소정 두께 형성하는 공정과, 상기 제1W층을 질소 플라즈마 처리하여 WNX층을 형성하는 공정과, 상기 WNX층 상에 제2W층을 형성하는 공정과, 상기 제2W층과 WNX층 및 다결정실리콘층을 순차적으로 게이트 패턴닝 마스크로 사진식각하여 게이트전극을 형성하는 공정을 구비하는 반도체소자의 게이트전극 제조방법.
  2. 제1항에 있어서, 상기 다결정실리콘층을 SiH4, Si2H6또는 SiH2Cl2가스를 소스 가스로 사용하여 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  3. 제1항에 있어서, 상기 다결정실리콘층 형성시 PH3나 AsH3등의 가스를 혼합 사용하여 P 이나 As가 불순물로 포함되도록 하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  4. 제1항에 있어서, 상기 다결정실리콘층을 언도프트로 형성하고 후에 이온주입으로 도핑하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  5. 제1항에 있어서, 상기 다결정실리콘층 형성후에 자연산화막과 불순물 제거를 위한 세척 공정을 실시하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  6. 제1항에 있어서, 상기 제1W층을 30∼100Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  7. 제1항에 있어서, 상기 질소 플라즈마 처리 공정은 1mTorr∼10Torr 질소 분위기에서, DC 나 RF 또는 마이크로파로 50∼1000W 파워로 처리하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  8. 제1항에 있어서, 상기 제2W층을 300∼1000Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
  9. 제1항에 있어서, 상기 제1 및 제2W층을 스퍼터링 방법이나 WF6와 SiH4또는 H2가스를 사용하는 CVD 방법으로 형성하는 것을 특징으로 하는 반도체소자의 게이트전극 제조방법.
KR1019970030260A 1997-06-30 1997-06-30 반도체소자의 게이트전극 제조방법 Expired - Fee Related KR100265598B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030260A KR100265598B1 (ko) 1997-06-30 1997-06-30 반도체소자의 게이트전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030260A KR100265598B1 (ko) 1997-06-30 1997-06-30 반도체소자의 게이트전극 제조방법

Publications (2)

Publication Number Publication Date
KR19990006038A KR19990006038A (ko) 1999-01-25
KR100265598B1 true KR100265598B1 (ko) 2000-10-02

Family

ID=19513003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030260A Expired - Fee Related KR100265598B1 (ko) 1997-06-30 1997-06-30 반도체소자의 게이트전극 제조방법

Country Status (1)

Country Link
KR (1) KR100265598B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393964B1 (ko) * 2000-12-18 2003-08-06 주식회사 하이닉스반도체 에스램 소자의 게이트 형성 방법
KR100696763B1 (ko) * 2001-06-22 2007-03-19 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법

Also Published As

Publication number Publication date
KR19990006038A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6306743B1 (en) Method for forming a gate electrode on a semiconductor substrate
US6713392B1 (en) Nitrogen oxide plasma treatment for reduced nickel silicide bridging
KR0147626B1 (ko) 타이타늄 카본 나이트라이드 게이트전극 형성방법
US6602754B1 (en) Nitrogen implant into nitride spacer to reduce nickel silicide formation on spacer
US6432817B1 (en) Tungsten silicide barrier for nickel silicidation of a gate electrode
US5079617A (en) Multiple layer electrode structure for semiconductor device and method of manufacturing thereof
US6383880B1 (en) NH3/N2-plasma treatment for reduced nickel silicide bridging
US6661067B1 (en) Nitrogen-plasma treatment for reduced nickel silicide bridging
KR100265598B1 (ko) 반도체소자의 게이트전극 제조방법
US6087259A (en) Method for forming bit lines of semiconductor devices
KR100327588B1 (ko) 반도체 소자의 텅스텐 게이트 전극 형성방법
US6627504B1 (en) Stacked double sidewall spacer oxide over nitride
KR100706823B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR100313943B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100696763B1 (ko) 반도체소자의 게이트전극 형성방법
US6730587B1 (en) Titanium barrier for nickel silicidation of a gate electrode
KR100333549B1 (ko) 반도체소자의 비트라인 형성방법
JPH08130216A (ja) 半導体装置およびその製造方法
KR20040001861A (ko) 금속게이트전극 및 그 제조 방법
KR100203910B1 (ko) 모스 전계 효과 트랜지스터의 제조방법
KR100431309B1 (ko) 반도체디바이스의금속배선형성방법
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
KR100431085B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR100362934B1 (ko) 반도체소자의제조방법
KR100197996B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970630

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970829

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970630

Comment text: Patent Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19991119

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000428

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000616

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000617

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030520

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050523

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060522

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070518

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080527

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090526

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090526

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110509