KR20040001861A - 금속게이트전극 및 그 제조 방법 - Google Patents
금속게이트전극 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040001861A KR20040001861A KR1020020037195A KR20020037195A KR20040001861A KR 20040001861 A KR20040001861 A KR 20040001861A KR 1020020037195 A KR1020020037195 A KR 1020020037195A KR 20020037195 A KR20020037195 A KR 20020037195A KR 20040001861 A KR20040001861 A KR 20040001861A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- polysilicon
- gate electrode
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 121
- 239000002184 metal Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 50
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 18
- 229910052721 tungsten Inorganic materials 0.000 claims description 16
- 239000010937 tungsten Substances 0.000 claims description 16
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 12
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 6
- 230000001939 inductive effect Effects 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 4
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 3
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 3
- 229910021334 nickel silicide Inorganic materials 0.000 claims description 3
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021350 transition metal silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
- H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
- H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 폴리실리콘막과 배리어막의 반응을 억제하는데 적합한 금속게이트전극 및 그 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 금속게이트전극의 제조 방법은 반도체기판상에 게이트산화막을 형성하는 단계, 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막상에 금속실리사이드막과 배리어막의 적층막을 형성하는 단계, 및 상기 배리어막상에 금속전극막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 금속게이트전극을 갖는 반도체소자 및 그 제조 방법에 관한 것이다.
일반적으로 MOS 구조의 트랜지스터의 온/오프(On/Off)를 위한 전원을 인가하는 게이트의 경우 게이트산화막상에 폴리실리콘을 전극으로 사용하나, 인가된 신호의 전달시 지연시간을 줄이기 위하여 전체 배선저항이 낮아야 하므로 폴리실리콘막에 비해 저항이 낮은 텅스텐실리사이드막(W-silicide)과 같은 금속실리사이드막이나 텅스텐막(W)과 같은 저저항 금속막을 폴리실리콘막상에 형성하여 전체 배선저항을 감소시키고 있다. 이하, 폴리실리콘막과 금속실리사이드막 구조를 폴리사이드(또는 살리사이드) 게이트전극이라 하고, 폴리실리콘막과 금속막 구조를 금속게이트전극이라 한다.
금속게이트전극은 폴리사이드 게이트전극에 비해 저저항 금속막의 낮은 비저항으로 인해 소자의 동작 속도를 향상시키고, 소자의 집적도 증가에 유리하다.
한편, 금속게이트전극을 사용하는 경우에는 후속 열공정에서 금속막과 폴리실리콘막 사이의 반응을 억제시켜 주기 위한 배리어막이 반드시 필요하게 되므로, 통상적으로 금속게이트전극의 적층 순서는 폴리실리콘막, 배리어막, 금속막의 순서가 된다.
도 1은 종래기술에 따른 금속게이트전극을 도시한 도면이다.
도 1에 도시된 바와 같이, 반도체기판(11)상에 게이트산화막(12)이 형성되고, 게이트산화막(12)상에 폴리실리콘막(13)이 형성되며, 폴리실리콘막(13)상에 배리어막(14)과 금속막(15)이 순차적으로 적층된다. 여기서, 금속막(15)으로는 열안정성이 우수하고 비저항이 낮은 텅스텐막을 이용하며, 배리어막(14)으로는 텅스텐나이트라이드막(WN), 탄탈륨나이트라이드막(TaN), 몰리브덴나이트라이드막(MoN)과 같은 내열금속나이트라이드막 또는 티타늄나이트라이드막(TiN)을 이용한다.
도 2a 내지 도 2d는 금속-실리콘-질소의 삼원계 배리어막의 상태도를 나타내고 있다.
먼저 도 2a의 W-Si-N의 상태도를 살펴보면, 텅스텐나이트라이드막인 WN, W2N과 실리콘(Si) 사이에 타이라인(tie line; t)이 존재하지 않음을 알 수 있다. 이는 텅스텐나이트라이드막과 폴리실리콘막이 접해 있을 때 후속 열공정이 가해지면 WSi2, W5Si3과 같은 텅스텐실리사이드막과 Si3N4과 같은 실리콘나이트라이드막이 생성되는 반응이 일어나게 됨을 의미한다. 실리콘나이트라이드막은 높은 유전율을 갖는 절연막이므로, 실리콘나이트라이드막의 생성은 게이트전극을 통한 신호 전달을 방해하여 트랜지스터의 구동 특성을 열화시키고 궁극적으로 소자의 신뢰성을 크게 열화시키는 문제가 있다.
도 2b의 탄탈륨나이트라이드막, 도 2c의 몰리브덴나이트라이드막, 도 2d의 티타늄나이트라이드막도 역시 실리콘과 타이라인이 존재하지 않으므로, 텅스텐나이트라이드막과 동일한 문제점을 유발시킨다.
따라서, 금속게이트전극을 사용하기 위해서는 폴리실리콘막과 반응하지 않은 배리어막이 요구되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, 폴리실리콘막과 배리어막의 반응을 억제하는데 적합한 금속게이트전극 및 그 제조 방법을 제공함에 그 목적이 있다.
도 1은 종래기술에 따른 금속게이트전극의 구조를 도시한 도면,
도 2a 내지 도 2d는 배리어막의 상태도,
도 3은 본 발명의 실시예에 따른 금속게이트전극의 구조를 도시한 도면,
도 4는 도 3에 도시된 금속게이트전극의 제1 방법에 따른 제조 공정 흐름도,
도 5는 도 3에 도시된 금속게이트전극의 제2 방법에 따른 제조 공정 흐름도,
도 6은 도 3에 도시된 금속게이트전극의 제3 방법에 따른 제조 공정 흐름도,
도 7은 도 3에 도시된 금속게이트전극의 제4 방법에 따른 제조 공정 흐름도,
도 8은 도 3에 도시된 금속게이트전극의 제5 방법에 따른 제조 공정 흐름도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 게이트산화막
23 : 폴리실리콘막 24 : 금속실리사이드막
25 : 배리어막 26 : 금속전극막
상기 목적을 달성하기 위한 본 발명의 금속게이트전극은 폴리실리콘막, 폴리실리콘막상의 금속실리사이드막, 금속실리사이드막상의 배리어막, 배리어막상의 금속전극막을 포함함을 특징으로 하고, 상기 금속실리사이드막은 텅스텐실리사이드막, 탄탈륨실리사이드막, 몰리브덴실리사이드막, 티타늄실리사이드막, 코발트실리사이드막, 니켈실리사이드막, 팔라듐실리사이드막 및 플라티늄실리사이드막로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 한다.
그리고, 본 발명의 금속게이트전극의 형성 방법은 반도체기판상에 게이트산화막을 형성하는 단계, 상기 게이트산화막상에 폴리실리콘막을 형성하는 단계, 상기 폴리실리콘막상에 금속실리사이드막과 배리어막의 적층막을 형성하는 단계, 및 상기 배리어막상에 금속전극막을 형성하는 단계를 포함함을 특징으로 하며, 상기 금속실리사이드막과 배리어막의 적층막을 형성하는 단계는, 상기 폴리실리콘막상에금속막을 증착하는 단계, 열처리를 통해 상기 금속막과 상기 폴리실리콘막의 반응을 유도하여 상기 금속실리사이드막을 형성하는 단계, 및 상기 금속실리사이드막상에 상기 배리어막을 증착하는 단계를 포함하거나, 상기 폴리실리콘막상에 금속막을 증착하는 단계, 상기 금속막상에 상기 배리어막을 증착하는 단계, 및 열처리를 통해 상기 금속막과 상기 폴리실리콘막의 반응을 유도하여 상기 금속실리사이드막을 형성하는 단계를 포함하거나, 상기 폴리실리콘막상에 상기 금속실리사이드막을 증착하는 단계, 및 상기 금속막상에 상기 배리어막을 증착하는 단계를 포함하거나, 또는 상기 폴리실리콘막상에 금속막을 증착하는 단계, 및 질소 분위기에서 열처리하여 상기 금속실리사이드막과 상기 배리어막의 적층막을 동시에 형성하는 단계를 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 금속게이트전극을 도시한 도면이다.
도 3을 참조하면, 반도체기판(21)상에 게이트산화막(22)이 형성되고, 게이트산화막(22)상에 폴리실리콘막(23)이 형성되며, 폴리실리콘막(23)상에 금속실리사이드막(24)이 형성된다.
그리고, 금속실리사이드막(24)상에 배리어막(25)과 금속전극막(26)이 순차적으로 적층된다.
도 3에서, 금속실리사이드막(24)은 폴리실리콘막(23)과 열역학적으로 안정한 계면을 형성하는 물질로, 예컨대 텅스텐실리사이드막, 탄탈륨실리사이드막, 몰리브덴실리사이드막과 같은 내열금속실리사이드막, 티타늄실리사이드막, 코발트실리사이드막과 같은 전이금속실리사이드막, 니켈실리사이드막, 팔라듐실리사이드막, 플라티늄실리사이드막과 같은 노블금속에 가까운 노블금속실리사이드막을 이용한다.
그리고, 배리어막(25)으로는 텅스텐나이트라이드막(WN), 탄탈륨나이트라이드막(TaN), 몰리브덴나이트라이드막(MoN)과 같은 내열금속나이트라이드막 또는 티타늄나이트라이드막(TiN)을 이용한다. 그리고, 금속전극막(26)으로는 열안정성이 우수하고 비저항이 낮은 텅스텐막을 이용한다.
도 4는 도 3에 도시된 금속게이트전극의 제1 방법에 따른 제조 방법을 도시한 공정 흐름도이다.
도 4에 도시된 바와 같이, 반도체기판상에 게이트산화막을 형성한 후(31), 게이트산화막상에 폴리실리콘막을 형성한다(32).
그리고, 폴리실리콘막상에 물리기상증착법으로 티타늄막을 증착한 후(33), 500℃∼900℃의 온도에서 열처리하여 티타늄실리사이드막을 형성한다(34).
다음으로, 티타늄실리사이드막상에 배리어막을 형성하는데, 물리기상증착법 또는 화학기상증착법으로 티타늄나이트라이드막을 증착한다(35).
다음으로, 티타늄나이트라이드막상에 금속막으로서 텅스텐막을 증착한다(36).
도 5는 도 3에 도시된 금속게이트전극의 제2 방법에 따른 제조 방법을 도시한 공정 흐름도이다.
도 5를 참조하면, 반도체기판상에 게이트산화막을 형성한 후(41), 게이트산화막상에 폴리실리콘막을 형성한다(42).
그리고, 폴리실리콘막상에 물리기상증착법(PVD)으로 티타늄막을 증착한 후(43), 티타늄막상에 배리어막으로서 물리기상증착법(PVD) 또는 화학기상증착법(CVD)으로 티타늄나이트라이드막을 증착한다(44).
다음으로, 500℃∼900℃의 온도에서 열처리하여 티타늄막내 티타늄과 폴리실리콘막내 실리콘의 반응을 유도하여 티타늄실리사이드막을 형성한다(45).
다음으로, 티타늄나이트라이드막상에 금속막으로서 텅스텐막을 증착한다.
도 6은 도 3에 도시된 금속게이트전극의 제3 방법에 따른 제조 방법을 도시한 공정 흐름도이다.
도 6을 참조하면, 반도체기판상에 게이트산화막을 형성한 후(51), 게이트산화막상에 폴리실리콘막을 형성한다(52).
그리고, 폴리실리콘막상에 500℃∼700℃의 온도에서 화학기상증착법(CVD)으로 티타늄실리사이드막을 증착한 후(53), 티타늄실리사이드막상에 물리기상증착법 또는 화학기상증착법으로 티타늄나이트라이드막을 증착한다(54).
여기서, 화학기상증착법으로 티타늄실리사이드막을 증착하는 원리는, 폴리실리콘막상에 티타늄막을 500℃∼700℃의 온도에서 화학기상증착법(CVD)으로 증착하면, 증착온도가 500℃∼700℃이므로 티타늄막 증착과 동시에 인시튜(In-situ)로 티타늄막이 폴리실리콘막과 반응하여 티타늄실리사이드막을 형성시키키는 것이다.
다음으로, 티타늄나이트라이드막상에 금속막으로서 텅스텐막을 증착한다(55).
도 7은 도 3에 도시된 금속게이트전극의 제4 방법에 따른 제조 방법을 도시한 공정 흐름도이다.
도 7을 참조하면, 반도체기판상에 게이트산화막을 형성한 후(61), 게이트산화막상에 폴리실리콘막을 형성한다(62).
그리고, 폴리실리콘막상에 티타늄막을 증착한 후(63), 질소 분위기에서 500℃∼900℃의 온도로 열처리하여 티타늄실리사이드막과 티타늄나이트라이드막의 이중막을 동시에 형성한다(64).
다음으로, 티타늄나이트라이드막상에 금속막으로서 텅스텐막을 증착한다(65).
전술한 제1 방법 내지 제4 방법은 게이트패터닝 과정을 수행하기 전에 금속실리사이드막을 형성하고 있으나, 도 8에 도시된 제5 방법은 게이트전극 패터닝공정 이후에 이루어지는 고온의 열공정들에 의해 폴리실리콘막과 그 위에 증착한 금속막이 반응하여 금속실리사이드막을 형성한다.
도 8에 도시된 바와 같이, 반도체기판상에 게이트산화막을 형성한 후(71), 게이트산화막상에 폴리실리콘막을 형성한다(72). 그리고, 폴리실리콘막상에 티타늄막과 티타늄나이트라이드막을 차례로 형성한 후(73), 티타늄나이트라이드막상에 텅스텐막을 증착한다(74).
계속해서, 텅스텐막상에 게이트전극을 정의하는 마스크를 형성한 후, 게이트패터닝 과정을 진행한다(75). 즉, 금속전극막, 배리어막, 금속막 및 폴리실리콘막을 순차적으로 식각하여 게이트전극을 형성한다.
다음으로, 후속 열처리를 통해 폴리실리콘막과 금속막의 반응을 유도하여 금속실리사이드막을 형성한다. 이때, 후속 열처리는 500℃∼900℃의 온도범위에서 이루어지는 후속 열공정들, 예를 들면 게이트패터닝 과정후 이루어지는 반도체소자 제조 공정중의 활성화 열처리, 게이트재산화 열처리 등이다.
따라서, 금속실리사이드막이 형성됨에 따라 폴리실리콘막과 배리어막의 반응을 억제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 폴리실리콘막, 배리어막, 금속막의 순서로 적층된 금속게이트전극에서 폴리실리콘막과 배리어막사이에 금속실리사이드막을 삽입하므로써 금속게이트전극의 열안정성을 향상시킬 수 있는 효과가 있다.
또한, 후속 열공정시 폴리실리콘막과 배리어막 사이에 실리콘나이트라이드막과 같은 반응물이 형성되는 것을 억제하므로써 소자의 동작속도 및 신뢰성을 향상시킬 수 있는 효과가 있다.
Claims (13)
- 폴리실리콘막,상기 폴리실리콘막상의 금속실리사이드막;상기 금속실리사이드막상의 배리어막; 및상기 배리어막상의 금속전극막을 포함함을 특징으로 하는 금속게이트전극.
- 제1항에 있어서,상기 금속실리사이드막은 텅스텐실리사이드막, 탄탈륨실리사이드막, 몰리브덴실리사이드막, 티타늄실리사이드막, 코발트실리사이드막, 니켈실리사이드막, 팔라듐실리사이드막 및 플라티늄실리사이드막로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 금속게이트전극.
- 제1항에 있어서,상기 배리어막은 텅스텐나이트라이드막, 탄탈륨나이트라이드막, 몰리브덴나이트라이드막 및 티타늄나이트라이드막으로 이루어진 그룹중에서 선택된 하나인 것을 특징으로 하는 금속게이트전극.
- 반도체기판상에 게이트산화막을 형성하는 단계;상기 게이트산화막상에 폴리실리콘막을 형성하는 단계;상기 폴리실리콘막상에 금속실리사이드막과 배리어막의 적층막을 형성하는 단계; 및상기 배리어막상에 금속전극막을 형성하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
- 제4항에 있어서,상기 금속실리사이드막과 배리어막의 적층막을 형성하는 단계는,상기 폴리실리콘막상에 금속막을 증착하는 단계;열처리를 통해 상기 금속막과 상기 폴리실리콘막의 반응을 유도하여 상기 금속실리사이드막을 형성하는 단계; 및상기 금속실리사이드막상에 상기 배리어막을 증착하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
- 제4항에 있어서,상기 금속실리사이드막과 배리어막의 적층막을 형성하는 단계는,상기 폴리실리콘막상에 금속막을 증착하는 단계;상기 금속막상에 상기 배리어막을 증착하는 단계; 및열처리를 통해 상기 금속막과 상기 폴리실리콘막의 반응을 유도하여 상기 금속실리사이드막을 형성하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
- 제4항에 있어서,상기 금속실리사이드막과 배리어막의 적층막을 형성하는 단계는,상기 폴리실리콘막상에 상기 금속실리사이드막을 증착하는 단계; 및상기 금속막상에 상기 배리어막을 증착하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
- 제4항에 있어서,상기 금속실리사이드막과 배리어막의 적층막을 형성하는 단계는,상기 폴리실리콘막상에 금속막을 증착하는 단계; 및질소 분위기에서 열처리하여 상기 금속실리사이드막과 상기 배리어막의 적층막을 동시에 형성하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 금속막을 증착하는 단계는, 물리기상증착법을 통해 이루어짐을 특징으로 하는 금속게이트전극의 제조 방법.
- 제5항 또는 제6항에 있어서,상기 열처리는, 500℃∼900℃의 온도에서 이루어짐을 특징으로 하는 금속게이트전극의 제조 방법.
- 제7항에 있어서,상기 금속실리사이드막을 증착하는 단계는,500℃∼700℃의 온도에서 화학기상증착법을 통해 이루어짐을 특징으로 하는 금속게이트전극의 제조 방법.
- 제8항에 있어서,상기 질소 분위기에서 열처리시, 500℃∼900℃의 온도에서 실시함을 특징으로 하는 금속게이트전극의 형성 방법.
- 반도체기판상에 게이트산화막을 형성하는 단계;상기 게이트산화막상에 폴리실리콘막을 형성하는 단계;상기 폴리실리콘막상에 금속막과 배리어막을 차례로 형성하는 단계;상기 배리어막상에 금속전극막을 형성하는 단계;상기 금속전극막, 배리어막, 금속막 및 상기 폴리실리콘막을 순차적으로 식각하여 게이트전극을 형성하는 단계; 및열처리를 통해 상기 폴리실리콘막과 상기 금속막의 반응을 유도하여 금속실리사이드막을 형성하는 단계를 포함함을 특징으로 하는 금속게이트전극의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037195A KR20040001861A (ko) | 2002-06-29 | 2002-06-29 | 금속게이트전극 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020037195A KR20040001861A (ko) | 2002-06-29 | 2002-06-29 | 금속게이트전극 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040001861A true KR20040001861A (ko) | 2004-01-07 |
Family
ID=37313593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020037195A Ceased KR20040001861A (ko) | 2002-06-29 | 2002-06-29 | 금속게이트전극 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040001861A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100683488B1 (ko) * | 2005-06-30 | 2007-02-15 | 주식회사 하이닉스반도체 | 폴리메탈 게이트전극 및 그의 제조 방법 |
| KR100693878B1 (ko) * | 2004-12-08 | 2007-03-12 | 삼성전자주식회사 | 낮은 저항을 갖는 반도체 장치 및 그 제조 방법 |
| KR100723807B1 (ko) * | 2004-09-30 | 2007-05-31 | 가부시키가이샤 트리케미컬 겐큐쇼 | 막형성재료, 막형성방법 및 소자 |
| US7534709B2 (en) | 2003-05-29 | 2009-05-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US7638433B2 (en) | 2006-12-28 | 2009-12-29 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
-
2002
- 2002-06-29 KR KR1020020037195A patent/KR20040001861A/ko not_active Ceased
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7534709B2 (en) | 2003-05-29 | 2009-05-19 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100723807B1 (ko) * | 2004-09-30 | 2007-05-31 | 가부시키가이샤 트리케미컬 겐큐쇼 | 막형성재료, 막형성방법 및 소자 |
| KR100693878B1 (ko) * | 2004-12-08 | 2007-03-12 | 삼성전자주식회사 | 낮은 저항을 갖는 반도체 장치 및 그 제조 방법 |
| KR100683488B1 (ko) * | 2005-06-30 | 2007-02-15 | 주식회사 하이닉스반도체 | 폴리메탈 게이트전극 및 그의 제조 방법 |
| US7638433B2 (en) | 2006-12-28 | 2009-12-29 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| US6432817B1 (en) | Tungsten silicide barrier for nickel silicidation of a gate electrode | |
| KR100281899B1 (ko) | 금속실리사이드막위에응집방지층을갖춘게이트전극및그형성방법 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| US20090200672A1 (en) | Method for manufacturing semiconductor device | |
| KR100505449B1 (ko) | 반도체 소자의 폴리사이드 게이트 전극 형성방법 | |
| KR100630532B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
| US6730587B1 (en) | Titanium barrier for nickel silicidation of a gate electrode | |
| US6541866B1 (en) | Cobalt barrier for nickel silicidation of a gate electrode | |
| JPH1056017A (ja) | 半導体素子のビットライン及びその製造方法 | |
| KR100318273B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR0176197B1 (ko) | 반도체 소자의 금속 배선층 형성 방법 | |
| JPH10214833A (ja) | 半導体装置用配線構造及びその製造方法 | |
| KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100518220B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100257754B1 (ko) | 반도체 장치의 금속 게이트 전극 형성방법 | |
| KR100646984B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100477833B1 (ko) | 반도체소자의장벽금속막형성방법 | |
| KR100321720B1 (ko) | 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법 | |
| KR20030000124A (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100268802B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20000045304A (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100291516B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JPH09293722A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20020629 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20070315 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20020629 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20080130 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20080410 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20080130 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |