KR100262812B1 - 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 - Google Patents
에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 Download PDFInfo
- Publication number
- KR100262812B1 KR100262812B1 KR1019980047934A KR19980047934A KR100262812B1 KR 100262812 B1 KR100262812 B1 KR 100262812B1 KR 1019980047934 A KR1019980047934 A KR 1019980047934A KR 19980047934 A KR19980047934 A KR 19980047934A KR 100262812 B1 KR100262812 B1 KR 100262812B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- pad
- lead frame
- molding
- molding part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000465 moulding Methods 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 29
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920001187 thermosetting polymer Polymers 0.000 claims abstract description 15
- 238000005452 bending Methods 0.000 claims abstract description 3
- 238000005520 cutting process Methods 0.000 claims abstract description 3
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 16
- 239000000919 ceramic Substances 0.000 abstract description 7
- 239000000853 adhesive Substances 0.000 description 19
- 230000001070 adhesive effect Effects 0.000 description 19
- 229920006336 epoxy molding compound Polymers 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 239000006071 cream Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000012858 packaging process Methods 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- QBWKPGNFQQJGFY-QLFBSQMISA-N 3-[(1r)-1-[(2r,6s)-2,6-dimethylmorpholin-4-yl]ethyl]-n-[6-methyl-3-(1h-pyrazol-4-yl)imidazo[1,2-a]pyrazin-8-yl]-1,2-thiazol-5-amine Chemical compound N1([C@H](C)C2=NSC(NC=3C4=NC=C(N4C=C(C)N=3)C3=CNN=C3)=C2)C[C@H](C)O[C@H](C)C1 QBWKPGNFQQJGFY-QLFBSQMISA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229940125846 compound 25 Drugs 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
소형화가 가능하고 방습성이 향상된 에어캐비티를 가지는 플라스틱 패키지베이스 및 그 제조방법에 대해 개시한다. 이는 양측 가장자리에 사이드레일을 가지며, 서포트바아에 지지되고 반도체칩이 본딩되는 제1패드보다 제1리이드의 선단이 높게 단차지도록 제1리이드프레임(100)을 절곡형성하는 단계와; 제1패드의 가장자리로부터 단차진 제1리이드(120)의 절곡부까지 제1리이드의 선단부 상면이 노출되도록 열경화성수지로 제1몰딩부(130)를 형성하는 단계와; 제1몰딩부의 외측으로 제1리이드가 소정길이 돌출되도록 제1리이드를 절단하는 단계와; 제1리이드들이 절단된 제1리이드프레임을 제2패드 및 제2리이드들이 마련된 제2리이드프레임(200)에 대응부착시키는 단계와; 제2리이드프레임에 부착된 제1리이드프레임으로부터 사이드레일을 제거시키는 단계와; 제1몰딩부로부터 돌출된 제1리이드들을 매입시키고 제2리이드들이 소정길이 돌출되도록 열경화성수지로 몰딩하여 측벽(400)을 형성하는 단계;를 포함한다. 이러한 베이스 제조방법은 종래 기술의 생산성, 신뢰성, 수율을 개선하고 원가를 대폭 절감한다. 또한 세라믹 패키지처럼 보톰(BOTTOM) 리드 배치가 가능하여 종래 기술의 걸 윙(GULL WING)리이드 형태 패키지 보다 BOARD 실장 면적을 축소하는 소형화가 가능하다. 그리고 제1몰딩부의 1차몰딩과정과 측벽의 2차 몰딩과정을 통해 베이스의 공정이 이루어짐으로써, 방습성이 대폭 향상된다.
Description
본 발명은 에어 캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법에 관한 것으로써, 특히 중첩되는 두 개의 리이드프레임과 프라스틱(PLASTIC) 몰딩구조를 채용하면서 수율이 향상되고 소형화가 가능하며 방습효과가 향상된 에어캐비티를 가지는 플라스틱 패키지 베이스및 그 제조방법에 관한 것이다.
통상의 플라스틱 패키지가 리드프레임(LEAD FRAME)에 반도체 칩을 본딩하고 열경화성 수지로 전체를 봉지하는 것과는 다르게 고주파 성능의 반도체 소자 특히 갈륨비소반도체는 그 성능의 보호및 제품화를 위해 반도체 칩의 활성 표면에 패키지 재료의 접촉이 없는 에어캐비티 패키지(AIR CAVITY PACKAGE)에 채용된다. 이러한 에어캐비티형 패키지는 캐비티가 형성된 패키지 베이스에 반도체 칩을 본딩하고 덮개를 씌워 공기를 내포한채로 봉함(SEALING)을 하는 형태로 주로 세라믹 재료로 만들어 진다.
이러한 세라믹 패키지의 일예가 도1에 개략적으로 도시되어 있다. 이는 먼저 에어캐비티(1)가 형성되도록 성형된 소결전의 세라믹 판(2)에 금속 파우더를 내포한 전도성 잉크로 회로패턴(2a)을 인쇄한다.
그리고 세라믹판(2)에 회로패턴의 인쇄시 함께 인쇄된 용접패드(5)에 금속판(4) 및 리이드(6)를 부착하여 도금후 베이스(10)제조를 완성시킨다. 이후 반도체 조립공정에서, 베이스(10)의 금속판(4)에 반도체 칩(3)을 본딩하고 와이어본딩을 한후, 덮개(7)로 봉하여 반도체칩(3)을 보호시킨다.
이러한 세라믹 패키지는 흡습(吸濕)에 의한 회로의 부식과 반도체 칩의 고장에 대해 대단히 신뢰성이 높다. 그러나 제조과정의 난이도, 전문성 그리고 고급소재의 사용에 의해 고가의 가격대를 형성할 뿐만 아니라, 리이드(6)를 브레이징(BRAZING)으로 부착하는 과정에서 규칙적인 정열이 어려워 최종 패키지 베이스(10)는 주로 낱개 형태로 제품화된다. 이 때문에 반도체 칩을 패키징하는 조립(ASSEMBLY) 과정에서 한개의 패키지에 요구되는 리이드의 세트를 다수로 연결한 리드프레임에 일괄 공정을 행하는 통상의 플라스틱 패키지 조립 공정에 비해 생산성이 낮다.
낱개의 리이드프레임에 여러개의 패드가 정확하게 배열 부착되어 있지 않으면, 반도체칩을 패드에 본딩하고 와이어 본딩 등을 하는 패키징 과정에서 자동화 장비의 작업 위치인식에 영향을 주어 생산성을 저하시킨다.
최근에는 비용 절감 방안으로서 세라믹 패키지를 대체한 플라스틱 에어캐비티(air cavity)형 패키지가 적용되고 있다.
이러한 플라스틱 패키지의 일예가 도2에 도시되어 있다. 이는 반도체칩(13) 이 본딩되는 금속판(14)의 가장자리 위로 와이어본딩되는 리이드(16)가 절연막(10) 을 사이에 두고 중첩되는 형태의 베이스(20)를 채용한다. 금속판(14)은 방열을 위해 가능한 두텁고 큰 면적을 요구하며 낮은 노이즈 설계를 위해 가능한 큰 면적으로 리이드(16)가 중첩되는 것을 요구한다. 또한, 에어 캐비티(11)를 형성하기 위해 절연막(10)의 양면에는 일정한 두께의 접착재(12)가 채용된다.
이러한 플라스틱 패키지는 생산성 저하 및 흡습에 따른 신뢰성의 확보에 매우 취약하다.
이를 위해서 흡습에 대한 신뢰성을 높이고 물리적으로 견고하게 하기위해 도3에 도시된 바와 같이 에폭시몰딩컴파운드(25)를 덧씌우는 몰딩을 한 베이스(30)를 채용하기도 한다.
그러나 이러한 베이스(30)를 채용한 패키지는 몸체의 크기가 주로 1㎠ 미만에다 0.1㎜이상의 위치 및 치수 정도를 요구하는 MMIC(Microwave Monolithic Integrated Circuit)용 소형 패키지를 대량으로 제작하는 데 적용되는 것으로써, 재료 자체에 특별한 정열의 수단이 없고 서로 분리된 아주 작은 각각의 재료를 매우 정밀하게 정열하여 결합시키는 데 어려움 있다. 그리고 아주 작은 면적의 접착으로는 반도체 패키지에 대해 요구되는 흡습에 대한 저항력 실험조건을 견디기 어렵다. 또한 강한 접착력의 특수한 액상의 에폭시를 접착제로 사용한 경우, 방습에 대한 신뢰성을 개선할지라도 이의 사용에 어려움이 있다. 여기에 에폭시몰딩컴파운드로 덧씌우는 몰딩을 할 경우 제한된 패키지 크기로 제작하기는 상대적으로 어려워 진다.
종래 기술중에 플라스틱 패키지 제조의 보다 발전된 형태는 도4에 도시된 바와 같이, 에폭시몰딩컴파운드로 리이드프레임에 에어캐비티(36)를 형성할 수 있는 형태로 몰딩하여 절연판(31)을 리드프레임에 일체시킨 효과를 보인 것이다. 이는 상술한 기술보다 치수정도의 문제와 작업성을 개선한다. 또한 접착제에 의한 접착면을 두 개의 면에서 한개의 면으로 줄여 내습성도 개선한다. 그러나 이는 접착제 (32)를 적용하는 어려운 과정은 완전히 개선하지 못한다. 접착제는 경화된 에폭시몰딩컴파운드(EPOXY MOLDING COMPOUND)와 금속판(31)에 모두에 대해 접착력이 뛰어난 액상의 특수 에폭시를 사용하지만, 접착제의 적용시 에어캐비티(36) 내부로 번짐을 막기위해 높은 점도의 것이 요구되고 정확한 양의 조절이 필요하기 때문에 고정밀 자동 토출기를 사용해야 한다. 하지만 소형의 패키지 베이스(40)일수록 적절한 토출량의 재현이 어려워진다. 접착제의 토출량이 많아 에어캐비티(36) 내부의 금속판(31)으로 번지게 되면 와이어 본딩 공정에서 반도체칩(33)에서 리이드(34)가 아닌 금속판(31)으로 본딩되는 그라운드 본딩(35)을 방해할 수 있다.
실제로 MMIC는 다른 소자에 비해 많은 그라운드 본딩을 요구하고 정확한 본딩와이어의 길이를 요구한다. 또한 칩 본딩시 자동본딩장비의 본딩 위치인식에 방해가 될 수 있다. 접착제의 토출량이 부족하거나 토출된 접착제 띠가 부분적으로 협소할 경우 방습에 대한 신뢰성을 유지하지 못한다.
실제로 외부 단자로서 리이드 부분을 제외한 몸체가 7.8㎟ 이고 내부 에어캐비티가 4.3㎟ 의 면적을 가지는 프라스틱 패키지 베이스를 덮개를 씌워 봉함한후, 미국의 밀리터리 스텐다드 883D의 조건 B에 준하는 템프 사이클 테스트 (TEMPERATURE CYCLE TEST)의 100회 후에 프리커디션(PRECONDITION) 과정이 없이 드라이 그로스 리크 테스트(DRY GROSS LEAK TEST)를 통과하기 위해 접착체 띠의 폭이 1.2㎜ 이상을 유지할 필요가 있다.
또한, 패키지 베이스를 제조과정에서 적절한 양의 접착제 적용이 되지않아 발생한 리드프레임(LEAD FRAME) 등의 재료의 손실이 10%가 넘고 패키징 과정을 완료된 후에는 5% 이상의 드라이 그로스리크테스트 불량이 금속판의 부착 부위에서 목격된다. 이처럼 방습에 대한 신뢰성이 확보되지 않으면 불량 손실의 감수는 물론 최종 출하 제품의 그로스리크에 대한 전수검사가 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로써 다음과 같은 목적을 가진다.
첫째, 단순 몰딩에 의해 생산성을 대폭 향상시킬 수 있도록 한 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법을 제공하는 데 있다.
둘째, 방습효과가 대폭 향상된 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법을 제공하는 데 있다.
세째, 소형화가 가능하도록 된 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법을 제공하는 데 있다.
도1내지 도4는 종래 에어캐비티형 반도체 패키지를 나타낸 단면도,
도5는 본 발명 패키지 베이스에 채용되는 리이드프레임을 나타낸 사시도,
도6a는 제1리이드프레임에 1차 몰딩(제1몰딩부)을 한 상태를 나타낸
개략도,
도6b는 도6a의 저면도,
도7은 도6a로부터 제1리이드프레임의 제1리이드를 절단한 상태를 나타낸 사
시도,
도8은 제2리이드프레임에 도7의 제1리이드프레임을 부착시킨 상태에서 제1리
이드프레임의 사이드레일을 제거시킨 상태를 나타낸 사시도,
도9는 도8에서 측벽을 형성시킨 상태를 나타낸 사시도,
도10은 제2리이드프레임상에 본 발명 패키지 베이스가 형성된 상태를 나타낸
사시도,
도11은 본 발명 베이스가 적용된 패키지를 나타낸 사시도,
도12는 도11의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
100...제1리이드프레임 101...서포트바아
102,103...사이드레일 110...제1패드
120...제1리이드 130...제1몰딩부
200...제2리이드프레임 210...제2패드
220...제2리이드 300...에어캐비티
400...측벽 500...덮개
상기 목적을 달성하는 본 발명 에어 캐비티를 가지는 플라스틱 패키지 베이스는 반도체칩이 본딩되는 제1패드와, 각 선단부가 상기 제1패드보다 높게 위치되도록 절곡되어 단차지며 그 선단표면에 상기 반도체칩과 와이어본딩되는 제1리이드를 가지는 제1리이드프레임과;
상기 제1패드 및 제1리이드에 각각 대응되는 제2패드 및 제2리이드를 가지며, 상기 제2패드와 제2리이드가 동일 평면상에 마련되는 제2리이드프레임과;
상기 제1패드의 가장자리로부터 제1리이드의 단차진 부분에 이르는 구간에 제1리이드의 선단표면이 노출되도록 열경화성수지로 몰딩되는 제1몰딩부와;
상기 제1몰딩부의 가장자리와 저면 그리고 상기 제1리이드가 매입되도록 열경화성수지로 몰딩되되 상기 제2리이드의 후단부가 외측으로 돌출되도록 몰딩되어 상기 제1몰딩부와 함께 에어캐비티를 형성하는 측벽;을 포함하여 된 것을 특징으로 한다.
여기서 상기 제2패드는 상기 제1리이드의 선단부까지 점유하도록 상기 제1패드보다 넓게 형성된다.
한편, 상기 목적을 달성하는 본 발명에 따른 에어캐비티를 가지는 플라스틱 패키지 베이스 제조방법은 양측 가장자리에 사이드레일을 가지며, 서포트바아에 지지되고 반도체칩이 본딩되는 제1패드보다 제1리이드의 선단이 높게 단차지도록 제1리이드프레임을 절곡형성하는 단계와;
상기 제1패드의 가장자리로부터 상기 단차진 제1리이드의 절곡부까지 제1리이드의 선단부 상면이 노출되도록 열경화성수지로 제1몰딩부를 형성하는 단계와;
상기 제1몰딩부의 외측으로 상기 제1리이드가 소정길이 돌출되도록 제1리이드를 절단하는 단계와;
상기 제1리이드들이 절단된 제1리이드프레임을 제2패드 및 제2리이드들이 마련된 제2리이드프레임에 대응부착시키는 단계와;
상기 제2리이드프레임에 부착된 제1리이드프레임으로부터 사이드레일을 제거시키는 단계와;
상기 제1몰딩부로부터 돌출된 제1리이드들을 매입시키고 제2리이드들이 소정길이 돌출되도록 열경화성수지로 몰딩하여 측벽을 형성하는 단계;를 포함하여 된 것을 특징으로 한다.
상기 제1몰딩부를 형성하는 단계에서 상기 제1리이드프레임의 서포트바아 저면에 상기 제2리이드프레임과 간격을 유지시키는 스페이서를 형성하는 단계를 더 포함한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명한다.
본 발명에 따른 베이스가 채용된 플라스틱 패키지를 나타낸 도5, 도11 및 도12를 참조하면, 이는 반도체칩(50)이 본딩되는 제1패드(110)와, 각 선단부가 상기 제1패드(110)보다 높게 위치되도록 절곡되어 단차지며 그 선단표면(120a)에 반도체칩(50)과 와이어(60)본딩되는 제1리이드(120)를 가지는 제1리이드프레임(100)과; 제1패드(110)가 접착되는 제2패드(210)와, 제1리이드(120)의 후단이 그 선단에 접착되며 그 후단이 외측으로 제1리이드(120)보다 길게 연장되는 제2리이드(220)를 가지며, 상기 제2패드(210)와 제2리이드(220)가 동일 평면상에 마련되는 제2리이드프레임(200)과; 상기 제1패드(110)의 가장자리로부터 제1리이드(120)의 단차진 부분에 이르는 구간에 제1리이드(120)의 선단표면(120a)이 노출되도록 열경화성수지로 몰딩되는 제1몰딩부(130)와; 상기 제1몰딩부(130)의 가장자리와 저면에 열경화성수지로 몰딩되되 상기 제1리이드(120)가 매입되고 상기 제2리이드(220)의 후단부가 외측으로 돌출되도록 몰딩되어 상기 제1몰딩부(130)와 함께 에어캐비티(300)를 형성하는 측벽(400)과; 측벽(400)의 상단부에 안착 결합되는 덮개(500)를 포함하는 구조로 이루어진다.
제1,2패드(110)(210)는 각 리드프레임에 대해 서포트바(101)(201)에 의해서 지지되지만, 가벼운 힘으로도 쉽게 사이드레일(102)(103)로부터 탈락되게 사이드레일과 접하는 부분을 가공이 가능한 범위에서 가늘고 얇게 형성한다.
그리고 몰딩시 리이드사이로 몰딩컴파운드의 누출을 차단하는 것을 주 목적으로하는 댐바는 설치하지 않는다.
그리고 상기 제2패드(210)는 상기 제1리이드(120)의 선단부까지 점유할 수 있도록 상기 제1패드(110)보다 넓게 형성된다.
상기 제1리이드(120)는 와이어 본딩을 위한 리이드이고, 제2리이드(220)는 외부 단자로서 리이드 역할을 한다. 그리고 제1패드(110)는 반도체칩이 본딩되며, 제2패드(210)는 외부로 노출되어 방열판으로서의 역할을 한다.
상기에 있어서, 외부단자 역할을 하는 제2리이드(220)는 패키지 몸체 하단의 가장자리에서 그대로 곧게 연장되게 한 바텀 리이드(BOTTOM LEAD) 형태로서, 제2리이드(220)가 몸체로부터 탈락되거나 유동되어서 몸체와 틈이 발생되지 않도록 되어있다.
이는 보드(BOARD)에 실장할 때 패키지의 제2리이드(220)가 솔더 조인팅 (solder jointing)되는 보드상의 규정된 풋 프린트(foot print ) 폭 내에 수용되는 패키지 면적을 상대적으로 증대시킬 수 있음은 물론 종래 패키지몸체로부터 하향절곡되어 보드에 실장되는 형태의 패키지보다 더욱 소형으로 패키지 제조가 가능하고 보드의 면적을 줄일수 있게 한다. 또한 패키지 크기에 대한 다소의 여유는 에어캐비티(300)의 측벽(400)을 두껍게하여 방습효과를 향상시킬 수 있게 하며, 제2리이드(220)를 벤딩하지 않는 것은 종래 패키지기술에서 에어캐비티의 벽에 직접적인 물리적 충격과 리이드 계면에서의 미세 틈의 발생 원인을 제거하는 효과를 얻는다.
상기와 같은 구조를 가지는 본 발명에 따른 에어캐비티를 가지는 플라스틱 패키지의 베이스 제조방법은 다음과 같다.
먼저, 도5에 도시된 바와 같이, 반도체칩이 본딩되는 제1패드(110)보다 그 가장자리에 대응되어 마련되는 제1리이드(120)의 선단이 높게 단차지도록 제1리이드프레임(100)을 절곡형성한다.
이어서 도6a에 도시된 바와 같이, 상기 제1패드(110)의 가장자리로부터 상기 단차진 제1리이드(120)의 절곡부까지 제1리이드(120)의 선단부 상면(120a)이 노출되도록 열경화성수지로 제1몰딩부(130)를 형성한다.
상기 제1몰딩부(130)를 형성하는 단계에서는 도6b에 도시된 바와 같이, 제1리이드프레임(100)의 서포트바아(101) 저면에 상기 제2리이드프레임(200)과 접착시 일정간격을 유지시키는 스페이서(131)를 함께 형성시킨다. 본 발명에 채용되는 리이드프레임에는 댐바(dambar)가 제거된 상태로서, 몰드에서 댐바의 역활을 대신할 아일랜드를 설치하게한다. 이는 댐바가 있더라도 댐바 제거시 몰딩된 패키지 몸체의 측면의 부서짐과 금감을 막고 말끔하게 하기 위해서도 설치하기도 한다.
이어서, 도7에 도시된 바와 같이, 제1몰딩부(130)의 외측으로 상기 제1리이드(120)가 소정길이 돌출되도록 제1리이드(120)를 절단한다. 이때 제1패드(110) 및 제1몰딩부(130)는 서포트바아(101)에 의해서 제1리이드프레임(100) 몸체에 지지되어 있게 된다.
이와 같이 제1몰딩부(130)가 형성된 제1리이드프레임(100)을, 도5 및 도8 참조, 상기 제1패드(110)와 제1리이드(120)들에 대응되는 제2패드(210) 및 제2리이드(220)들이 마련된 제2리이드프레임(200)에 솔더 크림이나 전도성 접착제가 적용하여 대응부착시키고, 제1리이드프레임(100)의 사이드레일(102)(103)을 제거시킨다. 도8은 제2리이드프레임(200)에 부착된 제1리이드프레임(100)으로부터 사이드레일(102)(103)을 제거시킨 상태를 나타낸다.
여기서 제1리이드프레임(100)과 제2리이드프레임(200)을 결합하는 솔더 크림 (SOLDER CREAM;225) 또는 전도성 에폭시 접착제의 적용 과정은 에어캐비티 내부와 칩의 패키징 과정에서 위치적으로 영향이 없고 번짐이나 매우 정확한 양의 적용또한 요구되지 않으므로 짧은 시간내 한꺼번에 다량을 처리할 수 있는 스크린 프린팅(SCREEN PRINTING)장치를 이용할 수 있다. 전기적 결합을 주 목적으로 하므로 전도성 접착제는 짧은 시간내 속경화를 할수 있다. 물론 솔더 크림은 순간적으로 리드프레임과의 접합을 이룰 수 있다. 또한 두 리이드프레임을 결합하므로 리이드프레임 자체에 결합의 위치 정도를 유지할 수 있는 수단을 장치할 수 있다
이어서, 도9 및 도10에 도시된 바와 같이, 열경화성수지로서 상기 제1몰딩부(130)의 가장자리 및 이 제1몰딩부(130)로부터 돌출된 제1리이드(120)들을 매입시키고, 제2리이드(220)들이 소정길이 돌출되도록 그리고 제2리이드프레임(200)의 전체 저면이 노출되도록 하면서 측벽(400)을 형성토록 몰딩한다.
이와 같은 상태에서 도11에 도시된 바와 같이, 상기 제1패드(110)에 반도체칩(50)을 본딩하고, 이 반도체칩(50)과 상기 제1리이드(120)를 와이어본딩한다.
이후 측벽(400)의 상단부에 덮개(500)를 안착 부착시켜 에어캐비티(300)를 보호시키고, 상기 제2리이드프레임(200)의 사이드레일을 제거시키고, 제2리이드(220)를 절단하여 개별화시킨다.
여기서 상기 덮개(500)를 부착하는 단계는 도12에 도시된 바와 같이, 상기 덮개(500)에 배기홀(501)을 형성하고, 덮개(500)를 접착재를 적용하여 상기 측벽(400) 상단부에 부착시킨 후, 상기 배기홀(501)을 열경화성수지로 충전하여 봉한다. 이 경우, 덮개(500)의 배기홀(501)은 덮개부착을 위한 접착재의 경화시 가열분위기가 에어캐비티(300)내의 압력을 상승시킴에 따른 접착재의 완전한 경화전에 덮개(500)의 부착위치 이동등에 따른 불량을 방지시킨다. 배기홀을 봉하는 공정은 패키지를 일정온도로 완전히 가열한 가열분위기에서 행한다.
한편, 상술한 바와 같은 제조방법에 있어서, 제1몰딩부(130)를 몰딩하는 일차 몰딩과정에서 경화된 에폭시몰딩컴파운드 표면에 측벽(400)을 재차 몰딩할 경우 몰딩컴파운드 자체의 이형제 때문에 두 몰딩컴파운드의 계면은 화학적으로 전혀 결합하지 않아 두 계면의 박리가 우려되는 점을 극복할 수 있는 방법으로 물리적결합을 높이는 구조를 제공한다. 특히, 에폭시몰딩컴파운드간의 계면이 최종 조립된 패키지의 외부로 노출되지 않게, 측벽(400)의 몰딩은 1차 몰딩된 제1몰딩부(130) 몸체의 외곽을 완전히 감싸서 덮개(500)를 씌워 패키지를 봉함할 때 접착제를 적용하는 부위에 두 몰딩컴파운드의 계면이 생기게 한다. 이것은 한번 몰딩한 리이드프레임 그대로 재차 몰딩하는 방법으로서는 실현에 어렵지만, 본 발명에서는 제1리이드프레임(100)을 몰딩한후 이를 제2리드프레임(200)에 탑재하고 제1리이드프레임(100)의 사이드레일(SIDERAIL)을 비롯한 이차 몰딩에 장애가 되는 1차몰딩에 이용된 요소와 전체 패키지 구조에 불필요한 부분을 제거한 후, 제2리이드프레임(200)의 사이드레일로서 이차몰딩을 위한 정열을 하기 때문에 매우 용이하다.
몰딩과정에 대한 본 발명의 주요 착안점은 몰딩시 칩 본딩 및 와이어 본딩 그리고 몰딩후 도금이 요구되는 리이드프레임의 중요 부위에 에폭시몰딩컴파운드의 레진(RESIN)의 번짐과 같은 몰딩 프레쉬(FLASH) 발생을 억제하는 수단이다. 프레쉬의 발생은 칩의 패키징 과정에 많은 불량을 야기할 수 있다. 일단 발생한 프레쉬의 제거는 많은 비용이 투입요구되며 기술적으로도 매우 세심한 접근이 요구된다. 리드프레임의 특정 위치에 대해 가장 효과적인 프레쉬 억제 방법은 몰드의 구조적 측면에서 리이드프레임의 양면을 동일한 위치에서 압착하는 것이다. 이것은 몰딩하여 제1몰딩부(130)를 형성시킬때 에어캐비티(300) 내부에 속하는 리이드프레임의 중요 부위에 프레쉬를 억제하는 방법이다. 그러나 제1몰딩부(130)의 에폭시몰딩컴파운드를 완전히 감싸야 하는 형태의 측벽(400)의 구조상으로는 오염되지 않아야할 리이드프레임의 특정 부위를 1차 몰딩에서와 같이 양면에서 압착하기가 어렵다. 그러나 일차 몰딩에서 경화된 에폭시몰딩컴파운드의 표면의 이형제의 특성을 이용하여 2차 몰딩에서 프레쉬 차단의 효과를 거둔다.
한편, 상술한 바와 같은 본 발명은 상기 실시예에 한정되지 아니하고 본원의 정신과 범위를 이탈함이 없이 많은 변형을 가하여 실시될 수 있다.
상술한 바와 같은 본 발명은 다은과 같은 이점을 가진다.
첫째, 종래 기술의 생산성, 신뢰성, 수율을 개선하고 원가를 대폭 절감한다. 또한 세라믹 패키지처럼 바텀(BOTTOM)리드 배치가 가능하여 종래 기술의 걸 윙(GULL WING)리이드 형태 패키지 보다 BOARD 실장 면적을 축소하는 소형화가 가능하다.
둘째, 제1몰딩부의 1차몰딩과정과 측벽의 2차 몰딩과정을 통해 베이스의 제조공정이 단순화됨으로써, 생산성이 대폭 향상되면서 방습성 개선의 효과도 있게 된다.
Claims (5)
- 반도체칩이 본딩되는 제1패드와, 각 선단부가 상기 제1패드보다 높게 위치되도록 절곡되어 단차지며 그 선단표면에 상기 반도체칩과 와이어본딩되는 제1리이드를 가지는 제1리이드프레임과;상기 제1패드 및 제1리이드에 각각 대응되는 제2패드 및 제2리이드를 가지며, 상기 제2패드와 제2리이드가 동일 평면상에 마련되는 제2리이드프레임과;상기 제1패드의 가장자리로부터 제1리이드의 단차진 부분에 이르는 구간에 제1리이드의 선단표면이 노출되도록 열경화성수지로 몰딩되는 제1몰딩부와;상기 제1몰딩부와 함께 에어캐비티를 형성하는 측벽;을 포함하여 된 것을 특징으로 하는 에어캐비티를 가지는 플라스틱 패키지 베이스.
- 제1항에 있어서, 상기 측벽은 상기 제1몰딩부의 가장자리와 제1리이드의 단부를 매입시키고, 상기 제2리이드프레임의 저면 전체를 노출시키도록 열경화성수지로 몰딩하여 형성되며, 상기 제2리이드의 후단부가 그 외측으로 돌출되도록 형성된 것을 특징으로 하는 에어캐비티를 가지는 플라스틱 패키지 베이스.
- 제1항에 있어서, 상기 제2패드는 상기 제1리이드의 선단부까지 점유하도록 상기 제1패드보다 넓게 형성된 것을 특징으로 하는 에어캐비티를 가지는 플라스틱패키지 베이스.
- 양측 가장자리에 사이드레일을 가지며, 서포트바아에 지지되고 반도체칩이 본딩되는 제1패드보다 제1리이드의 선단이 높게 단차지도록 제1리이드프레임을 절곡형성하는 단계와;상기 제1패드의 가장자리로부터 상기 단차진 제1리이드의 절곡부까지 제1리이드의 선단부 상면이 노출되도록 열경화성수지로 제1몰딩부를 형성하는 단계와;상기 제1몰딩부의 외측으로 상기 제1리이드가 소정길이 돌출되도록 제1리이드를 절단하는 단계와;상기 제1리이드들이 절단된 제1리이드프레임을 제2패드 및 제2리이드들이 마련된 제2리이드프레임에 대응부착시키는 단계와;상기 제2리이드프레임에 부착된 제1리이드프레임으로부터 사이드레일을 제거시키는 단계와;상기 제1몰딩부로부터 돌출된 제1리이드들을 매입시키고, 제2리이드들이 소정길이 돌출되도록 그리고 상기 제2리이드프레임의 전체 저면이 노출되도록 열경화성수지로 몰딩하여 측벽을 형성하는 단계;를 포함하여 된 것을 특징으로 하는 에어캐비티를 가지는 플라스틱 패키지 베이스의 제조방법.
- 제4항에 있어서, 상기 제1몰딩부를 형성하는 단계에서 상기 제1리이드프레임의 서포트바아 저면에 상기 제2리이드프레임과 간격을 유지시키는 스페이서를 형성하는 단계를 더 포함하여 된 것을 특징으로 하는 에어캐비티를 가지는 플라스틱 패키지 베이스의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047934A KR100262812B1 (ko) | 1998-11-10 | 1998-11-10 | 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 |
| PCT/KR1999/000658 WO2000028589A1 (en) | 1998-11-06 | 1999-11-03 | A plastic package having an air cavity and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980047934A KR100262812B1 (ko) | 1998-11-10 | 1998-11-10 | 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000006598A KR20000006598A (ko) | 2000-02-07 |
| KR100262812B1 true KR100262812B1 (ko) | 2000-08-01 |
Family
ID=19557668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980047934A Expired - Fee Related KR100262812B1 (ko) | 1998-11-06 | 1998-11-10 | 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100262812B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791497B2 (en) | 2011-12-30 | 2014-07-29 | Samsung Electronics Co., Ltd. | Mold for light-emitting device package |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2001272814A1 (en) * | 2000-07-25 | 2002-02-05 | Chan-Ik Park | Plastic package base, air cavity type package and their manufacturing methods |
| JP2002334944A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 中空構造パッケージ |
-
1998
- 1998-11-10 KR KR1019980047934A patent/KR100262812B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8791497B2 (en) | 2011-12-30 | 2014-07-29 | Samsung Electronics Co., Ltd. | Mold for light-emitting device package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000006598A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100263514B1 (ko) | 히트싱크를구비한수지밀봉형반도체장치및그의제조방법 | |
| KR100220154B1 (ko) | 반도체 패키지의 제조방법 | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| JP3733114B2 (ja) | プラスチックパッケージベース及びエアキャビティ型パッケージ | |
| US20030062606A1 (en) | Leadless semiconductor product packaging apparatus having a window lid and method for packaging | |
| KR100242393B1 (ko) | 반도체 패키지 및 제조방법 | |
| US20050184404A1 (en) | Photosensitive semiconductor package with support member and method for fabricating the same | |
| KR20050037958A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR20040100997A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5796160A (en) | Resin-sealed semiconductor device | |
| KR100262812B1 (ko) | 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법 | |
| GB2290660A (en) | Resin-sealed semiconductor device | |
| KR100262811B1 (ko) | 에어 캐비티를 가지는 플라스틱 패키지 및 그 제조방법 | |
| JPH079952B2 (ja) | 樹脂封止用回路基板 | |
| KR100279252B1 (ko) | 세라믹패키지 | |
| KR100308899B1 (ko) | 반도체패키지및그제조방법 | |
| JPH06342816A (ja) | 半導体装置及びその製造方法並びにそれらに用いるリードフレーム | |
| NL2027540B1 (en) | Semiconductor Lead-on-Chip Assembly | |
| KR20000035215A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003068976A (ja) | 樹脂封止型電力用半導体デバイス | |
| KR100304922B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| KR100379085B1 (ko) | 반도체장치의봉지방법 | |
| KR20000014539U (ko) | 반도체 패키지 | |
| JPS63131558A (ja) | レジン封止型半導体装置用リ−ドフレ−ム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19981110 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19981110 Comment text: Request for Examination of Application |
|
| A302 | Request for accelerated examination | ||
| G15R | Request for early publication | ||
| N231 | Notification of change of applicant | ||
| PA0302 | Request for accelerated examination |
Patent event date: 19991110 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination Patent event date: 19981110 Patent event code: PA03021R01I Comment text: Patent Application |
|
| PN2301 | Change of applicant |
Patent event date: 19991110 Comment text: Notification of Change of Applicant Patent event code: PN23011R01D |
|
| PG1501 | Laying open of application |
Comment text: Request for Early Opening Patent event code: PG15011R01I Patent event date: 19991110 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20000211 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000508 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000509 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030509 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040510 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050421 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060426 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070507 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20080508 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080508 Start annual number: 9 End annual number: 9 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20100410 |