KR100257148B1 - 반도체 소자 및 그의 제조방법 - Google Patents
반도체 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100257148B1 KR100257148B1 KR1019960058681A KR19960058681A KR100257148B1 KR 100257148 B1 KR100257148 B1 KR 100257148B1 KR 1019960058681 A KR1019960058681 A KR 1019960058681A KR 19960058681 A KR19960058681 A KR 19960058681A KR 100257148 B1 KR100257148 B1 KR 100257148B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- layer
- concentration impurity
- device isolation
- gate electrode
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
Claims (20)
- 제1도전형의 반도체 기판; 상기 반도체 기판의 소정 부분에 형성되는 소자 분리막; 상기 소자 분리막에 의하여 한정되고, 소자 분리막의 깊이보다 더 낮은 깊이로 함몰된 활성 영역, 상기 소자 분리막의 가장자리 상부 및 활성 영역 상에 형성되며, 제1도전형을 갖는 에피텍셜층; 상기 에피택셜층의 소정 부분 상에 형성되는 게이트 산화막 및 게이트 전극으로 된 게이트 구조물; 상기 게이트 구조물 양측의 에피택셜층에 형성된 제2도전형의 고농도 불순물 영역; 및 상기 고농도 불순물 영역 하부의 반도체 기판에 형성되고, 게이트 구조물의 양측 가장자리 부분과 소정 부분 오버랩되는 제2도전형의 저농도 불순물 영역을 포함하는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 에피택셜층은 단결정 실리콘막인 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 고농도 불순물 영역은, 상기 게이트 구조물 양측의 에피택셜층 및 소자 분리막 상의 에피택셜층에 형성되는 것을 특징으로 하는 반도체 소자.
- 제1항에 있어서, 상기 소자 분리막과 고농도 불순물 영역은 및 게이트 전극상에 형성되는 절연막; 상기 절연막 부분을 관통하여, 상기 고농도 불순물 영역과 콘택되는 금속 배선을 추가적으로 포함하는 것을 특징으로 하는 반도체 소자.
- 제4항에 있어서, 상기 금속 배선은, 상기 소자 분리막 상의 고농도 불순물 영역과 콘택되는 것을 특징으로 하는 반도체 소자.
- 소자 분리막이 구비된 제1도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 소정 깊이만큼 식각하는 단계; 전체 상부에 에피택셜층에 형성하는 단계; 상기 에피택셜층이 상기 활성 영역 상부 및 소자 분리막 가장 자리 부분에 존재하도록 패텅닝하는 단계; 상기 활성 영역의 에피택셜층 상의 소정 부분에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에, 상기 게이트 전극의 가장 자리와 소정부분 오버랩되는 제2도전형의 저농도 불순물 영역을 형성하는 단계; 및 상기 게이트 전극 양측의 에피택셜층에 제2도전형의 고농도 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제6항에 있어서, 상기 활성 영역을 소정 깊이만큼 식각하는 단계에서, 상기 활성 영역은, 소자 분리막의 깊이 보다 더 낮은 깊이로 식각되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 에피택셜층은 단결정 실리콘막인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제6항에 있어서, 상기 고농도 불순물을 형성하는 단계 이후에, 반도체 기판 구조물 전면에 절연막을 형성하는 단계; 상기 절연막에 상기 고농도 불순물 영역의 소정 부분이 노출되도록 콘택홀을 형성하는 단계; 및 상기 콘택홀 및 그에 인접된 절연막 상에 콘택홀을 통하여 고농도 불순물 영역과 접속되는 금속 배선을 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제9항에 있어서, 상기 콘택홀은 소자 분리막 상의 고농도 불순물 영역이 노출되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1도전형의 반도체 기판; 상기 반도체 기판의 소정 부분에 형성되는 소자 분리막; 상기 소자 분리막에 의하여 한정되고, 소자 분리막의 깊이보다 더 낮은 깊이로 함몰된 활성 영역, 상기 소자 분리막의 가장자리 상부 및 활성 영역 상에 형성되며, 제1도전형을 갖는 에피텍셜층; 상기 에피택셜층의 소정 부분 상에 형성되는 게이트 산화막 및 게이트 전극으로 된 게이트 구조물; 상기 게이트 구조물 양측의 에피택셜층에 형성된 제2도전형의 고농도 불순물 영역; 및 상기 고농도 불순물 영역 하부의 반도체 기판에 형성되고, 게이트 구조물의 양측 가장자리 부분과 소정 부분 오버랩되는 제2도전형의 저농도 불순물 영역; 상기 게이트 전극 상단 및 고농도 불순물 영역 상부에 형성되는 실리사이드막을 포함하는 것을 특징으로 하는 반도체 소자.
- 제11항에 있어서, 상기 에피택셜층은 단결정 실리콘막인 것을 특징으로 하는 반도체 소자.
- 제11항에 있어서, 상기 고농도 불순물 영역은, 상기 게이트 구조물 양측의 에피택셜층 및 소자 분리막 상의 에피택셜층에 형성되는 것을 특징으로 하는 반도체 소자.
- 제11항에 있어서, 상기 소자 분리막과 고농도 불순물 영역 및 게이트 전극상에 형성되는 절연막; 상기 절연막 부분을 관통하여, 상기 실리사이드막의 소정 부분과 콘택되는 금속 배선을 추가적으로 포함하는 것을 특징으로 하는 반도체 소자.
- 제14항에 있어서, 상기 금속 배선은 상기 소자 분리막 상부의 실리사이드와 콘택 상에 형성된 것을 특징으로 하는 반도체 소자.
- 소자 분리막이 구비된 제1도전형의 반도체 기판을 제공하는 단계; 소자 분리막 사이의 활성 영역을 소정 깊이만큼 식각하는 단계; 전체 상부에 에피택셜층을 형성하는 단계; 상기 에피택셜층이 상기 활성 영역 상부 및 소자 분리막 가장 자리 부분에 존재하도록 패터닝하는 단계; 상기 활성 영역의 에피택셜층 상의 소정 부분에 게이트 산화막 및 게이트 전극을 형성하는 단계; 게이트 전극 양측의 반도체 기판에, 상기 게이트 전극의 가장 자리와 소정 부분 오버랩되도록 제2도전형의 저농도 불순물 영역을 형성하는 단계; 상기 게이트 전극 양측의 에피택셜층에 제2도전형의 고농도 불순물 영역을 형성하는 단계; 및 게이트 전극 및 고농도 불순물 영역 상에 실리사이드를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제16항에 있어서, 상기 활성 영역을 소정 깊이만큼 식각하는 단계에서, 상기 활성 영역은, 소자 분리막의 깊이 보다 더 낮은 깊이로 식각되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제16항에 있어서, 상기 에피택셜층은 단결정 실리콘막인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제16항에 있어서, 상기 실리사이드막을 형성하는 단계 이후에, 반도체 기판 구조물 전면에 절연막을 형성하는 단계; 상기 절연막에 상기 실리사이드막의 소정 부분이 노출되도록 콘택홀을 형성하는 단계; 및 상기 콘택홀 및 그에 인접된 절연막 상에 콘택홀을 통하여 실리사이드막과 접속되도록 금속 배선을 형성하는 단계를 추가적으로 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제16항에 있어서, 상기 콘택홀은 소자 분리막 상의 실리사이드막이 노출되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980039623A KR19980039623A (ko) | 1998-08-17 |
| KR100257148B1 true KR100257148B1 (ko) | 2000-05-15 |
Family
ID=19484105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960058681A KR100257148B1 (ko) | 1996-11-28 | 1996-11-28 | 반도체 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100257148B1 (ko) |
-
1996
- 1996-11-28 KR KR1019960058681A patent/KR100257148B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980039623A (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0178824B1 (ko) | 반도체장치 및 그 제조방법 | |
| KR100400079B1 (ko) | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 | |
| US5714393A (en) | Diode-connected semiconductor device and method of manufacture | |
| US5937297A (en) | Method for making sub-quarter-micron MOSFET | |
| EP0756320B1 (en) | Semiconductor device and method for manufacturing the same | |
| US5382536A (en) | Method of fabricating lateral DMOS structure | |
| JP2001148472A (ja) | 半導体装置及びその製造方法 | |
| KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
| EP0905789A1 (en) | Semiconductor device having soi structure and method for manufacturing the device | |
| KR0182030B1 (ko) | 바이시모스 트랜지스터 및 그 제조 방법 | |
| US5716886A (en) | Method of fabricating a high voltage metal-oxide semiconductor (MOS) device | |
| US5757047A (en) | Semiconductor device and method of manufacturing the same | |
| GB2395602A (en) | MOS transistor | |
| KR100341182B1 (ko) | 반도체소자의 모스 트랜지스터 형성방법 | |
| KR100259593B1 (ko) | 반도체장치의 제조 방법 | |
| KR100257148B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2519541B2 (ja) | 半導体装置 | |
| JPH07106337A (ja) | 半導体装置およびその製造方法 | |
| KR0151198B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2003163351A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| KR100305205B1 (ko) | 반도체소자의제조방법 | |
| JP2697221B2 (ja) | 半導体装置 | |
| JPH0571191B2 (ko) | ||
| KR19980060634A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR20010054509A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19961128 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970823 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19961128 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991130 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000228 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000229 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20030120 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040119 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050124 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060124 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070122 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080118 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090116 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100121 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110117 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120120 Start annual number: 13 End annual number: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130122 Start annual number: 14 End annual number: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 15 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140116 Start annual number: 15 End annual number: 15 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20160109 |