[go: up one dir, main page]

KR100255663B1 - 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 - Google Patents

알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 Download PDF

Info

Publication number
KR100255663B1
KR100255663B1 KR1019970067744A KR19970067744A KR100255663B1 KR 100255663 B1 KR100255663 B1 KR 100255663B1 KR 1019970067744 A KR1019970067744 A KR 1019970067744A KR 19970067744 A KR19970067744 A KR 19970067744A KR 100255663 B1 KR100255663 B1 KR 100255663B1
Authority
KR
South Korea
Prior art keywords
forming
layer
etching
aluminum film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019970067744A
Other languages
English (en)
Other versions
KR19990048917A (ko
Inventor
추강수
김동윤
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970067744A priority Critical patent/KR100255663B1/ko
Priority to JP10290965A priority patent/JPH11214370A/ja
Priority to US09/184,855 priority patent/US6242358B1/en
Publication of KR19990048917A publication Critical patent/KR19990048917A/ko
Application granted granted Critical
Publication of KR100255663B1 publication Critical patent/KR100255663B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

하드 마스크를 이용하여 양호한 프로파일을 갖도록 알루미늄막을 식각하는 방법과 이를 이용하여 금속 배선층을 형성하는 방법에 대해 기재되어 있다. 이 알 루미늄막의 식각방법은, 반도체기판 상에 알루미늄막을 형성하는 단계와, 알루미늄막 상에 하드 마스크 패턴을 형성하는 단계와, 하드 마스크와 불소함유 가스를 포함하는 식각 가스를 이용하여 알루미늄막을 식각하는 단계를 포함하여 이루어진다.

Description

알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 하드 마스크(hard mask)를 이용한 알루미늄막의 식각방법 및 이를 이용한 배선층 형성방법에 관한 것이다.
금속 배선층(metal line)은 반도체장치의 가장 상부층에 해당하는 막질로서, 각 소자를 완성한 후 소자 사이를 전기적으로 연결시켜주는 역할을 한다. 금속 배선층은 워드라인, PMOS 또는 NMOS 트랜지스터 및 비트라인 사이의 신호의 흐름을 연결해주는 것을 주목적으로 하는 제1 금속 배선층과, 셀과 셀간 또는 마지막 제조단계인 패키지(pakage) 형성시 하우징(housing)과 소자를 연결해주는 제2 금속 배선층으로 분류된다. 소자의 빠른 동작속도를 구현하기 위해서는 저저항의 재료를 사용하는 것이 바람직한데, 금속 배선층의 재료로는 현재까지 알려진 재료중 가장 낮은 비저항(Resistivity)을 갖는 알루미늄(Al) 또는 그 합금이 주로 사용되고 있다.
한편, 알루미늄(Al)은 전기 전도도(conductivity)는 우수하나 열에 약하기 때문에, 알루미늄(Al)으로 배선층을 형성한 후에는 그 위에 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LP-CVD)과 같은 보호막질을 증착하여 단점을 보완하여야 한다. 또한, 식각시에는 포토레지스트와의 식각 선택비가 좋지 않기 때문에 포토레지스트의 두께를 두껍게 해야 하는 어려움이 있으며, 반도체 소자의 고속 동작을 위해서는 알루미늄막의 두께 또한 5,000Å∼8,000Å 정도로 두껍게 형성하여야 한다. 따라서, 알루미늄(Al) 배선층을 식각하기 위해서는 높은 식각율을 갖는 부식성이 강한 에천트(etchant)가 요구되며, 이러한 에천트는 포토레지스트에 흡수되어 식각후 금속 배선층에 침식(corrosion)을 발생시킨다.
포토레지스트를 두껍게 형성할 경우 공정의 처리량(throughput)이 저하되고포토레지스트의 콘트롤이 어렵게 됨으로써, 프로파일(profile)상 여러 가지 문제점이 발생된다. 이러한 문제점으로는 구체적으로, 사진공정 후 발생하는 스컴(scum), 노칭(notching), 슬로프(slope) 등과, 식각후 나타나는 배선층의 씨닝(thinning), 브리지(bridge), 선폭변화 등이 있다. 특히, 반도체소자가 점차 고집적화됨에 따라 배선층의 선폭을 줄여야 하는데, 이는 포토레지스트의 두께가 높아 새로운 공정의 개선이 없이는 불가능하다. 배선층의 선폭을 줄이는 방법으로는, 배선층의 두께를 줄이거나 포토레지스트의 두께를 줄이는 등의 방법이 있을 수 있으나, 소자의 동작속도 측면을 고려할 때 배선층의 두께를 현재보다 줄이는 것은 적절한 방법이 될 수 없다.
현재까지 널리 사용되어온 배선층의 형성과정은, 알루미늄 또는 그 합금막 위에, 포토레지스트 막에서 발생되는 난반사를 줄이기 위한 반사방지막, 예를 들어 티타늄 나이트라이드(TiN) 또는 티타늄-텅스텐(TiW) 등을 증착한 다음, 포토레지스트를 이용하여 패턴을 형성하고, 이 포토레지스트 패턴을 이용하여 알루미늄막을 식각한 다음 포토레지스트를 제거함으로써 배선층을 형성한다. 이 과정에서 사용되는 포토레지스트의 두께는 18,000Å∼21,000Å 정도이다. 그러나, 공정의 특성상 포토레지스트에 대한 알루미늄(Al)의 식각 선택비는 3:1을 넘지 못하며, 포토레지스트의 프로파일도 수직적(vertical)이지 않고 어느 정도 기울기를 가진다. 또한, 알루미늄막의 에지부위의 포토레지스트의 두께는 훨씬 얇아, 알루미늄 패턴의 씨닝(thinning) 등을 발생시키고, 사진공정의 마진(margin)을 감소시키는 원인이 되고 있다.
이러한 점을 개선하기 위하여 알루미늄막과 포토레지스트막 사이에 완충기능을 할 수 있는 단단한 막질(산화막 성분)을 삽입하여 공정을 개선하는 경우도 있으나, 이 경우에도 포토레지스트의 두께가 12,000Å∼16,000Å 정도로 두껍게 형성하여야 하며, 알루미늄막의 두께가 6,000Å 이상일 경우에는 실효성이 없다. 또한, 이러한 방법에서는 포토레지스트가 존재하는 상태에서 알루미늄막의 식각이 이루어지기 때문에 알루미늄막 식각시 포토레지스트와 강한 부식성을 가진 에천트에 의한 침식의 발생을 최소화하기 위하여, 같은 장치(또는 챔버)에서 식각과 함께 포토레지스트 제거공정을 수행해야 하고, LP-CVD 막질을 증착하기 전까지는 침식이 발생할 가능성이 여전히 강하므로 관리가 요구된다.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 포토레지스트가 아닌 하드 마스크를 사용하여 패턴의 침식이 발생하지 않도록 알루미늄막을 식각할 수 있는 알루미늄막의 식각방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 공정 마아진과 생산성을 향상시킬 수 있는 알루미늄막의 식각방법을 제공하는 것이다.
본 발명이 이루고자 하는 또다른 기술적 과제는, 상기 알루미늄막의 식각방법을 이용한 반도체장치의 배선층 형성방법을 제공하는 것이다.
도 1 내지 도 4는 본 발명에 의한 반도체장치의 배선층 형성방법을 설명하기 위한 단면도들이다.
도 5 및 도 6은 하드 마스크를 이용한 알루미늄막 식각시 식각가스에 불소함유 가스를 첨가했을 경우와 첨가하지 않았을 경우의 알루미늄 패턴의 프로파일을 나타낸 주사형 전자 현미경(SEM) 사진들이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10....반도체기판 20....장벽층
30....배선 금속층(Al) 40....캐핑층
50....하드 마스크층 60....포토레지스트 패턴
상기 과제를 이루기 위하여 본 발명에 의한 알루미늄막의 식각방법은, 반도체기판 상에 알루미늄막을 형성하는 단계와, 상기 알루미늄막 상에 하드 마스크 패턴을 형성하는 단계와, 상기 하드 마스크와 탄소함유 가스를 포함하는 식각 가스를 이용하여 상기 알루미늄막을 식각하는 단계를 포함하는 것을 특징으로 한다.
상기 하드 마스크 패턴은 산화막 또는 질화막으로, 상기 알루미늄막 상에 하드 마스크층을 형성하는 단계와, 상기 하드 마스크층 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 이용하여 상기 하드 마스크층을 패터닝하는 단계, 및 상기 포토레지스트 패턴을 제거하는 단계로 형성할 수 있다.
그리고, 상기 포토레지스트 패턴은 8,000Å∼9,000Å 정도의 두께가 바람직하나, 8,000Å 이하의 두께, 예를 들어 4,000Å의 두께로 형성할 수도 있다.
상기 탄소함유 가스로는 사불화탄소(CF4), 삼불화메탄(CHF3) 및 삼염화메탄(CHCl3)으로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 전체 식각가스 유량의 10 ∼ 20％의 비율로 첨가하는 것이 바람직하다.
상기 다른 과제를 이루기 위하여 본 발명에 의한 반도체장치의 배선층 형성방법은, 반도체기판 상에 배선 금속층을 형성하는 단계와, 상기 배선 금속층 상에, 상기 배선금속층을 패터닝하기 위한 마스크층을 형성하는 단계와, 상기 마스크층 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 마스크층을 패터닝하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계, 및 상기 마스크층과, 탄소함유 가스를 포함하는 식각 가스를 사용하여 상기 배선 금속층을 패터닝하는 단계를 구비하는 것을 특징으로 한다.
상기 마스크층은 산화막 또는 질화막으로 형성할 수 있으며, 상기 포토레지스트 패턴은 8,000Å∼9,000Å 정도의 두께가 바람직하나, 8,000Å 이하의 두께, 예를 들어 4,000Å의 두께로 형성할 수도 있다.
상기 탄소함유 가스로는 사불화탄소(CF4), 삼불화메탄(CHF3) 및 삼염화메탄(CHCl3)으로 이루어진 그룹에서 선택된 어느 하나를 사용할 수 있으며, 전체 식각가스 유량의 10 ∼ 20％의 비율로 첨가하는 것이 바람직하다.
상기 배선 금속층을 형성하는 단계 전에 상기 반도체기판 상에, 상기 배선 금속층과 반도체기판 사이의 접착을 좋게 하고 상기 배선 금속층으로부터 상기 반도체기판으로 배선 금속의 확산을 방지하기 위한 장벽층으로서, 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 형성하는 것이 바람직하다.
또한, 상기 마스크층을 형성하는 단계 전에 상기 배선 금속층 상에, 사진공정시 상기 배선 금속층에서의 빛의 난반사를 방지하기 위한 캐핑층을 형성하는 단계를 더 구비할 수 있으며, 이 캐핑층은 티타늄 나이트라이드(TiN)로 형성할 수 있다.
상기 배선 금속층은 알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성하는 것이 바람직하다.
본 발명에 따르면, 하드 마스크를 사용하여 알루미늄 배선층을 식각할 때 탄소함유 가스를 사용함으로써, 알루미늄 패턴에 침식이 발생하던 문제점을 해소할 수 있으며, 하드 마스크를 패터닝할 때 사용되는 포토레지스트의 두께를 얇게 형성할 수 있다. 또한, 상기 하드 마스크 패턴을 질화막으로 형성할 경우에는 반사방지막을 별도로 형성할 필요가 없어 공정을 단순화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예들을 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.
금속 배선층을 형성할 때 가장 어려운 점으로는, 배선층의 선폭을 정확하게 제어해야 하는 점과, 금속막에서 발생되는 난반사로 인한 언더 컷(under cut)을 억제해야 하는 점, 그리고 부식성 식각 가스에 의한 패턴의 침식을 최소화할 수 있어야 하는 점 등이다. 본 발명은 이러한 난점들을 해소할 수 있는 방법을 제공한다.
도 1 내지 도 4는 본 발명에 의한 반도체장치의 배선층 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 반도체기판(10) 상에 티타늄(Ti)과 티타늄 나이트라이드(TiN)를 차례로 증착함으로써, 배선층과 반도체기판 사이의 접착을 좋게 하고 배선층으로부터 반도체기판으로의 배선금속의 확산을 방지하기 위한 장벽층(20)을 형성한다. 상기 장벽층(20) 상에 알루미늄(Al) 또는 알루미늄을 베이스로 하는 알루미늄 합금을 증착하여 배선층(30)을 형성한다. 다음에, 상기 배선층(30) 상에 티타늄 나이트라이드(TiN)를 증착하여, 후속되는 사진공정시 배선층에서의 빛의 난반사를 줄이기 위한 캐핑층(40)을 형성한다.
도 2를 참조하면, 상기 캐핑층(40) 상에 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; PECVD) 방법으로 증착된 산화막(PEOX) 또는 질소를 베이스로 하여 증착된 질화막을 형성함으로써, 상기 배선층을 식각하기 위한 마스크로 사용될 하드 마스크층(50)을 형성한다. 이어서, 포토레지스트를 이용한 사진공정을 실시하여 상기 하드 마스크층(50) 상에 포토레지스트 패턴(60)을 형성한다.
상기 포토레지스트 패턴(60)은 8,000Å∼9,000Å 정도의 두께로 형성하는 것이 바람직하나, 그 이하의 두께, 예를 들어 4,000Å 정도로 형성할 수도 있다. 종래에는, 배선층을 패터닝하기 위하여 상기 포토레지스트 패턴을 16,000Å∼21,000Å 정도로 두껍게 형성하였으나, 본 발명에서는 포토레지스트 패턴(60)의 두께를 상기 하드 마스크층(50)을 패터닝하기 위한 최소한의 두께, 예를 들어 4,000Å 정도로만 형성하여도 충분하므로, 사진공정의 마아진을 향상시킬 수 있다.
도 3을 참조하면, 상기 포토레지스트 패턴(도 2의 60)을 식각 마스크로 사용하여 하드 마스크층(50)을 패터닝한 다음, 상기 포토레지스트 패턴을 제거함으로써 배선층을 패터닝하기 위한 하드 마스크 패턴(50)을 형성한다.
도 4를 참조하면, 상기 하드 마스크 패턴(50)을 식각 마스크로 사용하여 캐핑층(40)과 배선층(30)을 차례로 식각한다. 상기 배선층(30), 즉 알루미늄막을 식각하는 공정은 포토레지스트가 없는 상태에서 이루어지기 때문에, 배선층의 측면에 대한 패시베이션이 이루어지지 않아 언더 컷이 발생할 가능성이 있다. 포토레지스트를 식각 마스크로 사용할 경우에는 식각이 진행되는 과정에서 포토레지스트가 흘러내려서 플라즈마 난반사로부터 배선층을 보호할 수 있었다. 그러나, 하드 마스크를 사용할 경우에는 패시베이션이 이루어지지 않기 때문에 패시베이션을 위한 방법이 요구되었으나, 지금까지 알려진 공정으로는 이러한 얻더 컷을 제거하는 것이 불가능하였다.
이러한 문제를 해결하기 위하여 본 발명에서는 식각 가스로써 탄소를 함유하는 가스, 예를 들어 사불화탄소(CF4), 삼불화메탄(CHF3), 삼염화메탄(CHCl3) 등을 첨가한 가스를 사용하여 다음의 표 1과 같은 조건으로 식각한다.
압 력(mT) 전 력 (W) BCl3(sccm) Cl2(sccm) N2(sccm) CF4(sccm) 가우스 (Gauss) 온 도 (℃)
30∼80 600∼850 30∼70 10∼50 40이하 10∼20 30∼60 50∼80
도 5 및 도 6은 식각가스에 탄소함유 가스를 첨가했을 경우와 첨가하지 않았을 경우의 알루미늄막 패턴의 프로파일을 나타낸 주사형 전자 현미경(Scanning Electron Microscopy; SEM) 사진들이다.
도 6에서 알 수 있는 바와 같이, 불소 함유가스를 첨가하지 않았을 경우 알루미늄막 패턴의 측벽에서 식각 가스로 인한 침식이 발생하였으며 측면이 매끄럽지 못함을 알 수 있다. 그러나, 식각 가스에 탄소함유 가스를 첨가하였을 경우(도 5 참조)에는 불소 함유가스의 패시베이션 작용으로 인해 알루미늄막 패턴의 측벽의 침식을 방지할 수 있음을 알 수 있다.
한편, 알루미늄막을 식각할 때 마스크로써 질화막을 사용할 경우, 질화막의 반사지수(reflection index)가 티타늄 나이트라이드(TiN)의 110％ 수준으로, 캐핑층으로 사용되는 티타늄 나이트라이드(TiN)나 티타늄 텅스텐(TiW)과 반사지수에 있어서 거의 차이가 없으므로 캐핑층을 형성하는 공정을 생략할 수도 있다.
상술한 본 발명에 의한 알루미늄막의 식각방법 및 배선층 형성방법에 따르면, 알루미늄막 상에 하드 마스크 패턴을 형성한 후 탄소가스를 함유하는 가스를 이용하여 알루미늄막을 식각함으로써, 종래에 알루미늄막과 포토레지스트막 사이의 식각 선택비가 크지 않음으로 인해서 알루미늄 패턴에 침식이 발생하던 문제점을 해소할 수 있다. 상기 하드 마스크 패턴을 질화막으로 형성할 경우에는 반사방지막을 별도로 형성할 필요가 없어 공정을 단순화할 수 있다.
또한, 포토레지스트가 제거된 상태에서 알루미늄막의 식각이 이루어지기 때문에, 알루미늄막 식각장비에 포토레지스트를 제거하기 위한 장치를 별도로 구비할 필요가 없어 생산성을 향상시킬 수 있다.
또한, 하드 마스크층을 패터닝할 정도로 최소한의 두께로 포토레지스트막을 형성함으로써 사진공정의 마아진을 향상시킬 수 있다.

Claims (20)

  1. 반도체기판 상에 알루미늄막을 형성하는 단계;
    상기 알루미늄막 상에 하드 마스크 패턴을 형성하는 단계;
    상기 하드 마스크와 탄소함유 가스를 포함하는 식각 가스를 이용하여 상기 알루미늄막을 식각하는 단계를 포함하는 것을 특징으로 하는 알루미늄막의 식각방법.
  2. 제1항에 있어서, 상기 하드 마스크 패턴은,
    산화막 또는 질화막으로 형성하는 것을 특징으로 하는 알루미늄막의 식각방법.
  3. 제2항에 있어서, 상기 산화막은,
    플라즈마 화학 기상 증착(PE-CVD) 방법으로 형성하는 것을 특징으로 하는 알루미늄막의 식각방법.
  4. 제1항에 있어서, 상기 하드 마스크 패턴을 형성하는 단계는,
    상기 알루미늄막 상에 하드 마스크층을 형성하는 단계;
    상기 하드 마스크층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 하드 마스크층을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계로 이루어지는 것을 특징으로 하는 알루미늄막의 식각방법.
  5. 제4항에 있어서, 상기 포토레지스트 패턴은,
    4,000Å∼9,000Å 정도의 두께로 형성하는 것을 특징으로 하는 알루미늄막의 식각방법.
  6. 제1항에 있어서, 상기 탄소함유 가스는,
    사불화탄소(CF4), 삼불화메탄(CHF3) 및 삼염화메탄(CHCl3)으로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄막의 식각방법.
  7. 제6항에 있어서, 상기 탄소함유 가스는,
    전체 식각가스 유량의 10∼20％의 비율로 첨가하는 것을 특징으로 하는 알루미늄막의 식각방법.
  8. 제1항에 있어서, 상기 식각 가스는,
    탄소함유 가스와, 삼염화보론(BCl3), 염소(Cl2) 및 질소(N2)로 이루어진 것을 특징으로 하는 알루미늄막의 식각방법.
  9. 반도체기판 상에 배선 금속층을 형성하는 단계;
    상기 배선 금속층 상에, 상기 배선금속층을 패터닝하기 위한 마스크층을 형성하는 단계;
    상기 마스크층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 마스크층을 패터닝하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 마스크층과, 탄소함유 가스를 포함하는 식각 가스를 사용하여 상기 배선 금속층을 패터닝하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  10. 제9항에 있어서, 상기 마스크층은,
    산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  11. 제10항에 있어서, 상기 산화막은,
    플라즈마 화학기상증착(PE-CVD) 방법으로 형성하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  12. 제9항에 있어서, 상기 포토레지스트 패턴은,
    4,000Å∼9,000Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  13. 제9항에 있어서, 상기 탄소함유 가스는,
    사불화탄소(CF4), 삼불화메탄(CHF3) 및 삼염화메탄(CHCl3)으로 이루어진 그룹에서 선택된 어느 하나인 것을 특징으로 하는 알루미늄막의 식각방법.
  14. 제13항에 있어서, 상기 탄소함유 가스는,
    전체 식각가스 유량의 10∼20％의 비율로 첨가하는 것을 특징으로 하는 알루미늄막의 식각방법.
  15. 제9항에 있어서, 상기 식각 가스는,
    탄소함유 가스와, 삼염화보론(BCl3), 염소(Cl2) 및 질소(N2)로 이루어진 것을 특징으로 하는 알루미늄막의 식각방법.
  16. 제9항에 있어서, 상기 배선 금속층을 형성하는 단계 전에,
    상기 반도체기판 상에, 상기 배선 금속층과 반도체기판 사이의 접착을 좋게 하고 상기 배선 금속층으로부터 상기 반도체기판으로 배선 금속의 확산을 방지하기 위한 장벽층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  17. 제16항에 있어서, 상기 장벽층은 티타늄(Ti)과 티타늄 나이트라이드(TiN)로 이루어진 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  18. 제9항에 있어서, 상기 마스크층을 형성하는 단계 전에,
    상기 배선 금속층 상에, 사진공정시 상기 배선 금속층에서의 빛의 난반사를 방지하기 위한 캐핑층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  19. 제18항에 있어서, 상기 캐핑층은 티타늄 나이트라이드(TiN)로 이루어진 것을 특징으로 하는 반도체장치의 배선층 형성방법.
  20. 제9항에 있어서, 상기 배선 금속층은,
    알루미늄(Al) 또는 알루미늄 합금(Al alloy)으로 형성하는 것을 특징으로 하는 반도체장치의 배선층 형성방법.
KR1019970067744A 1997-12-11 1997-12-11 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법 Expired - Lifetime KR100255663B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019970067744A KR100255663B1 (ko) 1997-12-11 1997-12-11 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
JP10290965A JPH11214370A (ja) 1997-12-11 1998-10-13 アルミニウムを含む金属膜の蝕刻方法及びこれを用いた半導体装置の配線層形成方法
US09/184,855 US6242358B1 (en) 1997-12-11 1998-11-03 Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970067744A KR100255663B1 (ko) 1997-12-11 1997-12-11 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법

Publications (2)

Publication Number Publication Date
KR19990048917A KR19990048917A (ko) 1999-07-05
KR100255663B1 true KR100255663B1 (ko) 2000-05-01

Family

ID=19527033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970067744A Expired - Lifetime KR100255663B1 (ko) 1997-12-11 1997-12-11 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법

Country Status (3)

Country Link
US (1) US6242358B1 (ko)
JP (1) JPH11214370A (ko)
KR (1) KR100255663B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030079413A (ko) * 2002-04-04 2003-10-10 아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법
KR100450564B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177353B1 (en) * 1998-09-15 2001-01-23 Infineon Technologies North America Corp. Metallization etching techniques for reducing post-etch corrosion of metal lines
US6268287B1 (en) * 1999-10-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Polymerless metal hard mask etching
TW582071B (en) * 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
KR100419786B1 (ko) * 2001-05-11 2004-02-21 아남반도체 주식회사 반도체 소자의 제조 방법
KR100551071B1 (ko) * 2001-11-12 2006-02-10 주식회사 하이닉스반도체 반도체소자 제조방법
KR20030089562A (ko) * 2002-05-16 2003-11-22 주식회사 하이닉스반도체 반도체 소자의 제조방법
DE10231533A1 (de) * 2002-07-11 2004-01-29 Infineon Technologies Ag Verfahren zur Metallstrukturierung
KR100464430B1 (ko) 2002-08-20 2005-01-03 삼성전자주식회사 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
CN101800183B (zh) * 2002-11-13 2013-02-06 日本冲信息株式会社 具有半导体薄膜的组合半导体装置
US20040166691A1 (en) * 2003-02-26 2004-08-26 Chun-Feng Nieh Method of etching a metal line
US20040171272A1 (en) * 2003-02-28 2004-09-02 Applied Materials, Inc. Method of etching metallic materials to form a tapered profile
KR20040081240A (ko) * 2003-03-14 2004-09-21 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법
US20040192059A1 (en) * 2003-03-28 2004-09-30 Mosel Vitelic, Inc. Method for etching a titanium-containing layer prior to etching an aluminum layer in a metal stack
KR102069158B1 (ko) * 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR20150092581A (ko) * 2014-02-05 2015-08-13 삼성전자주식회사 배선 구조물 및 그 형성 방법
KR102403619B1 (ko) * 2017-09-18 2022-05-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN108919407A (zh) 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置
KR102747696B1 (ko) 2020-05-28 2024-12-30 삼성전자주식회사 반도체 소자 및 그의 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156927A (ja) 1989-10-24 1991-07-04 Hewlett Packard Co <Hp> アルミ・メタライゼーションのパターン形成方法
JP2924723B2 (ja) * 1995-08-16 1999-07-26 日本電気株式会社 ドライエッチング方法
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450564B1 (ko) * 2001-12-20 2004-09-30 동부전자 주식회사 반도체 소자의 금속 배선 후처리 방법
KR20030079413A (ko) * 2002-04-04 2003-10-10 아남반도체 주식회사 반도체 소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
JPH11214370A (ja) 1999-08-06
KR19990048917A (ko) 1999-07-05
US6242358B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
US6500767B2 (en) Method of etching semiconductor metallic layer
US7851371B2 (en) Method for manufacturing semiconductor device
US6716760B2 (en) Method for forming a gate of a high integration semiconductor device including forming an etching prevention or etch stop layer and anti-reflection layer
KR100495909B1 (ko) 하드마스크의 경사 프로파일을 방지할 수 있는 ＡｒＦ노광원을 이용한 반도체소자 제조 방법
KR20000004332A (ko) 반도체 소자의 금속 배선 형성방법
KR100303997B1 (ko) 금속 게이트전극 형성방법
KR20010058959A (ko) 반도체 소자의 제조 방법
KR100344770B1 (ko) 금속배선 형성 방법
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법
JPH09289213A (ja) 高融点金属配線形成方法
KR100625393B1 (ko) 반도체소자의 제조방법
KR100284311B1 (ko) 비아 콘택 저항의 개선을 위한 반도체소자 제조방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR100444722B1 (ko) 퓨즈 라인 제조 방법
KR20050011210A (ko) 반도체 소자의 게이트 전극 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR20000027159A (ko) 반도체 소자의 금속 배선 형성방법
KR20040002153A (ko) 반도체 소자의 금속배선 형성방법
KR19980014173A (ko) 반도체 장치의 배선막 식각방법
KR19980025508A (ko) 반도체 소자의 콘택홀 형성 방법
KR19990085434A (ko) 반도체소자의 패드오픈방법
KR19980034434A (ko) 반도체 장치의 금속배선 형성방법
JPH04266022A (ja) 半導体装置の製法
KR20020058593A (ko) 반도체소자의 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971211

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971211

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20000131

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20040107

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060105

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080201

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20090202

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20110131

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20120131

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20130131

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20140129

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20150202

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180611

Termination category: Expiration of duration