KR100253388B1 - 반도체 패키지의 제조방법 - Google Patents
반도체 패키지의 제조방법 Download PDFInfo
- Publication number
- KR100253388B1 KR100253388B1 KR1019970072868A KR19970072868A KR100253388B1 KR 100253388 B1 KR100253388 B1 KR 100253388B1 KR 1019970072868 A KR1019970072868 A KR 1019970072868A KR 19970072868 A KR19970072868 A KR 19970072868A KR 100253388 B1 KR100253388 B1 KR 100253388B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- package
- mold
- strips
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000465 moulding Methods 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000012778 molding material Substances 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 3
- 239000004593 Epoxy Substances 0.000 abstract description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000007747 plating Methods 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 종래에는 리드프레임 스트립이 단열(單列)형 금형에 몰딩되므로, 한번의 몰딩 공정으로는 단열의 패키지 스트립만을 생산하게 되어 생산성이 제한되는 것은 물론, 상기 칩과 리드프레임의 양측면이 금형의 상, 하면에 밀착되지 못하여 리드프레임의 저면에 플레쉬가 발생되며, 봉지부가 칩을 완전히 밀봉하게 되어 패키지가 두꺼워지게 되는 문제점이 있었던 바, 본 발명에서는 반도체 칩과 와이어를 에폭시로 보호하도록 몰딩하는 단계에서 그 몰딩하는 금형의 사이에 이연성 분리대를 대고, 그 이연성 분리대의 양측면에 각각 리드프레임 스트립을 밀착시킨 후에 에폭시를 주입하여 패키지 스트립을 형성함으로써, 한 번의 몰딩작업으로 두 개의 패키지 스트립을 형성할 수 있어 생산성이 현저하게 향상되는 것은 물론, 리드프레임과 칩의 양측 배면이 상,하로 눌리면서 몰딩되므로 리드프레임의 배면에 플레쉬가 발생되지 않으며, 상기 칩의 배면이 몰딩되지 않고 노출되므로 패키지의 경박단소화가 실현될 수 있다.
Description
본 발명은 반도체 패키지의 제조방법에 관한 것으로, 특히 생산성은 향상되고 경박 단소화에 적합한 반도체 패키지의 제조방법에 관한 것이다.
최근들어 각종 전자제품들이 소형화 및 다기능화되어 가면서 반도체 패키지 역시 경박단소화 및 고집적화된 제품들을 요구하게 되는 바, 이러한 요구에 부흥하기 위하여 통상 비엘피 패키지라고 불리우는 버텀리드형 패키지가 제안되어 왔다.
일반적인 버텀리드형 패키지(이하, 비엘피 패키지로 통칭함)는 도1에 도시된 바와 같이, 반도체 칩(1)과, 그 반도체 칩(1)의 저면 양측에 절연접착제(2)로 부착되고 소정위치에서 절곡되어 상기 칩(1)과 평행하게 배치되는 리드프레임(3)과, 그 리드프레임(3)의 대향부위 저면과 상기 칩(1)의 패드(1a) 를 전기적으로 연결시켜주는 골드 와이어(4)와, 상기 칩(1)의 외부로부터의 열적, 기계적, 화학적 충격을 보호하기 위하여 에폭시(EMC; Epoxy Molding Compound)로 몰딩되는 봉지부(5)로 구성되어 있다.
상기 리드프레임(3)은 그 저면의 일부가 봉지부(5)로부터 노출되고, 그 노출된 리드프레임의 저면에는 인쇄회로기판(PCB)의 랜드와 접촉되는 외부단자용 도금부(이하, 전기단자와 혼용함)(3a)가 형성된다.
상기와 같은 종래의 비엘피 패키지를 제조하기 위한 방법은 도2a 내지 도2f에 도시된 바와 같다.
즉, 반도체 칩(1)의 저면 양측에 절연접착제(2)로 리드프레임(3)의 일측 상면을 대향되게 부착하고, 그 각 리드프레임(3)의 대향부 저면과 반도체 칩(1)의 패드(1a)는 골드 와이어(4)로 본딩하여 전기적으로 연결시킨 후에 소정형상의 금형(6)에 얹고 에폭시로 몰딩하여 봉지부(5)를 형성하는데, 여기서 상기 금형은 도2d에 도시된 바와 같이, 금형(6)의 캐비티 상, 하면이 각각 칩(1)의 상면 및 리드프레임(3)의 저면과 밀착되지 않도록 하여 상기 봉지부(5)가 칩(1)의 상면을 완전히 밀봉하도록 설계되어 있다.
다음, 상기의 몰딩공정이 끝난 패키지의 리드프레임(3) 노출부위에 부착된 몰드 프레쉬(Mold Flash)(미도시)를 제거한 이후에 그 리드프레임(3)의 노출면에 전기도금을 실시하고, 이러한 플래팅(Plating)공정이 완료되면, 트리밍(Trimming)공정을 통해 각 패키지를 상호 연결시키고 있는 아웃리드를 절단하여 비엘피 패키지를 완성하는 것이었다.
그러나, 상기와 같은 종래 비엘피 패키지의 제조방법에 있어서는, 리드프레임(3)에 칩(1)이 접착되어 골드와이어(4)가 본딩된 리드프레임 스트립(Lead Frame Strip)(미부호)이 단열(單列)형 금형(6)에 일렬로만 얹혀져 몰딩되므로, 한번의 몰딩공정으로는 단열의 패키지만을 생산하게 되어 생산성 향상에 제약이 뒤따르게 되는 것은 물론, 상기 칩(1)과 리드프레임(3)의 양측면이 금형(6)의 상, 하면에 밀착되지 못하여 밀봉공정중에 에폭시의 일부가 리드프레임(3)의 저면으로 스며들어 밀봉 후 디플레쉬 공정이 필요하게 되고, 또한, 봉지부(5)가 칩(1)을 완전히 밀봉하게 되어 패키지가 두꺼워지게 되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래 반도체 패키지의 제조방법이 가지는 문제점을 감안하여 안출한 것으로, 패키지의 생산성이 향상되는 것은 물론, 별도의 디플레쉬 공정이 불필요하며 경박단소한 패키지를 생산할 수 있는 반도체 패키지의 제조방법을 제공하려는데 그 목적이 있다.
도1은 종래 비엘피 패키지의 일례를 보인 종단면도.
도2a 내지 도2f는 종래 비엘피 패키지를 제조하는 과정을 보인 종단면도.
도3은 본 발명에 의한 비엘피 패키지의 일례를 보인 종단면도.
도4a 내지 도4f는 본 발명에 의한 비엘피 패키지를 제조하는 과정을 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 칩 2 : 접착제
3 : 리드프레임 4 : 골드와이어
10 : 에폭시 20 : 이연성 분리대
30 : 금형
이와 같은 본 발명의 목적을 달성하기 위하여, 리드프레임 스트립에 수개의 반도체 칩을 접착시키고, 각 반도체 칩의 패드와 리드프레임을 금속와이어로 각각 본딩하는 단계와; 상기 수개의 반도체 칩을 접착함과 아울러 금속와이어가 각각 본딩된 복수개의 리드프레임 스트립이 그 사이에 개재되는 이연성(離緣性) 분리대를 중심으로 서로 대칭되도록 금형의 캐비티에 삽입하는 단계와; 상기 금형의 캐비티에 몰딩재를 주입하여 패키지 스트립을 형성하도록 몰딩하는 단계와; 상기 몰딩재가 응고된 이후에 금형을 분리하고, 이연성 분리대의 양측면으로부터 패키지 스트립을 각각 분리하는 단계와; 상기 리드프레임의 노출면에 전기도금을 실시하고, 트리밍공정을 통해 각 패키지를 상호 연결시키고 있는 아웃리드를 절단하여 단품의 패키지를 완성하는 단계로 진행함을 특징으로 하는 반도체 패키지의 제조방법이 제공된다.
이하, 본 발명에 의한 반도체 패키지의 제조방법을 첨부도면에 도시된 일실시예에 의거하여 상세하게 설명한다.
도3은 본 발명에 의한 비엘피 패키지의 일례를 보인 종단면도이고, 도4a 내지 도4f는 본 발명에 의한 비엘피 패키지를 제조하는 과정을 보인 종단면도이다.
이에 도시된 바와 같이 본 발명에 의한 반도체 패키지는, 도3에 도시된 바와 같이, 반도체 칩(1)과, 그 반도체 칩(1)의 저면 양측에 절연접착제(2)로 부착되고 소정위치에서 절곡되어 상기 칩(1)과 평행하게 배치되는 리드프레임(3)과, 그 리드프레임(3)의 대향부위 저면과 상기 칩(1)의 패드(1a)를 전기적으로 연결시켜주는 골드와이어(4)와, 상기 칩(1)을 외부로부터의 열적, 기계적, 화학적 충격을 보호하기 위하여 에폭시로 몰딩되는 봉지부(10)로 구성된다.
상기 봉지부(10)의 일측은 리드프레임(3)의 저면이 노출되도록 형성되고, 타측은 반도체 칩(1)의 상면이 노출되도록 형성된다.
도면중 종래와 동일한 부분에 대하여는 동일한 부호를 부여하였다.
도면중 미설명 부호인 3a는 외부단자이다.
상기와 같은 본 발명의 비엘피 패키지를 제조하기 위한 방법은 도4a 내지 도4f에 도시된 바와 같다.
즉, 반도체 칩(1)의 저면 양측에 절연접착제(2)로 리드프레임(3)의 일측 상면을 대향되게 부착하고, 그 각 리드프레임(3)의 대향부 저면과 반도체 칩(1)의 패드(1a)는 골드 와이어(4)로 본딩하여 전기적으로 연결시킨 후에 소정형상의 금형(6)에 얹고 에폭시로 몰딩하여 봉지부(5)를 형성하는데, 여기서 상기 수개의 반도체 칩(1)을 접착함과 아울러 골드 와이어(4)가 각각 본딩된 복수개의 리드프레임 스트립(미부호)을 그 사이에 개재되는 테프론 또는 폴리머와 같은 이연성(離緣性) 분리대(20)를 중심으로 서로 대칭되도록 금형(30)의 캐비티(미부호)에 삽입하고, 상기 금형(30)의 캐비티에 에폭시(10)를 주입하여 패키지 스트립(미부호)을 형성하도록 몰딩하며, 상기 에폭시가 응고된 이후에 금형(30)을 분리함과 아울러 이연성 분리대(20)의 양측면으로부터 패키지 스트립(미부호)을 각각 분리하고, 이어서 상기 리드프레임(3)의 노출면(3a)에 전기도금을 실시하며, 이러한 플래팅공정이 완료되면, 트리밍공정을 통해 각 패키지(미부호)를 상호 연결시키고 있는 아웃리드를 절단하여 단품의 비엘피 패키지를 완성하는 것이다.
이때, 상기 리드프레임 스트립(미부호)을 금형(30)의 캐비티에 삽입하는 단계에서 각 리드프레임 스트립(미부호)의 반도체 칩(1) 일측면은 금형(30)의 캐비티 상,하 면에 밀착되는 반면, 각 리드프레임 스트립(미부호)의 리드프레임(3) 일측면은 이연성 분리대(20)의 상, 하면에 밀착되도록 삽입함이 바람직하다.
이로써, 한 번의 몰딩작업으로 두 개의 패키지 스트립(미부호)을 형성할 수 있으므로 생산성이 현저하게 향상되는 것은 물론, 리드프레임(3)과 칩(1)의 양측 배면이 상, 하로 눌리면서 몰딩되므로 리드프레임(3)의 배면에 플레쉬가 발생되지 않으며, 상기 칩(1)의 배면이 몰딩되지 않고 노출되므로 패키지의 경박단소화가 실현될 수 있다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 패키지의 제조방법은, 반도체 칩과 와이어를 에폭시로 보호하도록 몰딩하는 단계에서 그 몰딩하는 금형의 사이에 이연성 분리대를 대고, 그 이연성 분리대의 양측면에 각각 리드프레임 스트립을 밀착시킨 후에 에폭시를 주입하여 패키지 스트립을 형성함으로써, 한 번의 몰딩작업으로 두 개의 패키지 스트립을 형성할 수 있어 생산성이 현저하게 향상되는 것은 물론, 리드프레임과 칩의 양측 배면이 상, 하로 눌리면서 몰딩되므로 리드프레임의 배면에 플레쉬가 발생되지 않으며, 상기 칩의 배면이 몰딩되지 않고 노출되므로 패키지의 경박단소화가 실현될 수 있다.
Claims (2)
- 리드프레임 스트립에 수개의 반도체 칩을 접착시키고, 각 반도체 칩의 패드와 리드프레임을 금속와이어로 각각 본딩하는 단계와; 상기 수개의 반도체 칩을 접착함과 아울러 금속와이어가 각각 본딩된 복수개의 리드프레임 스트립이 그 사이에 개재되는 이연성(離緣性) 분리대를 중심으로 서로 대칭되도록 금형의 캐비티에 삽입하는 단계와; 상기 금형의 캐비티에 몰딩재를 주입하여 패키지 스트립을 형성하도록 몰딩하는 단계와; 상기 몰딩재가 응고된 이후에 금형을 분리하고, 이연성 분리대의 양측면으로부터 패키지 스트립을 각각 분리하는 단계와; 상기 리드프레임의 노출면에 전기도금을 실시하고, 트리밍(Trimming)공정을 통해 각 패키지를 상호 연결시키고 있는 아웃리드를 절단하여 단품의 패키지를 완성하는 단계로 진행함을 특징으로 하는 반도체 패키지의 제조방법.
- 제1항에 있어서, 상기 리드프레임 스트립을 금형의 캐비티에 삽입하는 단계에서 각 리드프레임 스트립의 반도체 칩 일측면은 금형의 캐비티 상,하 면에 밀착되는 반면, 각 리드프레임 스트립의 리드프레임 일측면은 이연성 분리대의 상, 하면에 밀착되도록 삽입됨을 특징으로 하는 반도체 패키지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072868A KR100253388B1 (ko) | 1997-12-24 | 1997-12-24 | 반도체 패키지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970072868A KR100253388B1 (ko) | 1997-12-24 | 1997-12-24 | 반도체 패키지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990053262A KR19990053262A (ko) | 1999-07-15 |
| KR100253388B1 true KR100253388B1 (ko) | 2000-04-15 |
Family
ID=19528418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970072868A Expired - Fee Related KR100253388B1 (ko) | 1997-12-24 | 1997-12-24 | 반도체 패키지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100253388B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160131287A (ko) | 2015-05-06 | 2016-11-16 | 주식회사 에스바텍 | 몰드 보호용 필름 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020053412A (ko) * | 2000-12-27 | 2002-07-05 | 마이클 디. 오브라이언 | 반도체패키지용 금형 |
-
1997
- 1997-12-24 KR KR1019970072868A patent/KR100253388B1/ko not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160131287A (ko) | 2015-05-06 | 2016-11-16 | 주식회사 에스바텍 | 몰드 보호용 필름 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990053262A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940007757Y1 (ko) | 반도체 패키지 | |
| US6703696B2 (en) | Semiconductor package | |
| US7410834B2 (en) | Method of manufacturing a semiconductor device | |
| KR101277391B1 (ko) | 반도체 장치 | |
| US5471088A (en) | Semiconductor package and method for manufacturing the same | |
| US4556896A (en) | Lead frame structure | |
| KR0179920B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
| US20030030131A1 (en) | Semiconductor package apparatus and method | |
| US20120126378A1 (en) | Semiconductor device package with electromagnetic shielding | |
| US11830791B2 (en) | Leads for leadframe and semiconductor package | |
| US20050218499A1 (en) | Method for manufacturing leadless semiconductor packages | |
| US6882048B2 (en) | Lead frame and semiconductor package having a groove formed in the respective terminals for limiting a plating area | |
| CN100397599C (zh) | 引线框的制造方法、半导体装置的制造方法及半导体装置 | |
| KR100253388B1 (ko) | 반도체 패키지의 제조방법 | |
| US11362023B2 (en) | Package lead design with grooves for improved dambar separation | |
| US20030098503A1 (en) | Frame for semiconductor package | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH10135375A (ja) | 半導体装置ならびに半導体装置の製造方法および製造装置 | |
| JP3061177B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| KR20020093250A (ko) | 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지 | |
| JP2000150725A (ja) | 半導体装置およびその製造方法 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JPH06132443A (ja) | 半導体装置およびその製造に用いられるリードフレーム | |
| KR100290783B1 (ko) | 반도체 패키지 | |
| KR20010076670A (ko) | 듀얼 다이 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19971224 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19971224 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991125 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000122 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000124 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20021223 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031219 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20041230 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041230 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |