KR100252873B1 - 반도체 소자의 다층배선 및 그의 형성방법 - Google Patents
반도체 소자의 다층배선 및 그의 형성방법 Download PDFInfo
- Publication number
- KR100252873B1 KR100252873B1 KR1019970050128A KR19970050128A KR100252873B1 KR 100252873 B1 KR100252873 B1 KR 100252873B1 KR 1019970050128 A KR1019970050128 A KR 1019970050128A KR 19970050128 A KR19970050128 A KR 19970050128A KR 100252873 B1 KR100252873 B1 KR 100252873B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- contact
- via contact
- interlayer insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 title claims description 42
- 239000002184 metal Substances 0.000 title claims description 42
- 239000010410 layer Substances 0.000 claims abstract description 181
- 239000011229 interlayer Substances 0.000 claims abstract description 51
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 31
- 239000010937 tungsten Substances 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 6
- 239000011521 glass Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000000151 deposition Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층배선을 적층형 비아콘택을 사용하여 형성할 때 발생하는 간섭현상으로 인한 문제점을 방지하여 공정 수율을 개선하기에 적당한 반도체 소자의 다층배선 및 그의 형성방법에 관한 것으로, 이와 같은 반도체 소자의 다층배선 형성방법은 반도체 기판의 소정영역에 형성된 제 1 배선층과, 상기 제 1 배선층상에 콘택홀을 갖도록 형성된 제 1 층간절연층과, 상기 제 1 배선층과 콘택되도록 콘택홀에 형성된 제 1 비아콘택과, 상기 제 1 층간절연층상에 상기 제 1 비아콘택이 드러나도록 형성된 제 2 배선층과, 상기 제 2 배선층 및 상기 제 1 층간절연층상에 형성된 제 1 절연층과, 상기 제 1 층간절연층상의 제 1 절연층상에 형성된 제 2 절연층과, 상기 제 1 절연층과 제 2 절연층의 측면에 형성된 측벽스페이서와, 상기 제 1 비아콘택과 콘택되도록 상기 측벽스페이서 사이에 형성된 텅스텐 비아콘택과, 상기 텅스텐 비아콘택상에 콘택홀을 갖도록 형성된 제 2 층간절연층과, 상기 텅스텐 비아콘택과 콘택되도록 콘택홀에 형성된 제 2 비아콘택과, 상기 제 2 비아콘택과 콘택되어 있는 제 3 배선층을 포함함을 특징으로 한다.
Description
본 발명은 반도체 소자의 다층배선에 대한 것으로, 특히 다층배선을 적층형 비아콘택을 사용하여 형성할 때 발생하는 간섭현상으로 인한 문제점을 방지하여 공정 수율을 개선하기에 적당한 반도체 소자의 다층배선 및 그의 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체 소자의 다층배선 및 그의 형성방법에 대하여 설명하면 다음과 같다.
도 1은 종래 반도체 소자의 다층배선을 나타낸 구조단면도이고, 도 2a 내지 2f는 종래 반도체 소자의 다층배선의 형성방법을 나타낸 공정단면도이다.
종래 반도체 소자의 다층배선은 도 1에 도시한 바와 같이 반도체 기판(1)의 소정영역에 제 1 금속배선층(2)이 형성되었고, 상기 제 1 금속배선층(2) 및 반도체 기판(1)에 제 1 금속배선층(3)의 일부가 드러나도록 콘택홀을 갖고 있는 층간절연층(3)이 있다. 그리고 상기 층간절연층(3)의 콘택홀에 제 1 금속배선층(2)과 콘택되는 제 1 비아콘택(4)이 있다. 그리고 상기 층간절연층(3)상에 제 1 비아콘택(4)과 콘택되며 층간절연층(3)이 드러나도록 패터닝된 제 2 금속배선층(5)이 있다. 그리고 상기 제 2 금속배선층(5) 및 드러난 층간절연층(3)에 제 1 절연층(6)이 형성되어 있다. 그리고 상기 제 2 금속배선층(5) 사이의 제 1 절연층(6)사이에 제 2 절연층(7)이 소정영역 형성되어 있다. 그리고 상기 제 1 비아콘택(4)과 콘택되어 있는 제 2 금속배선층(5)상에 콘택홀을 갖도록 반도체 기판(1) 전면에 제 2 절연층(8)이 형성되어 있다. 그리고 상기 콘택홀을 통하여 제 2 금속배선층(5)과 콘택되도록 제 2 비아콘택(10)이 형성되어 있다. 그리고 상기 제 2 비아콘택(10)과 콘택되도록 제 2 절연층(8)상의 소정영역에 제 3 금속배선층(11)이 형성되어 있다.
상기와 같이 구성된 종래 반도체 소자의 다층배선의 형성방법은 도 2a에 도시한 바와같이 반도체 기판(1)에 제 1 금속배선층(2)을 증착한 후 소정영역을 사진식각에 의하여 패터닝한다. 그리고 제 1 금속배선층(2)을 포함한 반도체 기판(1)에 산화막이나 질화막을 증착하여 층간절연층(3)을 형성한다. 이후에 소정의 상기 제 1 금속배선층(2)이 드러나도록 콘택홀을 형성하고, 텅스텐을 증착한 후 평탄화공정이나 화학적기계적 연마법으로 콘택홀 내에만 텅스텐이 남도록 하여 제 1 비아콘택(4)을 형성한다.
도 2b에 도시한 바와 같이 상기 제 1 비아콘택(4)과 층간절연층(3)상에 제 2 금속배선층(5)을 스퍼터 증착한 후 제 1 비아콘택(4)과 콘택되며 상기 층간절연층(3)의 소정부분이 드러나도록 사진식각공정으로 제 2 금속배선층(5)을 이방성 식각한다.
도 2c에 도시한 바와 같이 상기 반도체 기판(1)의 전면에 제 1 티이오에스(Tetra Ethyl Ortho Silicate:TEOS)를 증착하여 제 1 절연층(6)을 형성한다. 그리고 제 1 절연층(6)상에 제 2 절연층(7)으로 스핀온글래스(Spin On Glass:SOG)를 코팅한 후 상기 제 2 금속배선층(5) 사이의 제 1 절연층(6)상의 소정부분만 남도록 이방성 식각한다. 이후에 반도체 기판(1) 전면에 제 2 티이오에스(Tetra Ethyl Ortho Silicate:TEOS)를 증착하여 제 2 절연층(8)을 형성한다. 그리고 화학적 기계적 연마법으로 표면을 평탄화 시킨다.
도 2d에 도시한 바와 같이 상기 제 1 비아콘택(4)과 콘택된 제 2 금속배선층(5)상부에 비아콘택홀(9)을 갖도록 제 2 절연층(8)과 제 1 절연층(6)을 차례대로 식각한다.
도 2e에 도시한 바와 같이 상기 비아콘택홀(9)을 채우도록 텅스텐을 증착한 후 비아콘택홀(9)상에만 채워지도록 텅스텐을 이방성 식각하여 제 2 비아콘택(10)을 형성한다.
도 2f에 도시한 바와 같이 상기 반도체 기판(1)에 제 3 금속배선층(11)을 증착한 후 제 2 비아콘택(10)과 콘택되도록 이방성 식각한다.
상기와 같은 종래 반도체 소자의 다층배선 형성방법은 다음과 같은 문제가 있다.
첫째, 반도체 소자의 배선 패턴이 조밀해질수록 패턴간의 간섭현상으로 제 1, 제 2 비아콘택 사이의 금속배선층의 디파인(Define)이 어려워 적층형의 비아콘택을 형성하기가 어렵게 되어 수율이 낮아진다.
둘째, 적층형의 비아콘택을 형성하는 것이 어렵기 때문에 소자의 집적도를 높이기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 다층배선에서 적층형 비아콘택 형성시 배선의 패턴이 조밀해지면서 패턴형성을 할 때 간섭현상을 방지하여 소자를 고집적화하기에 적당한 반도체 소자의 다층배선 및 그의 형성방법을 제공하는 데 그 목적이 있다.
그리고 본 발명의 다른 목적은 고집적 소자에서 배선의 문제로 인하여 수율이 낮아지는 것을 방지하는데 있다.
도 1은 종래 반도체 소자의 다층배선을 나타낸 구조단면도
도 2a 내지 2f는 종래 반도체 소자의 다층배선의 형성방법을 나타낸 공정단면도
도 3은 본 발명 반도체 소자의 다층배선을 나타낸 구조단면도
도 4a 내지 4i는 본 발명 반도체 소자의 다층배선의 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21: 반도체 기판 22: 제 1 금속배선층
23: 제 1 층간절연층 24: 제 1 비아콘택
25: 제 2 금속배선층 26: 제 1 절연층
27: 제 2 절연층 28: 측벽스페이서
29: 텅스텐 비아콘택 30: 제 2 층간절연층
31: 비아콘택홀 32: 제 2 비아콘택
33: 제 3 금속배선층
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자의 다층배선은 반도체 기판의 소정영역에 형성된 제 1 배선층과, 상기 제 1 배선층상에 콘택홀을 갖도록 형성된 제 1 층간절연층과, 상기 제 1 배선층과 콘택되도록 콘택홀에 형성된 제 1 비아콘택과, 상기 제 1 층간절연층상에 상기 제 1 비아콘택이 드러나도록 형성된 제 2 배선층과, 상기 제 2 배선층 및 상기 제 1 층간절연층상에 형성된 제 1 절연층과, 상기 제 1 층간절연층상의 제 1 절연층상에 형성된 제 2 절연층과, 상기 제 1 절연층과 제 2 절연층의 측면에 형성된 측벽스페이서와, 상기 제 1 비아콘택과 콘택되도록 상기 측벽스페이서 사이에 형성된 텅스텐 비아콘택과, 상기 텅스텐 비아콘택상에 콘택홀을 갖도록 형성된 제 2 층간절연층과, 상기 텅스텐 비아콘택과 콘택되도록 콘택홀에 형성된 제 2 비아콘택과, 상기 제 2 비아콘택과 콘택되어 있는 제 3 배선층을 포함함을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 반도체 소자의 다층배선의 형성방법은 반도체 기판의 소정영역에 제 1 배선층을 형성하는 공정과, 상기 제 1 배선층상에 콘택홀을 갖는 제 1 층간절연층을 형성하는 공정과, 상기 제 1 배선층과 콘택되도록 상기 제 1 층간절연층사이의 콘택홀에 제 1 비아콘택을 형성하는 공정과, 상기 제 1 층간절연층상에 상기 제 1 비아콘택이 드러나도록 제 2 배선층을 형성하는 공정과, 상기 제 1 비아콘택과 제 2 금속층과 제 1 층간절연층상에 제 1 절연층을 형성하는 공정과, 상기 제 2 금속층 사이의 상기 제 1 절연층 상에 제 2 절연층을 형성하는 공정과, 상기 제 1 비아콘택이 드러나도록 제 2 절연층 및 상기 제 1 절연층을 식각하는 공정과, 상기 제 1 절연층과 제 2 절연층의 측면에 측벽스페이서를 형성하는 공정과, 상기 제 1 비아콘택과 콘택되도록 상기 측벽스페이서 사이에 텅스텐 비아콘택을 형성하는 공정과, 상기 텅스텐 비아콘택과 콘택되도록 제 2 비아콘택을 형성하는 공정과, 상기 텅스텐 비아콘택상에 콘택홀을 갖는 제 2 층간절연층을 형성하는 공정과, 상기 텅스텐 비아콘택과 콘택되도록 상기 제 2 층간절연층사이의 콘택홀에 제 2 비아콘택을 형성하는 공정과, 상기 제 2 비아콘택과 콘택되도록 제 3 배선층을 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자의 다층배선 및 그의 형성방법에 대하여 설명하면 다음과 같다.
도 3은 본 발명 반도체 소자의 다층배선을 나타낸 구조단면도이고, 도 4a 내지 4i는 본 발명 반도체 소자의 다층배선의 형성방법을 나타낸 공정단면도이다.
본 발명 반도체 소자의 다층배선은 도 3에 도시한 바와 같이 반도체 기판(21)상의 소정영역에 제 1 금속배선층(22)이 형성되었고, 상기 제 1 금속배선층(22)상에 콘택홀을 갖는 제 1 층간절연층(23)이 형성되었다. 그리고 상기 제 1 층간절연층(23)의 콘택홀내에 상기 제 1 금속배선층(22)과 콘택되는 제 1 비아콘택(24)이 있다. 그리고 상기 제 1 층간절연층(23)상에 제 1 비아콘택(24)이 드러나도록 제 2 금속배선층(25)이 형성되었다. 그리고 상기 제 2 금속배선층(25)상부 및 그 측면과 제 1 층간절연층(23)상까지 연장되도록 제 1 절연층(26)이 형성되었다. 그리고 상기 제 1 층간절연층(23) 상에 형성된 제 1 절연층(26)상에 제 2 절연층(27)이 형성되었다. 그리고 상기 제 1 비아콘택(24)이 드러나도록 제 1 층간절연층(23)상의 상기 제 1 절연층(26)과 제 2 절연층(27)의 측면에 측벽스페이서(28)가 형성되었다. 그리고 상기 측벽스페이서(28) 사이에 제 1 비아콘택(24)과 콘택되도록 텅스텐 비아콘택(29)이 형성되었다. 그리고 상기 텅스텐 비아콘택(29)상에 콘택홀을 갖고 제 2 층간절연층(30)이 형성되었다. 그리고 상기 제 2 층간절연층(30)의 콘택홀에 제 2 비아콘택(32)이 형성되어있다. 그리고 상기 제 2 비아콘택(32)과 콘택되는 제 3 금속배선층(33)이 제 2 층간절연층(30)과 제 2 비아콘택(32)상에 형성되어 있다.
상기와 같이 구성된 본 발명 반도체 소자의 다층배선 형성방법은 도 4a에 도시한 바와 같이 반도체 기판(21)에 제 1 금속배선층(22)을 증착한 후 소정영역을 사진식각에 의하여 패터닝한다. 그리고 제 1 금속배선층(22)을 포함한 반도체 기판(21)에 산화막이나 질화막을 증착하여 제 1 층간절연층(23)을 형성한다. 이후에 소정의 상기 제 1 금속배선층(22)이 드러나도록 콘택홀을 형성하고, 다음에 텅스텐을 증착한 후 평탄화공정이나 화학적기계적 연마법으로 콘택홀 내에만 텅스텐이 남도록 하여 제 1 비아콘택(24)을 형성한다.
도 4b에 도시한 바와 같이 상기 제 1 층간절연층(23)과 제 1 비아콘택(24)상에 제 2 금속배선층(25)을 스퍼터 증착한다. 이후에 상기 제 1 비아콘택(24)이 드러나도록 제 2 금속배선층(25)을 사진식각공정으로 이방성 식각한다.
도 4c에 도시한 바와 같이 상기 반도체 기판(21) 전면에 티이오에스(Tetra Ethyl Ortho Silicate:TEOS)를 증착하여 제 1 절연층(26)을 형성한다. 그리고 제 1 절연층(26)상에 스핀온글래스(Spin On Glass:SOG)를 코팅하여 제 2 절연층(27)을 형성한다. 이때 제 2 절연층(27)은 상기 제 1 비아 콘택(24)상측 및 상기 제 2 금속배선층(25)사이의 제 1 절연층(26)상에만 남도록 이방성 식각한다.
도 4d에 도시한 바와 같이 상기 제 1 비아콘택(24)이 드러나도록 사진공정으로 상기 제 2 절연층(27)과 제 1 절연층(26)을 차례대로 이방성 식각한다.
도 4e에 도시한 바와 같이 상기 전면에 산화막이나 질화막을 증착한 후 이방성 식각으로 상기 제 1 비아콘택(24)이 드러나도록 제 1 절연층(26)과 제 2 절연층(27) 측면에 측벽스페이서(28)를 형성한다.
도 4f에 도시한 바와 같이 상기 반도체 기판(21)의 전면에 텅스텐을 증착한 후 제 1 비아콘택(24)과 콘택되도록 이방성 식각하여 측벽스페이서(28) 사이에만 남도록 한다.
도 4g에 도시한 바와 같이 상기 반도체 기판(21) 전면에 티이오에스(Tetra Ethyl Ortho Silicate:TEOS)를 증착하여 제 2 층간절연층(30)을 형성한 후 화학적 기계적 연마법(Chemical Mechanical Polishing:CMP)으로 평탄화시킨다.
도 4h에 도시한 바와 같이 사진식각공정으로 상기 텅스텐 비아콘택(29)이 소정영역 드러나도록 제 2 층간절연층(30)을 이방성 식각하여 비아콘택홀(31)을 형성한다.
도 4i에 도시한 바와 같이 상기 반도체 기판(21)에 텅스텐층을 스퍼터 증착한 후 상기 비아콘택홀(31)에만 채워지도록 이방성 식각하여 제 2 비아콘택(32)을 형성한다. 다음에 제 2 비아콘택(32) 및 제 2 층간절연층(30)상에 제 3 금속배선층(33)을 스퍼터 증착한 후 사진식각공정으로 제 2 비아콘택(32)과 콘택되도록 이방성식각한다.
상기와 같은 본 발명 반도체 소자의 다층배선 및 그의 형성방법은 다음과 같은 효과가 있다.
제 1 금속층과 제 3 금속층을 연결하기 위하여 차례로 형성된 제 1 비아콘택과 제 2 비아콘택을 연결하는 중간층을 제 2 금속층 대신에 측벽스페이서와 텅스텐 비아콘택을 이용하여 형성하므로써 패턴간의 간섭 현상으로 인한 적층형 비아콘택의 연결상의 문제점을 개선하여 적층형 비아콘택이 오픈되는 것을 막아 공정의 수율을 향상시킬 수있고 또한 소자를 고집적화하기에 유리하다.
Claims (6)
- 반도체 기판의 소정영역에 형성된 제 1 배선층과,상기 제 1 배선층상에 콘택홀을 갖도록 형성된 제 1 층간절연층과,상기 제 1 배선층과 콘택되도록 콘택홀에 형성된 제 1 비아콘택과,상기 제 1 층간절연층상에 상기 제 1 비아콘택이 드러나도록 형성된 제 2 배선층과,상기 제 2 배선층 및 상기 제 1 층간절연층상에 형성된 제 1 절연층과,상기 제 1 층간절연층상의 제 1 절연층상에 형성된 제 2 절연층과,상기 제 1 절연층과 제 2 절연층의 측면에 형성된 측벽스페이서와,상기 제 1 비아콘택과 콘택되도록 상기 측벽스페이서 사이에 형성된 텅스텐 비아콘택과,상기 텅스텐 비아콘택상에 콘택홀을 갖도록 형성된 제 2 층간절연층과,상기 텅스텐 비아콘택과 콘택되도록 콘택홀에 형성된 제 2 비아콘택과,상기 제 2 비아콘택과 콘택되어 있는 제 3 배선층을 포함함을 특징으로 하는 반도체 소자의 다층배선.
- 제 1 항에 있어서, 상기 측벽스페이서는 텅스텐과 곡면을 이루고 있음을 특징으로 하는 반도체 소자의 다층배선.
- 반도체 기판의 소정영역에 제 1 배선층을 형성하는 공정과,상기 제 1 배선층상에 콘택홀을 갖는 제 1 층간절연층을 형성하는 공정과,상기 제 1 배선층과 콘택되도록 상기 제 1 층간절연층사이의 콘택홀에 제 1 비아콘택을 형성하는 공정과,상기 제 1 층간절연층상에 상기 제 1 비아콘택이 드러나도록 제 2 배선층을 형성하는 공정과,상기 제 1 비아콘택과 제 2 금속층과 제 1 층간절연층상에 제 1 절연층을 형성하는 공정과,상기 제 2 금속층 사이의 상기 제 1 절연층 상에 제 2 절연층을 형성하는 공정과,상기 제 1 비아콘택이 드러나도록 제 2 절연층 및 상기 제 1 절연층을 식각하는 공정과,상기 제 1 절연층과 제 2 절연층의 측면에 측벽스페이서를 형성하는 공정과,상기 제 1 비아콘택과 콘택되도록 상기 측벽스페이서 사이에 텅스텐 비아콘택을 형성하는 공정과,상기 텅스텐 비아콘택과 콘택되도록 제 2 비아콘택을 형성하는 공정과,상기 텅스텐 비아콘택상에 콘택홀을 갖는 제 2 층간절연층을 형성하는 공정과,상기 텅스텐 비아콘택과 콘택되도록 상기 제 2 층간절연층사이의 콘택홀에 제 2 비아콘택을 형성하는 공정과,상기 제 2 비아콘택과 콘택되도록 제 3 배선층을 형성하는 공정을 포함함을 특징으로 반도체 소자의 다층배선 형성방법.
- 제 3 항에 있어서, 상기 제 1 절연층과 제 2 층간절연층과 측벽스페이서는 티이오에스(Tetra Ethyl Ortho Silicate:TEOS)를 사용하여 형성함을 특징으로 하는 반도체 소자의 다층배선 형성방법.
- 제 3 항에 있어서, 상기 제 1, 제 2 비아콘택은 텅스텐으로 형성함을 특징으로 하는 반도체 소자의 다층배선 형성방법.
- 제 3 항에 있어서, 상기 제 2 절연층은 스핀온글래스(Spin On Glass:SOG)를 코팅하여 형성함을 특징으로 하는 반도체 소자의 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050128A KR100252873B1 (ko) | 1997-09-30 | 1997-09-30 | 반도체 소자의 다층배선 및 그의 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970050128A KR100252873B1 (ko) | 1997-09-30 | 1997-09-30 | 반도체 소자의 다층배선 및 그의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990027635A KR19990027635A (ko) | 1999-04-15 |
| KR100252873B1 true KR100252873B1 (ko) | 2000-04-15 |
Family
ID=19521996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970050128A Expired - Fee Related KR100252873B1 (ko) | 1997-09-30 | 1997-09-30 | 반도체 소자의 다층배선 및 그의 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252873B1 (ko) |
-
1997
- 1997-09-30 KR KR1019970050128A patent/KR100252873B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990027635A (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323118B1 (en) | Borderless dual damascene contact | |
| KR0179292B1 (ko) | 반도체소자의 다층배선 형성방법 | |
| KR100215847B1 (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| JPH09321138A (ja) | 半導体装置の製造方法 | |
| US5966632A (en) | Method of forming borderless metal to contact structure | |
| KR100252873B1 (ko) | 반도체 소자의 다층배선 및 그의 형성방법 | |
| CN111211095B (zh) | 导电互连线的制造方法 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| US6284645B1 (en) | Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100414565B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR0172791B1 (ko) | 반도체 소자의 다층배선 형성방법 | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100418920B1 (ko) | 반도체소자의배선형성방법 | |
| US20030119294A1 (en) | Method for forming wiring in semiconductor device | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR20010056822A (ko) | 반도체장치의 배선 및 배선연결부와 그 제조방법 | |
| KR100249130B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020002931A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970930 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970930 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19991215 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20000121 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20000122 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20021223 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20031219 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20041220 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20051219 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20061211 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080102 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090102 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20091222 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20091222 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |