[go: up one dir, main page]

KR100250762B1 - 패킷 스위치의 링크를 그룹화하는 방법(a method of grouping links in a packet switch) - Google Patents

패킷 스위치의 링크를 그룹화하는 방법(a method of grouping links in a packet switch) Download PDF

Info

Publication number
KR100250762B1
KR100250762B1 KR1019940703282A KR19940703282A KR100250762B1 KR 100250762 B1 KR100250762 B1 KR 100250762B1 KR 1019940703282 A KR1019940703282 A KR 1019940703282A KR 19940703282 A KR19940703282 A KR 19940703282A KR 100250762 B1 KR100250762 B1 KR 100250762B1
Authority
KR
South Korea
Prior art keywords
packets
link
links
packet
group
Prior art date
Application number
KR1019940703282A
Other languages
English (en)
Other versions
KR950701171A (ko
Inventor
아그네 엘리크썬 토마스
지앙 하오
아비드 마틴 르정버그 퍼
스테판 선딘 롤프
Original Assignee
에를링 블로메
텔레폰아크티에볼라게트 엘엠 에릭슨
타게 뢰브그렌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에를링 블로메, 텔레폰아크티에볼라게트 엘엠 에릭슨, 타게 뢰브그렌 filed Critical 에를링 블로메
Publication of KR950701171A publication Critical patent/KR950701171A/ko
Application granted granted Critical
Publication of KR100250762B1 publication Critical patent/KR100250762B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/24—Multipath
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/40—Network security protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5619—Network Node Interface, e.g. tandem connections, transit switching
    • H04L2012/5624—Path aspects, e.g. path bundling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling
    • H04L2012/5674—Synchronisation, timing recovery or alignment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/14—Multichannel or multilink protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

일정한 길이의 패킷으로 하고 스위치 포트 사이에 위치한 패킷 스위치는 다수의 노드(12)와 전송 링크(14)로 분할되고, 이 노드는 공간 선택을 하고, 전송링크는 노드 사이에 포인트-포인트 전송을 제공하며, 링크 그룹화가 실시된다.
특히, 스위치에 들어오는 다중 병렬 물리적 링크로 부터 링크 그룹이 발생하며, 대역폭을 지닌 논리 형태의 각각은 링크 그룹에 포함된 물리적 링크의 대역폭의 합이다. 상기 논리 링크는 스위치로 부터 출력 병렬 물리적 링크에 축적된다. 하나 이상의 링크 프로토콜(G1, G2)는 패킷 헤더가 전체 스위치를 통해 그룹화한 링크와 함께 유지되는 루우트를 설명하는데 이용된다. 어떤 전송 링크에 대해 루우트를 설명하는 라벨의 비트는 같은 링크 그룹에 속한 패킷과 같다.

Description

[발명의 명칭]
패킷스위치의 링크를 그룹화하는 방법
[도면의 간단한 설명]
도1은 ATM 스위치에서의 논리링크를 만들기 위한 링크 그룹화의 일반 원리의 개략도.
도2는 본 발명에 따라 스위치의 링크 그룹화를 제공하는 방법의 프로토콜 모델의 도면.
도3은 본 발명의 다중포트 링크 그룹화의 개략도.
도4는 할당된 버퍼 풀(buffer pool)에서 다중포트 링크 그룹화의 도면.
도5는 그룹화한 링크를 경유해 블록에서 다른 블록으로 패킷의 내부흐름의 전송을 도시한 개략도.
도6은 노우드 사이의 링크에 대해 링크 그룹화의 논리구조의 도면.
도7은 본 발명의 인터포트용 링크 그룹화 스위치 포트에서의 라벨부착의 개략도.
[발명의 상세한 설명]
[기술분야]
본 발명은 일정한 길이를 지닌 패킷용 패킷스위치, 예를 들면 ATM 스위치(ATM=동기전송 모우드)에서의 링크 그룹화에 관한 것이다. 「링크 그룹화」란 많은 물리적 링크를 포함한다는 것을 의미한다. 622.08Mb/s를 한 논리링크가 4개의 물리적 155.52Mb/s 링크의 링크 그룹화를 통해 제공된다.
특히, 본 발명은 일정한 길이의 패킷용 패킷스위치에서의 링크 그룹화 방법에 관한 것이다. 패킷스위치는 이 스위치를 경유하여 다수의 출력포트를 다수의 입력포트에 선택적으로 접속하기 위해 다수의 노우드와 다수의 전송링크를 지닌다. 여기서 노우드는 공간선택을 할 수 있고, 전송링크는 이 노우드 사이에 포인트-투-포인트(point-to-point) 전송을 제공한다.
상기 링크 그룹화는 스위치에 입력디는 다수의 병렬 물리적 링크를 링크 그룹으로 만들고 각 링크 그룹은 링크 그룹에 속한 입력쪽 물리적 링크들의 대역폭의 합인 대력폭인 논리 링크의 형태이며, 상기 논리 링크를 스위치에서부터 출력쪽 병렬 물리적 링크로 복원한다.
광대역 전기통신의 ATM 스위치에서는 물리적으로 유용한 것 이상의 대역폭을 필요로 한다. 링크 그룹화는 양호한 트래픽(traffic) 특성, 하드웨어 유연성 및 효율성, 즉 작은 지연, 적은 수의 버퍼 및 같은 기본소자를 사용하면서 상이한 속도를 클래스의 상이한 형태의 집중장치/멀티플렉서 및 스위치의 실현을 제공할 수 있다. 링크 결합된 네트워크, 예를 들면 Clos-네트워크에서의 블록킹 특성은, 링크 그룹화로 성취되는 논리 스피드업에 의해 향상된다.
[기술상태]
종래의 광대역 링크를 제공하는 방법은;
1. 높은 물리적인 속도,
2. 물리적 속도보다 더 빠른 논리속도를 얻기 위한 직-병렬 변환이다.
제1방법의 단점은 고속전자장치 및 기기를 제작하기가 어려우며, 결과적으로 파워가 감소되는 것이다. 나머지 방법은 비트 레벨에서 멀티플렉싱해야 하므로 비트동기화 전송이 필요하다.
물리적으로 이용할 수 있는 광대역 보다 큰 것을 발생시키는 방법은 EP 0 374 574, WO 85/04300, WO 90/12467 및 1990년 2월의 IBM Technical Disclosure Bulletin 32권 페이지 45~49, 제9A에 개시되어 있다.
본 발명의 목적은 서두에 언급된 방식의 링크 그룹화 방법으로 물리적으로 유용한 대역폭 보다 큰 대역폭을 성취하는 ATM 구조에서의 문제점을 이미 알려진 것보다 쉽게 해결할 수 있는 방법을 제공하는 것이다.
상기 목적은 본원 발명에 따라 하나 이상의 링크 프로토콜(link protocol)을 사용함으로써 얻어진다.
즉, 패킷의 헤드부의 라벨은 전체 스위치를 통하여 그룹 링크 모두를 수용하는 루우트를 기술하며, 전달 링크를 통해 루우트를 설명하는 라벨내의 비트가 같은 링크 그룹에 속하는 패킷을 위한 것과 같다.
[바람직한 실시예]
같은 설명인 경우, 같은 참조번호를 여러 도면에서 같은 부분에 표시했다.
도1에서, 참조번호(2)는 일정한 길이를 지닌 패킷용 패킷스위치, 예를 들면 ATM 스위치내의 스위치 코어를 나타낸다. 다수의 물리적 병렬링크(4)가 코더(2)에 대한 입력 스위치 포트(6)에 도달한다. 코어(2)가 논리링크를 형성하기 위해 물리적 링크(4)의 링크 그룹화를 발생하기 전에 코어는 여러 병렬링크(4)를 구성한다. 이 링크 그룹화는 다음 도면에서처럼 도1에서는 타원(ℓ, m)으로 표시했다. 코어(2)의 출력의 링크 그룹화가 입력과 반드시 같을 필요는 없고, 도1에서 출력에서의 링크 그룹(n, r)은 입력에서의 링크 그룹(ℓ, m)과 대응한다.
그러면, 출력스위치 포트(8)를 경유하여 다수의 병렬의 물리적 링크(10)가 스위치를 떠난다. 링크 그룹은 그룹내의 개별의 링크가 스위치 코어의 인터페이스에서 시리얼 패킷흐름을 수용하지만 어떤 그룹화 규정에 대해 특정된 프로토콜(하드웨어에 의해 지원되는)을 이용함으로써 하나의 논리링크를 구성한다는 것을 특징으로 한다. 링크 그룹화는 가능한 일반적이어야 한다. 즉, 많은 다른 그룹 크기의 그룹화가 도1과 같이 되어져야 한다. 그러나 입력과 출력에서 같은 링크 그룹을 갖고, 4개의 다중 물리적 링크인 그룹을 갖는 것이 실질적으로 바람직하다.
링크 그룹화는 도2에 도시된 방식의 프로토콜 스택(stack)을 이용하여 설명할 수 있다. 이 도면은 상부는 스위칭 코어(2)가 다수의 노드(12)와 송신링크(14)로 어떻게 분할할 수 있는 방법을 도시한 것으로, 노드(12)는 공간선택을 수행하고 전송링크(14)는 노우드 사이의 지점간(point-to-point)전송을 제공한다.
스위치 포트(6)와 노드(12) 사이에 링크 그룹은 프로토콜에 의해 레벨(2, G2)에 형성되고 송신링크에 대하여 프로토콜이 레벨(1, G1)에 이용된다. 도2의 상부와 하부의 소자 사이의 관계가 이중 화살표로 표시되어 있다.
본 발명에 따라 링크 그룹의 모든 생각할 수 있는 변화에 공통적인 것은 패킷의 헤드의 라벨번호가 전체 스위치를 통해 그룹화한 링크와 함께 루우트를 설명하는데 이는 어떤 전송레벨에 대한 루우트를 설명하는 레벨의 비트가 같은 그룹에 속한 패킷에 대해 같다는 것을 의미한다. 이 정보는 G2의 부분이다.
나머지 프로토콜이 레벨(2)(G2)에서 나타나는 방법에 따라, 링크 그룹은 멀티포트와 인터포트 링크 그룹으로 분리될 수 있다.
멀티포트 링크 그룹화는 도3~도6을 참조하면서 설명할 것이다.
이 방식의 그룹의 장점은 어떠한 부가적인 기능이 스위치 포트에 필요 없고, 이의 메커니즘이 부분적으로는 노드에서 부분적으로는 송신링크에서 발생하는 것으로 분할될 수 있다는 것이다.
노드에서, 그룹이 그룹화된 링크에 대한 유사한 공간선택을 이용함으로써, 예를 들어 동일한 라벨번호의 어떤 비트의 도움으로 함께 유지하여 이들이 동일한 그룹화된 출력에 나타나고 이 시퀀스가 유지된다. 이것은 도3에 따라, 동일한 그룹에 속한 링크, 또는 논리링크, 예를 들어 n 또는 m에 의해 실현될 수 있고 노드(12)의 각각의 동일한 버퍼(16, 18)에 기록되고, 노드로부터 직렬의 출력 링크에 판독된다.
또한, 도4에서 20으로 표시된 공통버퍼 원리가 이용될 수 있으며, 링크 그룹화 및 판독은 공지된 원리(예를 들어, IEEE JOURNAL ON SELECTED AREAS IN COMMUNICATIONS, 1991년 10월, P.1239, "32*32 Shared Buffer Type ATM Switch VLSI's for B-ISDN's")의 메모리를 처리하는 기능(22)에 의해 제어될 수 있다. 도4에서 출력 논리 링크는(24, 26)로 표기되어 있다.
링크에 도입하여야 하는 기능성은 아래의 설명에 따라 패킷레벨에 대한 분할로서 "병렬접속"에 패킷 흐름을 전달하고, 재 발생시키기 위한 어떤 형태의 간단한 링크 프로토콜(G1)이다.
도5에 나타난 것처럼, 블록에서 내부의 일정한 길이의 패킷(30)의 흐름(28)은 외부링크(32)를 경유하여 다른 블록에 전송될 수 있다. 이 내부흐름은 F 패킷/s의 패킷 주파수를 갖는다고 할 수 있다. 내부흐름의 패킷시간은 t=1/F이다.
외부링크(32)는 기술적 제한 때문에 외부링크가 F의 패킷 주파수를 조절할 수 없을 뿐만 아니라 저주파수의 패킷만을 처리하도록 제한된 전송능력을 지닌다. 외부링크(32)로 함께 할 수 있는 경우 내부 패킷 흐름(28)을 그룹으로 전송한다.
n 외부링크가 그룹되고 내부흐름(28)의 패킷(30)이 이들 사이에서 분할될 때, 모든 외부링크의 패킷 주파수는 F/n이 된다. 외부링크의 모든 패킷에 대한 시간은 nt가 된다.
패킷 사이의 시퀀스 순서는 중요하고 유지되어야 한다. 따라서, 패킷(30)은 시퀀스 순서가 유지되는 방식으로 그룹화한 링크(32)에 전송되는 것이 중요하다. 이러한 순서로 유지하기 위해 그룹과 논리(34) 회로는 송신측에 필요하고, 복원 논리회로(36)는 수신측에 필요하다.
송신 및 수신논리(34, 36)회로는 전송 시간동안의 확산이 외부링크(32) 사이에서 허여 되도록 되어져야 한다.
링크 프로토콜은 첫째로 먼저 공간 정확도가 예를 들어 1, 2, 3, 4순으로 보존되도록 패킷이 분할되어 물리적 링크사이에 모아지게 하는 방법의 알고리즘을 포함한다.
둘째로, 프로토콜은 물리적 링크 사이에 소정의 시간 패턴이 존재하도록 패킷이 전송되는 것이 보장되는 동기화를 포함한다. 예를 들어, 패킷은 동시에 전송되거나 일정한 간격으로 시간 지연될 수 있다. 링크에서 길이의 시간지연/차이는 적당한 비트 및 패킷 동기화가 도입되는 경우 하나의 패킷과 상응하도록 허여될 수 있다.
먼저, 송신 및 수신논리 회로에 관한 설계를 간단히 설명하면 이러한 설계는 내부흐름(28)의 패킷의 소정의 패턴에 따라 외부링크(32)에 대해 분할되어야 한다.
하나의 적당한 패턴은 다음에 언급한 것처럼 주기적인 것이다. 즉, 도5에서처럼 n이 링크(32.n)에 전송될 때까지 패킷(1)이 외부링크(32.1)에 전송되고 패킷(2)이 링크(32.2)에 전송되는 것이다. 만약 패킷(패킷의 처음)이 시간 0에서 전송되고 패킷(2)이 시간 t에서 전송되는 등 패킷(n)이 시간(n-1)t에서 전송되고 패킷(n+1)이 nt에서 전송되는 경우, 외부링크에 대한 패킷이 상호 시간지연으로 전달된다.
이러한 분할이 패킷 레벨에서 수행되기 때문에 입출력되는 전송 큐어(send queue)의 대역폭이 물리링크의 대역폭 보다 크기 때문에 2개의 버퍼단(38, 29)이 도6에 따라 도입되어야 한다. 버퍼 단은 대역폭의 차이를 보상한다.
그룹논리 회로는 분배유닛(42), 버퍼 단(38)의 외부링크 당 버퍼(38.1~38.n)중 하나 및 외부 링크의 패킷 사이의 시간명령을 제어하는 시퀀스 제어유닛(44)으로 구성되어 있다. 분배유닛(42)은 링크 사이의 패킷의 분배가 위에서 설명한 것처럼 얻어지도록 외부 링크 쪽으로 패킷을 버퍼(38.1~38.n)에 할당한다.
버퍼(38.1~38.n)중 외부링크에 대한 하나는 외부링크에 나타난 내부 흐름열에 대한 패킷전송 사이의 시간차를 조절한다. 버퍼는 시간(t)에서 내부흐름으로부터 패킷이 채워진다. nt의 다음 주기에서 버퍼는 외부 링크 쪽으로 비어진다. 패킷시퀀스가 유지되고 어떠한 패킷도버퍼에 서로 통과하지 않게 하기 위해, 모든 버퍼는 1-1/n 패킷이상의 및 2-1/n 패킷 이하의 여유(room)를 가져야 한다.
시간순서를 제어하는 유닛(44)은 위에서 언급한 시간순서가 유지된다는 것을 알린다. 유닛은 참조로 외부링크(32.1)상의 패킷흐름을 사용하고, 이를 토대로 버퍼(32.2~32.n)에서 다른 링크 쪽으로 흐름을 제어한다. 패킷 주파수가 모든 외부 링크에 대해 같기 때문에, 유닛은 초기 작동시 또는 일부 외부 링크가 재구동시에만 활성화 필요가 있다.
복원 논리회로(36)는 외부링크 당 버퍼(40.1~40.n)중 하나, 집합유닛(46) 및 시퀀스 복원 유닛(48)으로 구성되었다.
여러 외부 링크 사이에서의 전송시간의 차이가 일어날 수 있다. 이러한 차이는 외부 링크에 전송시의 그룹논리회로(34) 및 복원 논리회로(36)에서 일어날 수 있다. 따라서, 복원 논리회로는 외부 링크의 패킷의 도달시간에 확산(spread)을 조절하도록 구성된다.
외부 링크(32.1)는 참조로 사용된다. 또 다른 외부링크에서 패킷의 정규 도달시간은 상기 참조로부터 시작하여 계산된다. 정규 도달시간으로부터 +d의 확산이 허여 된다. 통상 d는 d=nt/2 즉, 그룹화한 링크에 대한 1/2 패킷시간으로 허여 된다.
외부 링크(32)에 대한 버퍼(40)는 외부링크와 내부흐름 사이의 패킷시간의 차이를 조절하는데 이용된다. 버퍼에는 시간(nt)동안 외부링크로부터 패킷이 채워진다. 버퍼는 이후시간(t)에서 내부 흐름 쪽으로 비어진다. 버퍼(40)에서 패킷은 상이한 링크의 패킷을 위해 통상 도달시간의 차이를 조절하기 위해 통상 시간(d)의 여분 시간 및 최대시간(2d) 동안 기억된다. 버퍼는 최대 2 패킷을 길게 해야 한다.
집합유닛(46)은 위에서 설명한 순서에 따라 버퍼(40)로부터 외부 링크에 패킷을 선택한다.
시퀀스 재기억유닛(48)은 패킷이 위에서 설명한 순서로 선택되었다는 것을 안다. 인터포트 링크 그룹으로, 프로토콜은 스위치 사이에서만 작동한다.
여기서, 두 방법이 고려될 수 있다.
제1방법은 라벨을 토대로 한다. 도7을 참고하면 VCI/VPI(Virtual Circuit Identified/Virtual Path Identifier) 정보를 토대로 한 라벨이 접지링크의 순서로 도달패킷에 스위치 포트(6)에서 부착된다. 스위치 코어는 물리적 링크가 함께 속한 것에 대한 것을 알 필요는 없다. 레벨 2 프로토콜만이 필요하다. 같은 그룹내의 패킷이 다른 물리적 루우트(route)를 따라 상이한 시간 양 만큼 지연되면, 패킷에는 시퀀스 순서를 재 기억하도록 시퀀스 번호가 공급된다.
또한, 스위치(6)의 위에서 언급한 라벨 부착인 경우 그룹화될 링크 수에 해당하는 수의 출력을 지닌 버퍼가 이용된다. 링크가 버퍼에 기록되어 출력에서 연속 판독된다. 판독된 루우틴(routine)은 입력패킷이 그룹의 모든 링크에 걸쳐 균등히 분배되도록 배열되는 것이 바람직하다. 또한 그룹화된 패킷은 근본적으로 같은 비트를 포함하는 라벨 코드를 수신한다. 그룹화하는 수단은 라벨의 도움에 의해 패킷을 충분히 버퍼를 하여 동일 논리회로에 출력시키는 패킷을 선택하고, 시퀀스를 보정하여 그룹의 모든 링크에 균등하게 분배하도록 해야 한다. 홀수의 패킷에 엠티(empty) 패킷이 채워진다. 링크 단말기(8)는 시퀀스를 보정하기에 충분한 버퍼를 포함한다.
또 다른 방법은 스위치 코어를 통해 패킷 동기화를 토대로 한다. 레벨(1) 및 레벨(2)의 프로토콜이 이용된다.
레벨(2)의 프로토콜은 부착기와 링크 터미네이터(terminator)를 토대로 한다. 차이점은 시퀀스를 유지할 시퀀스 수가 필요 없고, 큰 버퍼가 필요치 않다는 것이다. 레벨(1)에서 패킷 동기화가 스위치 포트와 노드 사이에 확보되어 그룹의 패킷이 전체 스위치 패킷에 동기적으로 이동한다. 스위치 포트에의 분류는 그룹내의 패킷 사이의 라벨이 다른 비트에 의해 수행된다.

Claims (12)

  1. (2차 정정) 일정한 길이의 패킷을 위한 패킷 스위치내의 링크를 그룹화하기 위한 방법에서, 스위치를 통하여 선택적으로 다수의 입력포트를 루우트를 경유 다수의 출력포트에 연결시키기 위해 노드는 공간선택을 할 수 있고, 전송 링크가 노드와 상호 연결되어 있는 다수의 전송 링크 및 노드를 포함하는 패킷 스위치에서 링크를 그룹화하는 방법에 있어서, 입력쪽의 물리적 링크는 각각 입력포트에 연결되고, 링크 그룹은 그룹화된 물리적 링크의 대역폭의 합인 대역폭을 갖고, 링크 프로토콜은 링크 그룹을 경유하여 전달하는 패킷내의 라벨을 필요로 하며, 스위치를 통한 루우트를 기술하는 라벨은 그룹화된 입력쪽 물리적 링크를 함께 유지하며, 각 라벨은 루우트를 기술하며, 링크 그룹을 경유 전달하는 다른 패킷의 라벨내의 대응하는 비트와 동일한 적어도 하나의 비트를 포함하는, 링크 프로토콜에 따라 다수의 입력되는 물리적 링크를 링크 그룹으로 그룹화하는 단계 및, 패킷의 시퀀스 순서가 유지되면서, 그룹화된 입력쪽 물리적 링크를 통하여 전달하는 패킷들을 스위치의 출력포트에 연결된 다수의 출력쪽 물리적 링크중으로 분배하는 단계를 포함하는데, 상기에서 링크 프로토콜은 링크 그룹을 경유 전달하는 적절한 시퀀스 패킷을 제공하며, 사전 결정된 시간패턴에 따라 이러한 패킷들을 동기화하는 것을 특징으로 하는 패킷 스위치내의 링크를 그룹화하는 방법.
  2. (정정) 제1항에 있어서, 링크 그룹은 그룹화된 입력쪽 물리적 링크의 시퀀스가 대응하는 출력쪽 물리적 링크에 접속되도록 라벨을 토대로 노드의 공간선택에 의해 함께 유지되는 것을 특징으로 하는 링크 그룹화 방법.
  3. (정정) 제2항에 있어서, 각각의 노드는 다수의 버퍼 메모리를 포함하며, 상기 그룹화 단계는 각각의 노드의 같은 버퍼 메모리에 링크 그룹을 경유하여 전달된 패킷을 기억하는 단계를 포함하며, 상기 분배단계는 버퍼 메모리로부터 기억된 패킷을 회수하여 이 회수된 패킷을 출력쪽 물리적 링크에 제공하는 단계를 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
  4. (정정) 제2항에 있어서, 각각의 노드는 하나의 버퍼 메모리를 포함하고, 상기 그룹화 단계는 각각의 노드의 버퍼 메모리에 다수의 링크 그룹을 경유하여 전달된 패킷을 기억하는 단계를 포함하고, 상기 분배단계는 버퍼 메모리로부터 기억된 패킷을 회수하고 회수된 패킷을 출력쪽 물리적 링크의 그룹에 제공하는 단계를 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
  5. (정정) 제1항에 있어서, 상기 링크 프로토콜은 링크 그룹을 경유해 전달된 패킷들의 하나를 동시에 전송하거나 이러한 패킷들 사이의 소정의 시간지연으로 링크 그룹을 경유해 전달된 패킷들을 전송하는 것을 특징으로 링크를 그룹화하는 방법.
  6. (정정) 제1항에 있어서, 상기 링크 프로토콜은 출력포트와 입력포트 사이에만 패킷을 작용시키고, 인터포트 링크 그룹화를 위해 제공되는 것을 특징으로 하는 링크를 그룹화하는 방법.
  7. (정정) 제6항에 있어서, 링크 그룹을 경유하여 스위치에 도달하는 패킷에 라벨을 연속부가하고, 이러한 패킷의 도달 시퀀스가 보존되도록 라벨에 따라 이러한 패킷을 분류하는 단계를 더 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
  8. (정정) 제6항에 있어서, 스위치는 링크 그룹의 다수의 입력쪽 물리적 링크에 해당하는 다수의 출력을 지닌 버퍼 메모리를 지니며, 상기 그룹화 단계는 버퍼 메모리의 링크 그룹을 경유하여 전달된 패킷을 기억하는 단계를 포함하며, 상기 분배단계는 버퍼 메모리에서 기억된 패킷을 연속 회수하여 회수된 패킷을 버퍼출력에 제공하는 단계를 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
  9. (정정) 제8항에 있어서, 회수된 패킷이 버퍼 출력에 균등하게 분배되는 것을 특징으로 하는 링크를 그룹화하는 방법.
  10. (정정) 제9항에 있어서, 링크 그룹을 경유하여 전달된 패킷의 라벨은 소정의 셋트의 비트를 포함하는 단계를 더 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
  11. (정정) 제10항에 있어서, 다수의 패킷이 버퍼 메모리에 기억되며, 상기 분배단계는 다수의 출력쪽 물리적 링크를 포함하는 출력쪽 링크 그룹에 대해 회수된 패킷을 선택하는 단계를 포함하고, 상기 회수된 패킷은 다수의 출력쪽 물리적 링크에 균등하게 제공되는 것을 특징으로 하는 링크를 그룹화하는 방법.
  12. (정정) 제11항에 있어서, 상기 분배단계는 소정의 수의 빈 패킷을 지닌 홀수의 패킷을 포함하는 다수의 패킷을 패이딩(padding)하는 단계를 포함하는 것을 특징으로 하는 링크를 그룹화하는 방법.
KR1019940703282A 1992-03-17 1993-03-16 패킷 스위치의 링크를 그룹화하는 방법(a method of grouping links in a packet switch) KR100250762B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9200813-5 1992-03-17
SE9200813A SE470039B (sv) 1992-03-17 1992-03-17 Sätt att i en paketväljare åstadkomma länkgruppering
PCT/SE1993/000227 WO1993019550A1 (en) 1992-03-17 1993-03-16 A method of grouping links in a packet switch

Publications (2)

Publication Number Publication Date
KR950701171A KR950701171A (ko) 1995-02-20
KR100250762B1 true KR100250762B1 (ko) 2000-04-01

Family

ID=20385642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940703282A KR100250762B1 (ko) 1992-03-17 1993-03-16 패킷 스위치의 링크를 그룹화하는 방법(a method of grouping links in a packet switch)

Country Status (16)

Country Link
US (1) US5400324A (ko)
EP (1) EP0631705B1 (ko)
JP (1) JPH07504789A (ko)
KR (1) KR100250762B1 (ko)
CN (1) CN1057653C (ko)
AU (1) AU670074B2 (ko)
BR (1) BR9306087A (ko)
CA (1) CA2117534A1 (ko)
DE (1) DE69323547T2 (ko)
DK (1) DK0631705T3 (ko)
ES (1) ES2127812T3 (ko)
FI (1) FI944277L (ko)
GR (1) GR3030224T3 (ko)
NO (1) NO310749B1 (ko)
SE (1) SE470039B (ko)
WO (1) WO1993019550A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583861A (en) * 1994-04-28 1996-12-10 Integrated Telecom Technology ATM switching element and method having independently accessible cell memories
US5617417A (en) * 1994-09-07 1997-04-01 Stratacom, Inc. Asynchronous transfer mode communication in inverse multiplexing over multiple communication links
US5636210A (en) * 1995-08-02 1997-06-03 Agrawal; Jagannath P. Asynchronous transfer mode packet switch
US6452927B1 (en) 1995-12-29 2002-09-17 Cypress Semiconductor Corporation Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer
US5648970A (en) * 1996-03-04 1997-07-15 Motorola, Inc. Method and system for ordering out-of-sequence packets
US5987030A (en) 1996-09-27 1999-11-16 Cisco Technology, Inc. Transparent circuit emulation for packet switching network
CN1060900C (zh) * 1996-11-29 2001-01-17 程远 电报分组服务器
EP0983667B1 (en) * 1997-05-22 2007-08-29 Telcordia Technologies, Inc. System and method for equalizing delay in a dynamic packet switching network
FR2767242B1 (fr) 1997-08-07 1999-10-15 Alsthom Cge Alcatel Dispositif et procede de commutation de cellules atm a groupes de connexions, et fonctions terminales d'entree et de sortie correspondantes
US6359879B1 (en) * 1998-04-24 2002-03-19 Avici Systems Composite trunking
US6181693B1 (en) 1998-10-08 2001-01-30 High Speed Video, L.L.C. High speed video transmission over telephone lines
KR100273641B1 (ko) 1998-11-11 2000-12-15 윤종용 공통 메모리 스위치에서 셀 그룹 처리장치 및 그 처리방법
US6813268B1 (en) 1999-05-21 2004-11-02 Broadcom Corporation Stacked network switch configuration
AU5586400A (en) * 1999-05-21 2000-12-12 Broadcom Corporation Stacked network switch configuration
US6631141B1 (en) 1999-05-27 2003-10-07 Ibm Corporation Methods, systems and computer program products for selecting an aggregator interface
US6498781B1 (en) 1999-08-13 2002-12-24 International Business Machines Corporation Self-tuning link aggregation system
ATE265774T1 (de) 1999-12-07 2004-05-15 Broadcom Corp Spiegelung in einer netzwerkvermittlungsstapelanordnung
US7249155B1 (en) 2000-02-09 2007-07-24 International Business Machines Corporation Method for processing a request to multiple instances of a server program
US7006509B1 (en) 2000-12-22 2006-02-28 Cisco Technology, Inc. Method and system for graceful slowlink deletion and subsequent fast link addition in an IMA group
US6952434B1 (en) 2000-12-27 2005-10-04 Cisco Technology, Inc. System and method for processing control cells to prevent event missequencing and data loss in IMA groups
US7065104B1 (en) 2000-12-28 2006-06-20 Cisco Technology, Inc. Method and system for managing inverse multiplexing over ATM
US6941252B2 (en) * 2001-03-14 2005-09-06 Mcdata Corporation Striping data frames across parallel fibre channel links
US6532212B1 (en) * 2001-09-25 2003-03-11 Mcdata Corporation Trunking inter-switch links
US7212526B2 (en) * 2002-01-18 2007-05-01 Hitachi, Ltd. Method and apparatus for composing virtual links in a label switched network
US7280527B2 (en) * 2002-05-13 2007-10-09 International Business Machines Corporation Logically grouping physical ports into logical interfaces to expand bandwidth
CA2386453A1 (en) * 2002-05-15 2003-11-15 Catena Networks Canada Inc. Higher layer bonding of multiple access lines for carrier grade access
JP4007313B2 (ja) * 2003-01-22 2007-11-14 株式会社村田製作所 角度センサ
US8204051B2 (en) * 2003-03-19 2012-06-19 Samsung Electronics Co., Ltd. Apparatus and method for queuing delay-sensitive packets for transmission on heterogenous links
US7619974B2 (en) 2003-10-31 2009-11-17 Brocade Communication Systems, Inc. Frame traffic balancing across trunk groups
US7593336B2 (en) 2003-10-31 2009-09-22 Brocade Communications Systems, Inc. Logical ports in trunking
DE10357522A1 (de) * 2003-12-08 2005-07-07 Marconi Communications Gmbh Datenübertragungsverfahren und -netzwerk
JP5175483B2 (ja) * 2007-03-30 2013-04-03 株式会社日立製作所 ストレージ装置及びその制御方法
US8223633B2 (en) 2008-10-03 2012-07-17 Brocade Communications Systems, Inc. Port trunking at a fabric boundary
US8412831B2 (en) 2009-08-03 2013-04-02 Brocade Communications Systems, Inc. Per priority TCP quality of service

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8407223D0 (en) * 1984-03-20 1984-04-26 British Telecomm Broadband digital transmission systems
US4870641A (en) * 1988-03-30 1989-09-26 Bell Communications Research, Inc. Multichannel bandwidth allocation
EP0374574B1 (de) * 1988-12-23 1994-03-23 Siemens Aktiengesellschaft Modular erweiterbares digitales einstufiges Koppelnetz in ATM (Asynchronous Transfer Mode) -Technik für eine schnelle paketvermittelte Informationsübertragung
US5016245A (en) * 1988-12-23 1991-05-14 Siemens Aktiengesellschaft Modular expandable digital single-stage switching network in ATM (Asynchronous Transfer Mode) technology for a fast packet-switched transmission of information
DK167589A (da) * 1989-04-07 1990-10-08 Kjoebenhavns Telefon Aktiesels Fremgangsmaade ved transmission af et digitalt bredbaandssignal
US5124978A (en) * 1990-11-26 1992-06-23 Bell Communications Research, Inc. Grouping network based non-buffer statistical multiplexor

Also Published As

Publication number Publication date
NO310749B1 (no) 2001-08-20
KR950701171A (ko) 1995-02-20
US5400324A (en) 1995-03-21
SE9200813D0 (sv) 1992-03-17
ES2127812T3 (es) 1999-05-01
SE470039B (sv) 1993-10-25
FI944277A0 (fi) 1994-09-15
CA2117534A1 (en) 1993-09-30
WO1993019550A1 (en) 1993-09-30
BR9306087A (pt) 1997-11-18
EP0631705A1 (en) 1995-01-04
NO943394L (no) 1994-09-13
AU3772793A (en) 1993-10-21
GR3030224T3 (en) 1999-08-31
DK0631705T3 (da) 1999-09-20
CN1078590A (zh) 1993-11-17
CN1057653C (zh) 2000-10-18
EP0631705B1 (en) 1999-02-17
DE69323547D1 (de) 1999-03-25
SE9200813L (sv) 1993-09-18
DE69323547T2 (de) 1999-06-24
FI944277L (fi) 1994-09-15
NO943394D0 (no) 1994-09-13
AU670074B2 (en) 1996-07-04
JPH07504789A (ja) 1995-05-25

Similar Documents

Publication Publication Date Title
KR100250762B1 (ko) 패킷 스위치의 링크를 그룹화하는 방법(a method of grouping links in a packet switch)
US5406556A (en) Output buffered packet switch with a flexible buffer management scheme
EP0471344B1 (en) Traffic shaping method and circuit
US5892932A (en) Reprogrammable switching apparatus and method
EP0761071B1 (en) Optical telecommunications network
AU678471B2 (en) Multicast virtual circuit switch using cell recycling
Garcia-Haro et al. ATM shared-memory switching architectures
US5875190A (en) Asynchronous transfer mode switching system
US5537403A (en) Terabit per second packet switch having distributed out-of-band control of circuit and packet switching communications
CA2390883C (en) Communication system with balanced transmission bandwidth
WO1997019407A9 (en) A method and apparatus for switching
CN88100334A (zh) 数字电路交换与分组交换网及其交换设施
JP2000349789A (ja) メモリー幅の非常に広いｔｄｍスイッチシステム
WO1995017787A1 (en) Message routing
US5386415A (en) Packet communiction method and packet communication apparatus
US6359885B1 (en) Multi-channel packet switching apparatus having traffic flow controlling and checking functions
EP0306291B1 (en) Communications switch
US6091728A (en) ATM switch core
KR100253517B1 (ko) 스위칭 아키텍쳐를 갖는 패킷 스위치
EP0720413B1 (en) Terabit per second packet switch
GB2276065A (en) Local network with increased transmission rate.
JP2546490B2 (ja) スイッチング・システム
Shyy et al. On-board B-ISDN fast packet switching architectures. Phase 2: Development. Proof-of-concept architecture definition report
Hubert Asynchronous transfer mode switching hardware
JPH1084363A (ja) Ａｔｍスイッチ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19940917

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970502

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990527

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19991029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20000106

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20000107

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20030102

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20031229

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041229

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20060104

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20070102

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20090106

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20090106

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20101210