KR100244183B1 - 액정표시소자 - Google Patents

Abstract

본 발명은 종래의 TFT-LCD에 있어서 TFT어레이 공정이 진행되는 도중에 정전기가 발생하게 되어 게이트-소오스/드레인간의 절연막중에 취약한 부분이 파괴되어 최종 LCD 화면상에 결함으로 나타나게 되는 문제점을 해결하기 위한 것으로 전화면의 온/오프 테스트를 가능하게 하는 동시에 게이트라인과 데이타라인 사이의 정전기를 TFT가 아닌 다른 정전기 방전소자를 통해 방전시켜 정전기로 인한 TFT의 손실을 방지한 것이다.

즉, 게이트라인을 각각 연결한 게이트라인 연결전극과 데이타라인을 각각 연결한 데이타라인 연결전극 사이에 정전기 방전소자를 설치하였다. 따라서 수율이 향상된다.

Description

액정 표시 소자

제1도는 종래의 TFT-LCD의 구성도.

제2도는 본 발명의 TFT-LCD의 구성도.

제3도는 제2도의 C 부분을 상세하게 나타낸 평면도.

제4도는 제3도의 A-A' 선상의 구조단면도.

제5도는 제4도의 변형도.

제6도는 본 발명에 따른 전압-전류 특성도.

* 도면의 주요부분에 대한 부호의 설명

1 : TFT 2 : 투명전극

3 : 게이트라인 연결전극 4 : 데이타라인 연결전극

5 : 절연기판 6 : 게이트전극

7 : 질화규소 8 : 비정질 규소

9 : 제 1n⁺비정질 규소층 9a : 제 2n⁺비정질 규소층

10 : 소오스 전극 10a : 드레인 전극

c : 정전기 방전소자

본 발명은 액정표시소자(TFT-LCD)에 관한 것으로 특히, 액정표시소자 제조공정중에 발생되는 정전기에 의해 박막 트랜지스터(TFT)가 손상됨을 방지하기 위한 것이다.

제1도는 종래의 TFT-LCD(Thin Film Transistor-Liquid Crystal Display)의 구성도로서, 복수개의 화소가 매트릭스 형태로 배열되고 각 화고에는 화소전극인 투명전극(2)과 상기 투명전극(2)에 필요한 전압을 선택시간 동안 인가하는 스위칭 소자인 TFT(1)가 형성된다.

그리고 상기 트랜지스터를 구동하기 위한 신호를 인가하는 게이트라인(W/L)및 상기 TFT(1)가 온되는 순간 데이터 신호를 인가하는 데이타라인(B/L)이 TFT(1)의 게이트와 소오스전극에 연결된다.

그리고 공정도중이나 마지막에 LCD전체 화면의 동시 온/오프 테스트를 위해 각 게이트라인(W/L)을 연결한 게이트라인 연결전극(3)과 각 데이타라인을 연결한 데이터라인 연결전극(4)이 형성된 것이다.

그러나 이와 같이 구성된 종래의 TFT-LCD에 있어서는 TFT 어레이 공정이 진행되는 도중에 상기 게이트라인 연결전극(3)과 데이터라인 연결전극(4)이 서로 분리되어 있으므로 정전기가 발생하게 될 경우, 게이트전극-소오스/드레인전극간의 절연막중에 가장 취약한 부분이 파괴되어, 그 파괴된 부분을 통하여 쉽게 방전되고 그 부분의 TFT소자가 파괴되어 최종 LCD의 화면상에 결합으로 나타나게 된다. 따라서 수율이 저하되는 문제점을 초래한다.

본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서 제조공정중 발생되는 정전기에 의한 TFT손괴현상을 방지하는데 적당한 액정표시소자를 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 아래와 같이, 만약 비정질 규소층만으로 약 100㏀의 저항 패턴을 형성할려고 하면 비정질 규소층의 비저항이 10⁹Ω-cm이고 두께가 1000Å이며 전극간격이 10㎛일 때 폭은 약 10,000로서 거의 실시불가능하다.

따라서 전화면의 온/오프 테스트를 가능하게 하는 동시에 게이트라인과 데이타라인 사이의 정전기를 TFT가 아닌 다른 보호소자를 통해 방전시켜 정전기로 인한 TFT의 손실을 방지한 것이다.

이와 같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다. 제2도는 본 발명의 TFT-LCD 구성도를 나타낸 것으로 종래의 TFT 어레이 구조에 있어서, 게이트라인 연결전극(3)과 데이터라인 연결전극(4)사이에 정전기 방전소자(c)를 형성하여 정전기가 발생하더라도 게이타라인 연결전극(3)과 데이터라인 연결전극(4) 사이에 등전위가 형성하도록 한 것이다.

제3도는 제2도의 정전기 방전소자(c)를 상세하게 나타낸 평면도로서, 두 개의 TFT 가 소오스/드레인을 공통으로 하여 게이트라인 연결전극(3)과 데이터라인 연결전극(4)에 연결되어 있는 구조이다.

즉, 정전기 방전소자(c)는 상호 병렬연결된 한 쌍 또는 복수쌍의 TFT가 게이트전극과 드레인영역이 연결되어 서로 반대방향으로 배치되어 있다.

제4도는 제3도의 A-A'선상의 단면도로서 절연기판(5)위에 게이트전극(6)이 형성되고 상기 게이트전극(6)의 소정부분이 노출되도록 콘택홀을 갖고 상기 게이트전극(6)을 포함한 절연기판(5)상에 형성된 질화규소막(7)과 상기 게이트전극(6) 상측의 질화규소막(7)상에 형성된 비정질 규소층(8)과 상기 비정질 규소층(8)의 양측 모서리 부분에 형성된 제 1n⁺비정질 규소층(9), 제 2n⁺비정질 규소층(9a)과 상기 제 1n⁺비정질 규소층(9)와 접촉되고 상기 콘택홀을 통해 게이트전극(6)과 연결되는 소오스전극(10) 그리고 상기 제 2n⁺비정질 규소층(9a)과 접촉되어 상기 질화규소막 (7)상에 형성된 드레인 전극(10a)을 포함하여 구성된다.

여기서 상기 드레인전극(10a)과 상기 게이트전극(6)은 그들의 종단부가 서로 오버랩되어 오프-셋 영역이 존재하지 않도록 위치된다.

이어, 제5도는 제4도의 단면도를 변형시킨 본 발명의 또다른 실시예를 나타낸 것으로서, 절연기판(5)위에 게이트전극(6)이 형성되고 상기 게이트전극(6)의 소정부분이 노출되도록 콘택홀을 갖고 상기 게이트전극(6)을 포함한 절연기판(5)상에 형성되는 질화규소막(7)과 상기 게이트전극(6)상측의 질화규소막(7)상에 형성된 비정질 규소층(8)과 상기 비정질 규소층(8)상의 일측 모서리 부분에 형성된 제 1n⁺비정질 규소층(9)과 상기 비정질 규소층(8)의 또다른 모서리 부분에서 상기 게이트전극(6)과 겹치지 않는 오프-셋 영역을 갖도록 차례로 형성된 제 2n⁺비정질 규소층(9a), 드레인 전극(10a) 그리고 상기 제 1n⁺비정질 규소층(9)과 접촉되고 상기 콘택홀을 통해 게이트전극(6)과 연결되는 소오스전극(10)을 포함하여 구성된다.

상기와 같이 구성을 갖는 본 발명의 액정표시소자의 전압-전류의 특성을 제6도에 나타내었다.

여기서 제4도와 같은 구조는 제 6도의 D특성과 같고 제5도와 같은 구조는 E특성과 같다.

즉, 제6도의 특성곡선에 나타난 바와같이 드레인과 게이트를 연결시킨 상태에서 다이오드 형태의 동작모드에서는 30V 미만에서 10mA미만의 전류가 흐르기 때문에 전화면의 온/오프 테스트가 가능하다.

반면, 50V이상이 되면 드레인 전류가 급격히 증가하며 높은 전압에서 충분한 방전특성을 가지게 된다.

높은 전압일수록 쉽게 방전이 되므로 게이트전극과 신호전극사이의 고전압 정전기는 화소의 TFT로 방전하지 않고 정전기 방전소자를 통해 소멸된다.

이상에서 설명한 바와 같이 본 발명의 액정표시소자에 있어서는 LCD제조공정상 자연히 발생되는 정전기를 정전기 방전소자를 통해 방전시키므로 전 화면이 온/오프 테스트를 가능하게 하여 수율관리 및 수율향상을 도모할 수 있는 효과가 있다.

Claims (4)

1. 일방향으로 형성된 복수개의 게이트라인과 연결되어 게이트라인의 테스트를 위한 신호를 인가하는 게이트라인 연결전극과, 상기 게이트라인에 수직한 방향으로 형성된 복수개의 데이터라인과 연결되어 데이터라인의 테스트를 위한 신호를 인가하는 데이터라인 연결전극과, 상기 게이트라인 연결전극과 데이터라인 연결전극 사이에 게이트전극과 드레인영역이 연결되고 상호 병렬 연결된 한 쌍 또는 복수쌍으로 형성된 TFT를 포함하여 구성됨을 특징으로 하는 액정표시소자.
2. 제1항에 있어서, 상기 TFT는 서로 반대방향으로 배치된 구조임을 특징으로 하는 액정표시소자.
3. 제1항에 있어서, 상기 TFT의 드레인 영역이 게이트전극의 일부와 평면적으로 겹치는 구조임을 특징으로 하는 액정표시소자.
4. 제1항에 있어서, 상기 TFT의 드레인영역이 게이트전극과 평면적으로 겹치지 않는 오프-셋 구조임을 특징으로 하는 액정표시소자.