KR100238253B1

KR100238253B1 - 비디오 신호 합성 장치 및 방법

Info

Publication number: KR100238253B1
Application number: KR1019970042936A
Authority: KR
Inventors: 곽말섭; 강봉순
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1997-08-29
Filing date: 1997-08-29
Publication date: 2000-01-15
Anticipated expiration: 2017-08-29
Also published as: KR19990019548A; US6310658B1

Abstract

서로 동기가 맞지 않는 비디오 신호들을 디지탈 영역에서 합성할 때 야기되는 시간상의 지터를 최소화하기 위한 비디오 신호 합성 장치 및 방법이 개시된다. 이 장치의 신호 감산부는 클럭 신호와 비동기되는 제1 비디오 신호로부터 클럭 신호와 동기되는 제2 비디오 신호를 감산하고, 가중치 추출부는 클럭 신호의 1 주기를 N 등분하고, N 등분된 구간들중 디지탈 선택 신호가 발생되는 구간을 검출하고, 검출된 구간에 할당된 소정값(여기서, 0≤소정값≤1)을 가중치로서 출력하고, 승산부는 가중치와 신호 감산부의 출력을 승산하고, 승산된 값을 출력하며, 신호 합성부는 승산된 값과 제2 비디오 신호를 합성하고, 합성된 결과를 합성 비디오 신호로서 출력하는 것을 특징으로 한다. 그러므로, 지터 현상을 일으키는 에러를 1/N로 줄여 합성된 영상의 dot crawl현상을 최소화할 수 있는 효과가 있다.

Description

비디오 신호 합성 장치 및 방법

본 발명은 디지탈 텔레비젼이나 비디오 카세트 레코더등과 같은 비디오 시스템에서 수행되는 영상 신호의 합성에 관한 것으로서, 특히, 두개의 비디오 신호들을 지터(jitter)를 최소화하면서 합성할 수 있는 비디오 신호 합성 장치 및 방법에 관한 것이다.

도 1은 종래의 비디오 신호 합성 방법에 의해 디스플레이되는 합성 영상을 나타내는 도면으로서, 횡축은 수평 방향의 픽셀 수를 나타내고, 종축은 수직 방향으로의 수평 라인의 수를 나타내며, 예를 들어 50 픽셀 × 100 수평 동기 신호로 전체 화면의 일부를 나타내고 있다.

비디오 시스템에서 디스플레이되는 합성 영상은 주 화면(12)과 부 화면(14)으로 구성되어 있으며, 주 화면(12)에 대한 비디오 신호(또는, 내부 비디오 신호)는 시스템 A에서 발생되고, 부 화면(14)에 대한 비디오 신호(또는, 외부 비디오 신호)는 시스템 B에서 발생된다고 가정하자.

이 때, 내부 비디오 신호와 외부 비디오 신호는 비디오 동기 신호를 기준으로 동기되어 있지만, 동일한 시스템 클럭을 사용하여 처리되지는 않는다. 즉, 내부 비디오 신호는 시스템 A의 시스템 클럭 신호(또는, 내부 클럭 신호)에 동기되어 있고, 외부 비디오 신호는 시스템 B의 시스템 클럭 신호(또는, 외부 클럭 신호)에 동기되어 있다.

그러므로, 시스템 A가 외부 클럭 신호에 동기된 디지탈 선택 신호에 응답하여 내부 비디오 신호와 외부 비디오 신호를 합성하면, 합성된 비디오 신호에 시간상의 지터가 발생한다. 왜냐하면, 디지탈 선택 신호는 내부 클럭 신호의 1 주기만큼 지연되거나 또는 내부 클럭 신호의 1 주기만큼 이르게 시스템 A로 입력되어, 시스템 A가 디지탈 선택 신호를 인식하는 시점에 내부 클럭 신호의 1주기만큼의 에러가 발생할 수 있기 때문이다.

예를 들어, 내부 클럭 신호의 주기가 100ns일 경우, 100ns의 시간상의 지터가 발생한다. 즉, 디지탈 선택 신호가 100ns 사이에서 언제 발생해도 100ns의 지터가 합성 비디오 영상에 발생하게 되는 것이다.

다중 화면(PIP:Picture In Picture)과 같은 실제 비디오 시스템에서, 전술한 시간상의 지터는 도 1에 도시된 바와 같이 내부 클럭 신호의 주기만큼 수직 경계면(10)이 지글 거리는 현상(dot crawl)으로 나타난다.

본 발명이 이루고자 하는 기술적 과제는, 서로 동기가 맞지 않는 비디오 신호들을 디지탈 영역에서 합성할 때 야기되는 시간상의 지터(timing jitter)를 최소화하기 위한 비디오 신호 합성 장치를 제공하는 데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기 비디오 신호 합성 장치에서 수행되는 비디오 신호 합성 방법을 제공하는 데 있다.

도 1은 종래의 비디오 신호 합성 방법에 의해 디스플레이되는 합성 영상을 나타내는 도면이다.

도 2는 본 발명에 의한 비디오 신호 합성 장치의 블럭도이다.

도 3 (a) ∼ (c)들은 도 2에 도시된 장치를 설명하기 위한 도면이다.

도 4는 도 2에 도시된 가중치 추출부의 본 발명에 의한 바람직한 일실시례의 회로도이다.

도 5는 본 발명에 의한 비디오 신호 합성 방법을 설명하기 위한 플로우차트이다.

도 6은 본 발명에 의한 비디오 신호 합성 방법에 의해 디스플레이되는 합성 영상을 나타내는 도면이다.

상기 과제를 이루기 위해, 클럭 신호에 비동기된 제1 비디오 신호와 상기 클럭 신호에 동기된 제2 비디오 신호를 상기 클럭 신호와 비동기된 디지탈 선택 신호에 응답하여 디지탈적으로 합성하고, 합성된 결과를 합성 비디오 신호로서 출력하는 본 발명에 의한 비디오 신호 합성 장치는, 상기 제1 비디오 신호로부터 상기 제2 비디오 신호를 감산하는 신호 감산 수단과, 상기 클럭 신호의 1 주기를 N 등분하고, N 등분된 구간들중 상기 디지탈 선택 신호가 발생되는 구간을 검출하고, 검출된 구간에 할당된 소정값(여기서, 0≤소정값≤1)을 가중치로서 출력하는 가중치 추출 수단과, 상기 가중치와 상기 신호 감산 수단의 출력을 승산하고, 승산된 값을 출력하는 승산 수단 및 상기 승산된 값과 상기 제2 비디오 신호를 합성하고, 합성된 결과를 상기 합성 비디오 신호로서 출력하는 신호 합성 수단으로 구성되는 것이 바람직하다.

상기 다른 과제를 이루기 위해, 클럭 신호에 비동기된 제1 비디오 신호와 상기 클럭 신호에 동기된 제2 비디오 신호를 상기 클럭 신호와 비동기된 디지탈 선택 신호에 응답하여 디지탈적으로 합성하고, 합성된 신호를 합성 비디오 신호로서 발생하는 본 발명에 의한 비디오 신호 합성 방법은, 상기 클럭 신호의 1 주기를 N 등분하는 단계와, N 등분된 구간들 각각에 소정값(0≤소정값≤1)을 할당하는 단계와, 상기 N 등분된 구간들중 상기 디지탈 선택 신호가 발생되는 구간을 결정하는 단계와, 상기 제1 비디오 신호로부터 상기 제2 비디오 신호를 감산하는 신호 감산 단계와, 상기 감산된 신호와 상기 결정된 구간에 할당된 소정값을 승산하는 단계 및 상기 승산된 결과와 상기 제2 비디오 신호를 합성하여 상기 합성 비디오 신호를 구하는 단계로 이루어지는 것이 바람직하다.

이하, 본 발명에 의한 비디오 신호 합성 장치의 구성 및 동작을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 2는 본 발명에 의한 비디오 신호 합성 장치의 블럭도로서, 신호 감산기(22), 가중치 추출부(20), 승산기(24) 및 신호 합성기(26)로 구성된다.

도 2에 도시된 신호 감산기(22)는 입력단자 IN1을 통해 입력되며 클럭 신호에 비 동기된 제1 비디오 신호로부터 입력단자 IN2를 통해 입력되며 클럭 신호에 동기된 제2 비디오 신호를 감산하고, 감산된 결과를 승산기(24)로 출력한다. 이 때, 제1 비디오 신호 및 제2 비디오 신호들은 디지탈 신호들이며, 제1 비디오 신호가 아날로그 신호일 경우, 아날로그 신호를 디지탈 신호로 변환하고, 변환된 디지탈 신호를 제1 비디오 신호로서 입력단자 IN2로 출력하는 아날로그/디지탈 변환기(미도시)가 도 2에 도시된 장치에 더 포함될 수도 있다.

도 3 (a) ∼ (c)들은 도 2에 도시된 장치를 설명하기 위한 도면으로서, 도 3 (a)는 디지탈 선택 신호가 "저"레벨에서 "고"레벨로 전이하는 시점을 화살표로 나타내며, 도 3 (b)는 클럭 신호의 파형도이고, 도 3 (c)는 디지탈 선택 신호가 "고"레벨에서 "저"레벨로 전이하는 시점을 화살표로 나타낸다.

도 2에 도시된 가중치 추출부(20)는 도 3 (b)에 도시된 클럭 신호(CK)의 1 주기(30)를 N(여기서, N은 자연수) 등분하고, N등분된 구간들(32, 34, 36, ... 38 및 40 또는 42, 44, ..., 46, 48 및 50)중 디지탈 선택 신호(S)가 발생되는 구간을 검출하고, 즉, N개의 구간으로 분리된 클럭 신호의 한 주기(30)내에서 디지탈 선택 신호(S)의 레벨이 전이하는 지점이 어느 구간에 속하는가를 검출하고, 검출된 구간에 할당된 소정값(여기서, 0≤소정값≤1)을 가중치(K)로서 승산기(24)로 출력한다.

이 때, 각 구간의 소정값은 선형적일 수도 있고, 비 선형적일 수도 있다. 즉, 도 3에 도시된 구간들(32, 34, 36, ..., 38 및 40 또는 42, 44, ..., 46, 48 및 50) 각각의 소정값이 예를 들면,

와 같이 선형적으로 결정될 수도 있고, 예를 들면,

과 같이 비선형적으로 결정될 수도 있다. 즉, 비선형적으로 소정값을 결정하는 방법에서는, 클럭 신호의 반 주기 지점에 가까운 구간들간의 소정값 차는 작도록 결정하고, 클럭 신호의 '0'주기 또는 '1'주기에 가까운 구간들간의 소정값 차는 크도록 결정한다.

승산기(24)는 가중치 추출부(20)로부터 출력되는 가중치(K)와 신호 감산기(22)의 출력을 승산하고, 승산된 값을 신호 합성기(26)로 출력한다. 신호 합성기(26)는 승산기(24)에서 승산된 결과와 입력단자 IN1을 통해 입력된 제2 비디오 신호를 합성하고, 합성된 결과를 합성 비디오 신호로서 출력단자 OUT를 통해 출력한다. 이 때, 합성 비디오 신호(C)는 다음 수학식 1과 같이 표현될 수 있다.

C = (B-A)*K + A = (1-K)*A + K*B

여기서, A는 제2 비디오 신호를 나타내고, B는 제1 비디오 신호를 각각 나타낸다.

결국, 전술한 본 발명에 의한 비디오 신호 합성 장치는 소정값이 '0'인 경우, 제2 비디오 신호만을 출력단자 OUT를 통해 출력하고, 소정값이 '1'인 경우 제1 비디오 신호만을 출력단자 OUT를 통해 출력한다. 그러나, 소정값이 '0'보다 크고 '1'보다 적은 경우 수학식 1로부터 알 수 있듯이, 가중치(K)에 따라 두개의 비디오 신호들을 합성한다.

만일, 디지탈 선택 신호가 도 3 (a)에 도시된 구간(32)에서 발생하였다면, 구간(32)에 할당된 소정값(전술한 례에서라면

또는

)이 가중치로서 출력된다. 그러므로, 다음 수학식 2와 같은 합성 비디오 신호가 출력단자 OUT를 통해 출력된다.

도 4는 도 2에 도시된 가중치 추출부(20)의 본 발명에 의한 바람직한 일실시례의 회로도로서, 제1 ∼ 제N 버퍼들(60, 62, ... 및 64), 제N+1 버퍼 ∼ 제2N 버퍼들(80, 82, ... 및 84), 제1 ∼ 제N D 플립플롭들(66, 68, ... 및 70), 제N+1 및 제N+2 D 플립플롭들(86 및 88), 위상차 검출부(90), 전하 펌프(92) 및 룩 업 테이블(LUT:Look Up Table)(72)로 구성된다.

도 4에 도시된 제1 버퍼(60)는 디지탈 선택 신호(S)를 소정 시간 지연후에 제2 버퍼(62)로 출력하고, 제2 ∼ 제N 버퍼들(62, ... 및 64)중 하나인 제X 버퍼는 제X-1 버퍼의 출력을 소정 시간 지연후에 제X+1 버퍼로 출력한다.

제1 ∼ 제N D 플립플롭들(66, 68, ... 및 70)중 하나인 제Y D 플립플롭은 제1 ∼ 제N 버퍼들(60, 62, ... 및 64)중 하나인 제Y 버퍼의 출력을 데이타(D) 입력하고, 클럭 신호(CK)를 클럭 입력하고, 정 출력(Q)을 룩 업 테이블(72)로 출력한다. 이 때, 룩 업 테이블(72)은 N 등분된 구간들 각각에 해당하는 소정값들을 저장하고, 어드레스로서 입력되는 제1 ∼ 제N D플립플롭들(66, 68, ... 및 70)의 출력들에 해당하는 소정값을 가중치(K)로서 출력한다. 여기서, 룩 업 테이블(72)에 저장되는 소정값들은 전술한 바와 같이 비선형적 또는 선형적인 값이 될 수 있다.

한편, 제N+1 ∼ 제2N 버퍼들(80, 82, ... 및 84), 제N+1 및 N+2 D 플립플롭들(86 및 88), 위상차 검출부(90) 및 전하 펌프(92)는 디지탈 선택 신호(S)의 위상을 맞추기 위한 기능을 수행한다.

이를 위해, 제N+1 D 플립플롭(86)은 클럭 신호(CK)를 소정수(≥2)배 분주한 신호(EXT)를 데이타 입력(D)하고, 클럭 신호(CK)를 클럭 입력하며, 제N+2 D 플립플롭(88)은 제N+1 D 플립플롭(86)의 정 출력(Q)을 데이타 입력(D)하고, 클럭 신호(CK)를 클럭 입력한다. 이 때, 위상차 검출부(90)는 제N+2 D 플립플롭(88)의 정 출력(Q)과 제2N 버퍼(84)로부터 출력되는 신호의 위상차를 검출하고, 검출된 위상차를 전하 펌프(92)로 출력한다. 전하 펌프(92)는 위상차 검출부(90)로부터 출력되는 위상차에 상응하여 공급 및 소싱하는 전하를 제1 ∼ 제2N 버퍼들(60, 62, ... 64, 80, 82, ... 및 84)로 출력한다. 제1 ∼ 제2N 버퍼들 각각은 전하 펌프(92)로부터 소싱 또는 공급된 전하에 상응하여 그의 지연 시간을 가변적으로 조절한다.

한편, 제N+1 버퍼(80)는 제N+1 D 플립플롭(86)의 정 출력(Q)을 소정 시간 지연후에 제N+2 버퍼(82)로 출력하고, 제N+2 ∼ 제2N 버퍼들중 하나인 제Z 버퍼는 제Z-1 버퍼의 출력을 소정 시간 지연후에 제Z+1 버퍼로 출력한다.

이하, 본 발명에 의한 비디오 신호 합성 방법을 첨부한 도면들을 참조하여 다음과 같이 설명한다.

도 5는 본 발명에 의한 비디오 신호 합성 방법을 설명하기 위한 플로우차트로서, 디지탈 선택 신호가 발생하는 구간의 가중치를 산출하는 단계(제100 ∼ 제104단계), 가중치, 제2 및 제1 비디오 신호들을 이용하여 합성 비디오 신호를 생성하는 단계(제106 ∼ 제110단계)로 이루어진다.

도 5에 도시된 방법을 설명하기에 앞서, 전술한 바와 같이 클럭 신호와 비동기된 비디오 신호를 제1 비디오 신호라 하고, 클럭 신호와 동기된 비디오 신호를 제2 비디오 신호라 가정한다.

도 2에 도시된 장치에서 설명한 바와 같이, 디지탈 선택 신호가 발생하는 구간의 가중치를 산출한다(제100 ∼ 제104단계). 이를 위해, 클럭 신호의 1 주기를 N 등분한다(제100단계). 제100단계후에, N 등분된 구간들 각각에 소정값을 할당한다(제102단계). 제102단계후에, N 등분된 구간들중 클럭 신호와 비동기된 디지탈 선택 신호가 발생되는 구간을 결정한다(제104단계).

제104단계후에, 가중치, 제1 및 제2 비디오 신호들을 이용하여 수학식 1과 같이 합성 비디오 신호를 생성한다(제106 ∼ 제110단계). 즉, 클럭 신호와 비 동기된 제1 비디오 신호에서 클럭 신호와 동기된 제2 비디오 신호를 감산한다(제106단계). 제106단계후에, 감산된 결과와 제104단계에서 결정된 구간의 가중치를 승산한다(제108단계). 제108단계후에, 승산된 결과와 제2 비디오 신호를 합성한다(제110단계).

도 6은 본 발명에 의한 비디오 신호 합성 방법에 의해 디스플레이되는 합성 영상을 나타내는 도면으로서, 횡축은 수평 방향의 픽셀 수를 나타내고, 종축은 수직 방향으로의 수평 라인의 수를 나타내며, 예를 들어 50 픽셀 × 100 수평 동기 신호로 전체 화면의 일부를 나타내고 있다.

결국, 본 발명에 의한 비디오 신호 합성 장치 및 방법은, 클럭 신호와 비동기된 제1 비디오 신호와 클럭 신호와 동기된 제2 비디오 신호를 단순히 멀티플렉서를 사용하여 디지탈 선택 신호에 따라 선택적으로 출력하여 합성 비디오 신호를 생성하는 종래의 방법과 달리, 가중치에 따라 제1 비디오 신호와 제2 비디오 신호를 믹싱하여 합성 비디오 신호를 생성한다. 그러므로, 도 6에 도시된 바와 같이, 수직 경계면에서의 지글거림이 도 1에 도시된 수직 경계면에서의 지글거림보다 현저히 제거됨을 알 수 있다.

이상에서 설명한 바와 같이, 본 발명에 의한 비디오 신호 합성 장치 및 방법은 클럭 신호와 동기가 맞지 않는 디지탈 선택 신호가 발생되는 시점에 따라 가중치를 부여하고, 가중치에 상응하여 클럭 신호와 동기가 맞거나 맞지 않는 두개의 비디오 신호들을 믹싱하기 때문에, 종래의 지터 현상을 일으키는 에러를 1/N로 줄여 합성된 영상의 도크 크로월(dot crawl)현상을 최소화할 수 있는 효과가 있다.

Claims

클럭 신호에 비동기된 제1 비디오 신호와 상기 클럭 신호에 동기된 제2 비디오 신호를 상기 클럭 신호와 비동기된 디지탈 선택 신호에 응답하여 디지탈적으로 합성하고, 합성된 결과를 합성 비디오 신호로서 출력하는 비디오 신호 합성 장치에 있어서,

상기 제1 비디오 신호로부터 상기 제2 비디오 신호를 감산하는 신호 감산 수단;

상기 클럭 신호의 1 주기를 N 등분하고, N 등분된 구간들중 상기 디지탈 선택 신호가 발생되는 구간을 검출하고, 검출된 구간에 할당된 소정값(여기서, 0≤소정값≤1)을 가중치로서 출력하는 가중치 추출 수단;

상기 가중치와 상기 신호 감산 수단의 출력을 승산하고, 승산된 값을 출력하는 승산 수단; 및

상기 승산된 값과 상기 제2 비디오 신호를 합성하고, 합성된 결과를 상기 합성 비디오 신호로서 출력하는 신호 합성 수단을 구비하는 것을 특징으로 하는 비디오 신호 합성 장치.
제1 항에 있어서, 상기 가중치 추출 수단은

제1 ∼ 제N 버퍼들;

제1 ∼ 제N D 플립플롭들; 및

상기 N 등분된 구간들 각각에 해당하는 상기 소정값들을 저장하고, 어드레스로서 입력되는 상기 제1 ∼ 제N D플립플롭들의 출력들에 해당하는 상기 소정값을 상기 가중치로서 출력하는 룩 업 테이블을 구비하고,

상기 제1 버퍼는 상기 디지탈 선택 신호를 소정 시간 지연후에 상기 제2 버퍼로 출력하고, 상기 제X(2≤X≤N) 버퍼는 상기 제X-1 버퍼의 출력을 상기 소정 시간 지연후에 상기 제X+1 버퍼로 출력하고,

상기 제Y(1≤Y≤N) D 플립플롭은 상기 제Y 버퍼의 출력을 데이타 입력하고, 상기 클럭 신호를 클럭 입력하고, 정 출력을 상기 룩 업 테이블로 출력하는 것을 특징으로 하는 비디오 신호 합성 장치.
제2 항에 있어서, 상기 소정값들은 비 선형적으로 설정되어 상기 룩 업 테이블에 저장되는 것을 특징으로 하는 비디오 신호 합성 장치.
제2 항에 있어서, 상기 소정값들은 선형적으로 설정되어 상기 룩 업 테이블에 저장되는 것을 특징으로 하는 비디오 신호 합성 장치.
제2 항에 있어서 상기 가중치 추출 수단은

제N+1 ∼ 제2N 버퍼들;

상기 클럭 신호를 소정수(≥2)배 분주한 신호를 데이타 입력하고, 상기 클럭 신호를 클럭 입력하는 제N+1 D 플립플롭;

상기 제N+1 D 플립플롭의 정 출력을 데이타 입력하고, 상기 클럭 신호를 클럭 입력하는 제N+2 D 플립플롭;

상기 제N+2 D 플립플롭의 정 출력과 상기 제2N 버퍼의 출력의 위상차를 검출하는 위상차 검출 수단; 및

상기 위상차에 상응하여 전하를 공급 및 소싱하는 전하 펌프를 더 구비하고,

상기 제N+1 버퍼는 상기 제N+1 D 플립플롭의 정 출력을 소정 시간 지연후에 상기 제N+2 버퍼로 출력하고, 상기 제Z(N+2≤Z≤2N) 버퍼는 상기 제Z-1 버퍼의 출력을 상기 소정 시간 지연후에 상기 제Z+1 버퍼로 출력하고, 상기 공급 및 소싱된 전하에 상응하여 상기 소정 시간이 제어되는 것을 특징으로 하는 비디오 신호 합성 장치.
제1 항에 있어서, 상기 비디오 신호 합성 장치는

아날로그 형태의 비디오 신호를 디지탈 신호로 변환하고, 변환된 디지탈 신호를 상기 제1 비디오 신호로서 출력하는 아날로그/디지탈 변환수단을 더 구비하는 것을 특징으로 하는 비디오 신호 합성 장치.
제1 항에 있어서, 상기 제2 비디오 신호는 비디오 신호 처리된 알.지.비. 신호이고, 상기 제1 비디오 신호는 온 스크린 디스플레이를 위한 온 스크린 디스플레이 신호인 것을 특징으로 하는 비디오 신호 합성 장치.
클럭 신호에 비동기된 제1 비디오 신호와 상기 클럭 신호에 동기된 제2 비디오 신호를 상기 클럭 신호와 비동기된 디지탈 선택 신호에 응답하여 디지탈적으로 합성하고, 합성된 신호를 합성 비디오 신호로서 발생하는 비디오 신호 합성 방법에 있어서,

상기 클럭 신호의 1 주기를 N 등분하는 단계;

N 등분된 구간들 각각에 소정값(0≤소정값≤1)을 할당하는 단계;

상기 N 등분된 구간들중 상기 디지탈 선택 신호가 발생되는 구간을 결정하는 단계;

상기 제1 비디오 신호로부터 상기 제2 비디오 신호를 감산하는 신호 감산 단계;

상기 감산된 신호와 상기 결정된 구간에 할당된 소정값을 승산하는 단계; 및

상기 승산된 결과와 상기 제2 비디오 신호를 합성하여 상기 합성 비디오 신호를 구하는 단계를 구비하는 것을 특징으로 하는 비디오 신호 합성 방법.