KR100237212B1 - 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 - Google Patents
3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 Download PDFInfo
- Publication number
- KR100237212B1 KR100237212B1 KR1019970036360A KR19970036360A KR100237212B1 KR 100237212 B1 KR100237212 B1 KR 100237212B1 KR 1019970036360 A KR1019970036360 A KR 1019970036360A KR 19970036360 A KR19970036360 A KR 19970036360A KR 100237212 B1 KR100237212 B1 KR 100237212B1
- Authority
- KR
- South Korea
- Prior art keywords
- subfield
- period
- display
- electrode surface
- display rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명은 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 2X계조(gray scale) 화상을 표시하기 위하여 각 셀에 대응되는 X비트의 디지털 화상 신호를 메모리부에 저장하고, 1 프레임을 X개의 서브필드로 분할 구동하고, 상기 각 서브필드를 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하며, 상기 메모리부에 저장된 각 셀의 디지털 화상 신호를 이용하여 상기 각 서브필드의 어드레스 기간동안 온(on)될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하고, 상기 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 상기 3전극 면방전 PDP의 제 1 및 제 2 유지 전극들 사이에 방전개시전압보다 높은 전압의 써넣기 펄스를 인가하는 3전극 면방전 PDP의 구동방법 및 그 장치에 관한 것으로서, 각 서브필드의 구동 전에 각 서브필드 화면의 표시율을 산출한 다음 사전 설정된 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간동안에만 선택적으로 써넣기 펄스를 인가하여 해당 어드레스 기간동안 각 셀의 어드레스 방전 성공 확률을 높여주기 때문에 3전극 면방전 PDP 화면의 안정성을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 3전극 면방전 PDP의 구동방법 및 그 장치에 관한 것으로서, 특히 ADS 서브필드 방식(Addressing and Display System sub-field method)에 따라 3전극 면방전 PDP 상에 계조(gray scale) 화상을 표시하는 3전극 면방전 PDP의 구동방법 및 그 장치에 관한 것이다.
현대는 정보화 사회라고 불려지고 있는 만큼 정보 처리 시스템의 발전과 보급 증가에 따라 디스플레이의 중요성이 증대되고, 그 종류도 점차 다양화되고 있다.
이전부터 디스플레이로 가장 많이 이용되어 오던 CRT(Cathode Ray Tube)는 사이즈가 크고, 동작 전압이 높으며, 표시 일그러짐이 발생하는 등 여러 가지 문제점을 가지고 있어 화면의 대형화, 평면화를 목표로 하는 최근의 추세에 적합하지 않아 최근에는 매트릭스 구조를 가지는 각종 평면 디스플레이의 연구 개발이 활발히 진행되고 있다.
상기 평면 디스플레이 중 차세대 대화면 평면 디스플레이로 각광받고 있는 것이 PDP(Plasma Display Panel)이다. 상기 PDP는 화면이 크고 두께가 얇아 벽걸이 텔레비전, 가정 극장용(home theater) 디스플레이, 각종 모니터 등으로 응용되고 있다.
또한, 상기 PDP는 구동전압의 형태에 따라 크게 AC(Alternating Current)형과 DC(Direct Current)형으로 구분되는데, 상기 AC형 PDP는 정현파 교류 전압 또는 펄스 전압에 의해 구동되고, DC형 PDP는 직류 전압에 의해 구동된다.
도 1에는 가장 많이 사용되고 있는 AC형 PDP 중 하나인 3전극 면방전 PDP와, 상기 3전극 면방전 PDP 상에 동화상(moving image) 또는 정지화상(still image)을 표시하는 구동장치의 간략화된 구성이 도시되어 있다.
도 1에서 참조번호 10은 교대로 하나씩 상호 평행하게 배열된 N개의 제 1 유지 전극(Y1∼YN) 및 N개의 제 2 유지 전극(X1∼XN)과, 상기 제 1 유지 전극들(Y1∼YN) 및 제 2 유지 전극들(X1∼XN)과 소정 공간을 사이에 두고 직교하도록 배열된 M개의 어드레스 전극(A1∼AM)을 구비한 3전극 면방전 PDP를 나타낸다.
상기에서 N개의 제 2 유지 전극(X1∼XN)은 제 2 공통 유지 전극(X)에 의해 서로 공통으로 연결되어 있고, N개의 제 1 유지 전극(Y1∼YN)은 각각 독립되어 있으며, N개의 제 1 및 제 2 유지 전극(Y1∼YN, X1∼XN)과 M개의 어드레스 전극(A1∼AM)의 각 교차점마다 셀이 형성되어 3전극 면방전 PDP(10) 화면은 매트릭스 형태의 M×N개 셀로 구성되어 있다.
상기 3전극 면방전 PDP(10)의 각 셀의 구성을 도 2에 도시된 i 번째 행과 j 번째 열의 셀을 예로 들어 설명하면 다음과 같다.
먼저, 상호 평행한 i 번째 제 1 유지 전극(Yi)과 i 번째 제 2 유지 전극(Xi)이 화상의 표시면인 전면 기판(11)의 일면에 형성되어 있고, 상기 제 1 유지 전극(Yi)과 제 2 유지 전극(Xi) 위에 방전시 방전 전류를 제한하고 벽전하의 생성을 용이하게 하는 유전체층(12)이 형성되어 있고, 상기 유전체층(12) 위에 방전시 일어나는 스퍼터링(sputtering)으로부터 상기 제 1 유지 전극(Yi)과 제 2 유지 전극(Xi)과 유전체층(12)을 보호하는 산화마그네슘(MgO) 보호막(13)이 형성되어 있다.
또한, j 번째 어드레스 전극(Aj)이 전면 기판(11)과 소정 거리를 사이에 두고 평행하게 위치한 배면 기판(14) 중 상기 전면 기판(11)과의 대향면에 형성되어 있고, 상기 전면 기판(11)과 배면 기판(14) 사이에는 셀간 혼색을 방지하고 방전공간을 확보하는 제 1, 2 격벽(15a, 15b)이 배열 형성되어 있고, 상기 어드레스 전극(Aj) 위와 제 1, 2 격벽(15a, 15b)의 일부에 형광체(16)가 도포되어 있으며, 방전공간 내부에는 방전가스가 주입되어 있다.
상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 기본 구동 원리는 제 1 유지 전극(Yi)과 어드레스 전극(Aj) 간에 어드레스 방전을 일으켜 그 내부에 벽전하가 생성되도록 한 다음 제 1 유지 전극(Yi)과 제 2 유지 전극(Xi) 간에 서스테인 방전을 일으켜 방전가스를 플라즈마 상태로 만들어 자외선을 발생시키고, 그 자외선이 형광체(16)를 여기시켜 가시광이 발생되도록 한다.
아울러, 도 1에서 참조번호 20은 N개의 제 1 유지 전극(Y1∼YN)에 각각 구동 전압 펄스를 공급하는 Y 구동부를 나타내고, 30은 제 2 공통 유지 전극(X)에 구동 전압 펄스를 공급하는 X 구동부를 나타내며, 40은 M개의 어드레스 전극(A1∼AM)에 각각 구동 전압 펄스를 공급하는 어드레스 구동부를 나타낸다.
또한, 도 1에서 참조번호 50은 외부에서 입력되는 아날로그 화상 신호(IMAGE)를 구현하고자 하는 계조에 따라 디지털화하여 디지털 화상 신호를 출력하는 아날로그/디지털 변환부(이하, A/D 변환부라 함)를 나타내고, 60은 상기 A/D 변환부(50)에서 출력되는 디지털 화상 신호 1 프레임 분량을 저장하는 프레임 메모리를 나타내며, 70은 상기 프레임 메모리(60)에 저장된 1 프레임 분량의 디지털 화상 신호(즉, 전체 M×N개 셀의 해당 디지털 화상 신호)와, 클록(CLK)과, 수평 동기 신호(HS)와 수직 동기 신호(VS)에 따라 각종 구동 전압 펄스와 제어신호를 발생시켜 상기 Y 구동부(20), X 구동부(30) 및 어드레스 구동부(40)로 출력하는 제어부를 나타낸다.
한편, 상기와 같이 구성된 3전극 면방전 PDP(10)의 각 셀의 계조(gray scale) 구현은 방전의 강약 조정이 난이한 관계로 단위 시간당 방전횟수를 통해 구현하고, 매 프레임(frame)마다 각 셀의 방전횟수를 0∼2X-1회로 나누어 방전시키면 1 프레임 동안의 방전횟수에 따라 각 셀의 밝기가 달라져서 결국 전체 화면에 2X계조의 화상 즉, 각 셀마다 0∼2X-1 레벨(level) 중 한가지 레벨의 화상이 표시된다.
상기와 같은 개념을 토대로 한 계조 구현 방법 중 하나가 ADS 서브필드 방식으로서, 상기 ADS 서브필드 방식은 각 셀이 온(on), 오프(off)의 두 가지 상태로 작동하는 것과 2X계조를 구현하는 것에 근거를 둔 2진수 X 비트 체계를 이용하여 1 프레임을 방전 횟수(즉, 방전 유지 기간)가 서로 다른 X개의 서브필드로 분할 구동한다.
도 3에는 종래 기술에 의한 3전극 면방전 PDP의 구동방법에 따른 256(28) 계조 구현시 1 프레임의 세부 구성도가 도시되어 있고, 도 4에는 도 3에 도시된 제 1 서브필드(SF1)와 제 2 서브필드(SF2) 동안 각 전극에 인가되는 구동 전압 파형들의 타이밍도가 도시되어 있다.
도 3에 도시된 바와 같이 256 계조 구현을 위하여 1 프레임은 8개의 서브필드(SF1∼SF8)로 분할 구동되고, 제 1 서브필드(SF1)가 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동되며, 나머지 제 2 내지 8 서브필드(SF2∼SF8)가 각각 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동된다.
보다 구체적으로 전면 써넣기 기간에는 도 4에 도시된 바와 같이 N개의 제 1 유지 전극(Y1∼YN)에 0V 를 인가한 상태에서 제 2 공통 유지 전극(X)에 방전개시전압보다 높은 Vw 전압의 써넣기 펄스를 인가하여 상기 제 2 공통 유지 전극(X)과 제 1 유지 전극들(Y1∼YN) 사이에서 즉, 전체 셀의 방전공간 내부에서 써넣기 방전이 일어나도록 하고, 상기 써넣기 방전이 진행됨에 따라 제 2 공통 유지 전극(X) 위에는 - 벽전하가 생성되고 제 1 유지 전극들(Y1∼YN) 위에는 + 벽전하가 생성된다.
그 후, 제 1 유지 전극들(Y1∼YN)에 방전개시전압보다 낮은 Vs 전압을 인가하고 제 2 공통 유지 전극(X)에 0V 를 인가하면 바로 전에 생성된 벽전하의 전압이 가산되어 제 2 공통 유지 전극(X)과 제 1 유지 전극들(Y1∼YN) 사이에 유지 방전이 일어나 제 2 공통 유지 전극(X) 위에 + 벽전하가 제 1 유지 전극들(Y1∼YN) 위에 - 벽전하가 각각 생성된다.
상기 전면 소거 기간에는 제 2 공통 유지 전극(X)에 Vs 전압을 인가한 상태에서 제 1 유지 전극들(Y1∼YN)에 0V 의 소거 펄스(erase pulse)를 인가하여 전체 셀의 방전공간 내부에서 소거 방전이 일어나도록 하고, 그로 인해 바로 전에 생성된 불요 벽전하가 중화되어 소거되도록 한다.
상기 어드레스 기간에는 각 셀에 해당되는 디지털 화상 신호의 어드레싱이 순차적으로 수행된다. 즉, 임의의 제 1 유지 전극에 0V 의 스캔 펄스를 인가하여 스캐닝하고, 상기 제 1 유지 전극에 의해 구성되는 셀들 중 온될 셀에 대응되는 어드레스 전극에만 Va 전압의 화상 펄스를 인가하여 양 전극 간에 어드레스 방전이 일어나도록 하고, 셀 내부에 벽전하가 생성되도록 한다. 상기와 같은 과정을 N개의 제 1 유지 전극(Y1∼YN)에 대해 순차적으로 반복하면 전체 셀이 각각에 해당되는 디지털 화상 신호에 따라 온 또는 오프된다.
상기 방전 유지 기간에는 제 1 유지 전극들(Y1∼YN)에 Vs 전압을 인가하고, 제 2 공통 유지 전극(X)에 0V 전압을 인가하여 바로 전의 어드레스 기간에서 어드레스 방전이 일어난 셀에만 벽전하가 가산되어 그 내부에서 서스테인 방전이 일어나도록 한 후, 제 2 공통 유지 전극(X)에 Vs 전압을 인가하고 제 1 유지 전극들(Y1∼YN)에 0V 를 인가하여 다시 서스테인 방전이 일어나도록 한다.
그 후, 상기와 같은 과정을 교대로 반복하면 즉, 제 2 공통 유지 전극(X)과 제 1 유지 전극들(Y1∼YN) 사이에 교번하는 서스테인 펄스를 인가하면 바로 전의 어드레스 기간에서 온된 셀에 화상이 표시된다.
아울러, 각 전극에 인가되는 전압 펄스들 Vw, Vf(방전개시전압), Vs, Va 는 Vw > Vf > Vs > Va 및 Vf >> Vw-Vs 를 만족하는 전압값들로 설정하고, 각 서브필드의 어드레스 기간동안 어드레스 전극들(A1∼AM)에 인가되는 화상 펄스는 각 셀에 해당되는 8 비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8) 중 1개 비트값에 해당되며, 보다 구체적으로는 제 1 서브필드의 어드레스 기간동안 B1이, 제 2 서브필드의 어드레스 기간동안 B2가, …, 제 8 서브필드의 어드레스 기간동안 B8이 각각 인가된다.
또한, 상기 각 서브필드(SF1∼SF8)의 전면 소거 기간과 어드레스 기간은 서브필드마다 동일한 시간이 할당되어 있는 반면, 각 서브필드(SF1∼SF8)의 방전 유지 기간은 서브필드마다 서로 다른 시간이 할당되어 있다(보통 SF1: SF2: SF3: SF4: SF5: SF6: SF7: SF8 = 1: 2: 4: 8: 16: 32: 64: 128).
결과적으로 상기에서 설명된 세부 과정을 거쳐 제 1 내지 8 서브필드(SF1∼SF8) 화면을 차례대로 구성하면 3전극 면방전 PDP(10) 상에 1 프레임의 256 계조 화상이 표시된다.
상기 도 4에 도시된 각종 구동 전압 파형들은 제어부(70)에서 발생되어 Y 구동부(20)와 X 구동부(30)와 어드레스 구동부(40)를 통해 해당 전극들에 각각 인가되고, 그 타이밍 역시 제어부(70)에 의해 제어된다.
아울러, 상기와 같은 종래 기술에 의한 3전극 면방전 PDP의 구동방법은 일본 특개평 5-313598 호에 개시되어 있다.
한편, 상기 제 1 서브필드(SF1)와 같이 전면 써넣기 기간동안 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스가 인가되어 전체 셀의 내부에서 써넣기 방전이 일어난 후, 전면 소거 기간동안 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 소거 펄스가 인가되어 전체 셀의 내부에서 소거 방전이 일어나면 불요 벽전하(어드레스 방전에 필요 없는 벽전하)는 소거되지만 소거 방전의 종료 후 각 셀의 어드레스 전극 위 형광체(16) 표면과 제 1 유지 전극 위 산화마그네슘 보호막(13) 표면에는 벽전하가 남게 된다.
상기 각 셀의 내부 형광체(16) 표면과 산화마그네슘 보호막(13) 표면의 잔존 벽전하는 어드레스 기간동안 각 셀의 어드레스 방전에 효과적으로 관여하여 어드레스 방전 성공 확률을 높여주고, 화면의 안정성에 기여한다.
그러나, 상기에서 설명된 종래 기술에 의한 3전극 면방전 PDP의 구동방법은 제 1 서브필드를 제외한 나머지 서브필드에는 전면 써넣기 과정을 생략하고 있기 때문에 전면 써넣기 과정이 없는 서브필드의 어드레스 기간동안에는 각 셀의 내부에서 일어나는 어드레스 방전의 성공 확률이 저하되어 화면의 안정성이 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 각 서브필드 화면의 표시율(각 서브필드의 어드레스 기간동안 온될 셀의 개수)을 산출한 다음 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드에서만 전면 써넣기 과정이 선택적으로 수행되도록 함으로써 화면의 안정성을 향상시킬 수 있는 3전극 면방전 PDP의 구동방법 및 그 장치를 제공함에 그 목적이 있다.
도 1은 일반적인 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 및 그 구동장치의 간략화된 구성을 나타내는 블록도,
도 2는 도 1에 도시된 3전극 면방전 PDP 중 1개 셀의 단면도(단, 전면 기판 90°회전됨),
도 3은 종래 기술에 의한 3전극 면방전 PDP의 구동방법에 따른 256 계조(gray scale) 구현시 1 프레임의 세부 구성도,
도 4는 도 3에 도시된 제 1 서브필드(SF1)와 제 2 서브필드(SF2) 동안 각 전극에 인가되는 구동 전압 파형들의 타이밍도,
도 5는 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동장치의 간략화된 구성을 나타내는 블록도,
도 6은 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법에 따른 256 계조 구현시 1 프레임의 세부 구성도.
<도면의 주요부분에 대한 부호의 설명>
10: 3전극 면방전 PDP 120: Y 구동부
130: X 구동부 140: 어드레스 구동부
150: 아날로그/디지털 변환부 160: 프레임 메모리
170: 제어부 180: 표시율 산출부
상기와 같은 목적을 달성하기 위하여 본 발명에 의한 3전극 면방전 PDP의 구동방법은 복수개의 제 1 및 제 2 유지 전극쌍과 복수개 어드레스 전극의 각 교차점마다 셀이 형성된 3전극 면방전 PDP 상에 2X계조 화상을 표시하기 위하여 각 셀에 대응되는 X비트의 디지털 화상 신호를 메모리부에 저장하고, 1 프레임을 X개의 서브필드로 분할 구동하며, 상기 각 서브필드를 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하는 3전극 면방전 PDP의 구동방법에 있어서, 상기 메모리부에 저장된 각 셀의 디지털 화상 신호를 이용하여 상기 각 서브필드의 어드레스 기간동안 온될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하고, 상기 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 상기 제 1 및 제 2 유지 전극들 사이에 방전개시전압보다 높은 전압의 써넣기 펄스를 인가하는 것을 특징으로 한다.
상기에서 X개의 서브필드 중 첫 번째 구동되는 서브필드의 전면 써넣기 기간에는 이전 프레임의 마지막 서브필드 화면의 표시율과 관계없이 상기 제 1 및 제 2 유지 전극들 사이에 상기 써넣기 펄스를 인가하는 것이 바람직하다.
또한, 본 발명에 의한 3전극 면방전 PDP의 구동장치는 복수개의 제 1 및 제 2 유지 전극쌍과 복수개 어드레스 전극의 각 교차점마다 셀이 형성된 3전극 면방전 PDP 상에 2X계조 화상을 표시하기 위하여 1 프레임을 X개의 서브필드로 분할 구동하고, 상기 각 서브필드를 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하며, 각 셀에 대응되는 X비트의 디지털 화상 신호를 저장하는 메모리부를 포함하여 구성된 3전극 면방전 PDP의 구동장치에 있어서, 상기 메모리부에 저장된 각 셀의 디지털 화상 신호를 이용하여 상기 각 서브필드의 어드레스 기간동안 온될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하는 표시율 산출부와, 상기 표시율 산출부에서 산출된 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 상기 제 1 및 제 2 유지 전극들 사이에 방전개시전압보다 높은 전압의 써넣기 펄스가 인가되도록 제어하는 제어부를 더 포함하여 구성된 것을 특징으로 한다.
이하, 본 발명의 일 실시예를 첨부한 도면을 참조하여 보다 상세하게 설명한다.
도 5에는 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동장치의 간략화된 구성을 나타내는 블록도가 도시되어 있다.
다음 본 발명의 일 실시예가 적용되는 3전극 면방전 PDP는 종래 기술에서 설명된 일반적인 3전극 면방전 PDP와 동일한 구성을 가진다.
도 5에서 참조번호 120은 N개의 제 1 유지 전극(Y1∼YN)에 각각 구동 전압 펄스를 공급하는 Y 구동부를 나타내고, 130은 제 2 공통 유지 전극(X)에 구동 전압 펄스를 공급하는 X 구동부를 나타내며, 140은 M개의 어드레스 전극(A1∼AM)에 각각 구동 전압 펄스를 공급하는 어드레스 구동부를 나타낸다.
또한, 도 5에서 참조번호 150은 외부에서 입력되는 아날로그 화상 신호(IMAGE)를 구현하고자 하는 계조에 따라 디지털화하여 디지털 화상 신호를 출력하는 A/D 변환부를 나타내고, 160은 상기 A/D 변환부(150)에서 출력되는 디지털 화상 신호 1 프레임 분량을 저장하는 프레임 메모리를 나타낸다.
또한, 도 5에서 참조번호 170은 프레임 메모리(160)에 저장된 1 프레임 분량의 디지털 화상 신호(즉, 전체 M×N개 셀의 해당 디지털 화상 신호)와, 클록(CLK)과, 수평 동기 신호(HS)와 수직 동기 신호(VS)에 따라 각종 구동 전압 펄스와 제어신호를 발생시켜 Y 구동부(120), X 구동부(130) 및 어드레스 구동부(140)로 출력하는 제어부를 나타내고, 180은 프레임 메모리(160)에 저장된 각 셀의 디지털 화상 신호를 이용하여 각 서브필드의 어드레스 기간동안 온될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하는 표시율 산출부를 나타낸다.
상기에서 제어부(170)는 표시율 산출부(180)에서 산출된 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 방전개시전압보다 높은 전압의 써넣기 펄스가 인가되도록 Y 구동부(120)와 X 구동부(130)를 제어한다.
상기와 같이 구성된 본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동장치를 이용한 3전극 면방전 PDP의 구동방법을 도 6에 도시된 256 계조의 구현시 1 프레임의 세부 구성도를 참조하여 설명하면 다음과 같다.
본 발명의 일 실시예에 의한 3전극 면방전 PDP의 구동방법은 도 6에 도시된 바와 같이 256 계조를 구현하기 위하여 1 프레임을 8개의 서브필드(SF1∼SF8)로 분할 구동하고, 상기 각 서브필드(SF1∼SF8)는 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하며, 상기 각 서브필드(SF1∼SF8)의 전면 써넣기 기간에는 바로 전에 구동된 서브필드 화면의 표시율에 따라 선택적으로 전면 써넣기 과정이 수행된다.
상기에서 8개의 서브필드(SF1∼SF8) 중 첫 번째로 구동되는 제 1 서브필드(SF1)의 전면 써넣기 기간에는 이전 프레임의 마지막 서브필드 화면의 표시율과 관계없이 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스를 인가한다.
좀 더 구체적으로 설명하면 외부에서 입력된 아날로그 화상 신호(IMAGE)가 A/D 변환부(150)를 거쳐 8비트의 디지털 화상 신호(최하위 비트 B1∼최상위 비트 B8)로 변환된 후 프레임 메모리(160)에 저장되면 표시율 산출부(180)가 상기 프레임 메모리(160)에 저장된 각 셀의 8비트 디지털 화상 신호(B1∼B8)를 이용하여 상기 각 서브필드(SF1∼SF8)의 어드레스 기간동안 온될 셀의 개수를 검출한 후 각 서브필드(SF1∼SF8) 화면의 표시율(D)을 다음 수학식 1을 이용하여 산출한다.
상기에서 각 셀에 해당되는 8비트의 디지털 화상 신호(B1∼B8)는 8개 서브필드(SF1∼SF8)의 각 어드레스 기간마다 1 비트씩 화상 펄스의 형태로 M개의 어드레스 전극(A1∼AM)에 인가되므로(보다 구체적으로 B1→ SF1, B2→ SF2, …, B8→ SF8) 다음 수학식 1과 같이 각 서브필드(SF1∼SF8)에 해당되는 전체 셀의 비트값(동일 가중치를 가짐) 중 그 값이 1인 셀의 개수를 전체 셀의 개수로 나누면 각 서브필드(SF1∼SF8) 화면의 표시율을 쉽게 산출할 수 있다.
그 후, 제어부(170)는 표시율 산출부(180)에서 산출된 각 서브필드(SF1∼SF8) 화면의 표시율과 사전 설정된 기준 표시율(0<M<1)을 비교하여 기준 표시율(M) 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에는 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스를 인가하여 전체 셀의 내부에서 써넣기 방전이 일어나도록 하고, 기준 표시율(M) 이상의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에는 상기 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스를 인가하지 않는다.
즉, 상기에서 기준 표시율(M) 이상의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간동안 써넣기 펄스를 인가하지 않는 것은 전체 셀의 내부에서 써넣기 방전이 일어나지 않아도 바로 전에 구동된 서브필드의 방전 유지 기간 후 각 셀의 내부에 남아 있던 벽전하가 다음 서브필드의 전면 소거 기간 후 어드레스 기간동안 각 셀의 어드레스 방전에 관여할 수 있기 때문이다.
예를 들어, 기준 표시율(M)이 0.5 로 설정된 상태에서 제 2 서브필드(SF2) 화면의 표시율이 0.3 으로, 제 4 서브필드(SF4) 화면의 표시율이 0.7 로 각각 산출된 경우 상기 제 2 서브필드(SF2) 바로 다음에 구동되는 제 3 서브필드(SF3)의 전면 써넣기 기간에는 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스와 소거 펄스를 차례대로 인가하여 전체 셀의 내부에 어드레스 방전을 용이하게 하는 벽전하를 생성시키고, 제 4 서브필드(SF4) 바로 다음에 구동되는 제 5 서브필드(SF5)의 전면 써넣기 기간에는 제 1 유지 전극들(Y1∼YN)과 제 2 유지 전극들(X1∼XN) 사이에 써넣기 펄스를 인가하지 않고 바로 전에 구동된 제 4 서브필드(SF4)의 방전 유지 기간 후 각 셀의 내부에 남아 있는 벽전하를 제 5 서브필드(SF5)의 어드레스 기간동안 각 셀의 어드레스 방전에 이용한다.
상기에서 각 서브필드 화면의 표시율이 기준 표시율 이상이 된다는 것은 해당 어드레스 기간에서 온된 셀의 개수가 많다는 것을 의미하고, 전체 셀 중 온된 셀의 개수가 많으면 방전 유지 기간 후 전체 셀의 내부에 남아 있는 벽전하의 양 역시 많다는 것을 의미하므로 화면의 표시율이 기준 표시율 이상일 경우 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에 별도의 써넣기 펄스를 인가하지 않아도 해당 어드레스 기간동안 어드레스 방전의 성공 확률이 높아진다.
이와 같이 본 발명은 각 서브필드의 구동 전에 각 서브필드 화면의 표시율을 산출한 다음 사전 설정된 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간동안에만 선택적으로 써넣기 펄스를 인가하여 해당 어드레스 기간동안 각 셀의 어드레스 방전 성공 확률을 높여주기 때문에 3전극 면방전 PDP 화면의 안정성을 향상시킬 수 있는 효과가 있다.
Claims (3)
- 복수개의 제 1 및 제 2 유지 전극쌍과 복수개 어드레스 전극의 각 교차점마다 셀이 형성된 3전극 면방전 플라즈마 디스플레이 패널(이하, 3전극 면방전 PDP라 함) 상에 2X계조(gray scale) 화상을 표시하기 위하여 각 셀에 대응되는 X비트의 디지털 화상 신호를 메모리부에 저장하고, 1 프레임을 X개의 서브필드로 분할 구동하며, 상기 각 서브필드를 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하는 3전극 면방전 PDP의 구동방법에 있어서,상기 메모리부에 저장된 각 셀의 디지털 화상 신호를 이용하여 상기 각 서브필드의 어드레스 기간동안 온(on)될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하고,상기 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 상기 제 1 및 제 2 유지 전극들 사이에 방전개시전압보다 높은 전압의 써넣기 펄스를 인가하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
- 제 1 항에 있어서,상기 X개의 서브필드 중 첫 번째 구동되는 서브필드의 전면 써넣기 기간에는 이전 프레임의 마지막 서브필드 화면의 표시율과 관계없이 상기 제 1 및 제 2 유지 전극들 사이에 상기 써넣기 펄스를 인가하는 것을 특징으로 하는 3전극 면방전 PDP의 구동방법.
- 복수개의 제 1 및 제 2 유지 전극쌍과 복수개 어드레스 전극의 각 교차점마다 셀이 형성된 3전극 면방전 PDP 상에 2X계조 화상을 표시하기 위하여 1 프레임을 X개의 서브필드로 분할 구동하고, 상기 각 서브필드를 전면 써넣기 기간과 전면 소거 기간과 어드레스 기간과 방전 유지 기간으로 분할 구동하며, 각 셀에 대응되는 X비트의 디지털 화상 신호를 저장하는 메모리부를 포함하여 구성된 3전극 면방전 PDP의 구동장치에 있어서,상기 메모리부에 저장된 각 셀의 디지털 화상 신호를 이용하여 상기 각 서브필드의 어드레스 기간동안 온될 셀의 개수를 검출한 후 각 서브필드 화면의 표시율을 산출하는 표시율 산출부와,상기 표시율 산출부에서 산출된 각 서브필드 화면의 표시율과 사전 설정된 기준 표시율을 비교하여 상기 기준 표시율 미만의 표시율을 가지는 서브필드 바로 다음에 구동되는 서브필드의 전면 써넣기 기간에만 선택적으로 상기 제 1 및 제 2 유지 전극들 사이에 방전개시전압보다 높은 전압의 써넣기 펄스가 인가되도록 제어하는 제어부를 더 포함하여 구성된 것을 특징으로 하는 3전극 면방전 PDP의 구동장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970036360A KR100237212B1 (ko) | 1997-07-31 | 1997-07-31 | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970036360A KR100237212B1 (ko) | 1997-07-31 | 1997-07-31 | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990012817A KR19990012817A (ko) | 1999-02-25 |
| KR100237212B1 true KR100237212B1 (ko) | 2000-01-15 |
Family
ID=19516379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970036360A Expired - Fee Related KR100237212B1 (ko) | 1997-07-31 | 1997-07-31 | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100237212B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000034677A (ko) * | 1998-11-30 | 2000-06-26 | 김영남 | 플라즈마 표시패널 구동방법 |
| KR100740103B1 (ko) * | 2005-11-08 | 2007-07-16 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
-
1997
- 1997-07-31 KR KR1019970036360A patent/KR100237212B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990012817A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7911417B2 (en) | Method and apparatus for expressing gray levels in a plasma display panel | |
| JP2004021181A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JPH10207427A (ja) | プラズマディスプレイパネル表示装置の駆動方法及び駆動制御装置 | |
| KR100237212B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그장치 | |
| KR100256092B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치 | |
| JPH11265163A (ja) | Ａｃ型ｐｄｐの駆動方法 | |
| KR100251154B1 (ko) | 교류 플라즈마 표시장치 및 그 패널 구동방법 | |
| KR100353679B1 (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP3567972B2 (ja) | プラズマディスプレイパネルの駆動方法及びその駆動装置 | |
| KR100251152B1 (ko) | 교류 플라즈마 표시장치 및 그 패널 구동방법 | |
| KR100260943B1 (ko) | 4전극 플라즈마 디스플레이 장치와 그 구동방법 | |
| KR100251153B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동장치 및 그 화면 보호방법 | |
| KR100467694B1 (ko) | 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법 | |
| KR100251149B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 | |
| JP2004029185A (ja) | プラズマディスプレイ装置 | |
| KR100441105B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 | |
| KR100237213B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널 | |
| KR100287730B1 (ko) | 3전극면방전플라즈마디스플레이패널의구동방법 | |
| KR100479112B1 (ko) | 3전극면방전플라즈마디스플레이패널의구동방법 | |
| KR100267545B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 | |
| KR100260944B1 (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동회로 | |
| KR100424264B1 (ko) | 초기 상태의 개선을 위한 플라즈마 디스플레이 패널의구동 방법 | |
| KR19990031734A (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동회로 | |
| KR19990010331A (ko) | 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 | |
| KR100340075B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
St.27 status event code: A-0-1-A10-A12-nap-PA0109 |
|
| PA0201 | Request for examination |
St.27 status event code: A-1-2-D10-D11-exm-PA0201 |
|
| R17-X000 | Change to representative recorded |
St.27 status event code: A-3-3-R10-R17-oth-X000 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-3-3-R10-R13-asn-PN2301 St.27 status event code: A-3-3-R10-R11-asn-PN2301 |
|
| PG1501 | Laying open of application |
St.27 status event code: A-1-1-Q10-Q12-nap-PG1501 |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
St.27 status event code: A-1-2-D10-D22-exm-PE0701 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
St.27 status event code: A-2-4-F10-F11-exm-PR0701 |
|
| PR1002 | Payment of registration fee |
St.27 status event code: A-2-2-U10-U11-oth-PR1002 Fee payment year number: 1 |
|
| PG1601 | Publication of registration |
St.27 status event code: A-4-4-Q10-Q13-nap-PG1601 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 4 |
|
| PN2301 | Change of applicant |
St.27 status event code: A-5-5-R10-R13-asn-PN2301 St.27 status event code: A-5-5-R10-R11-asn-PN2301 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 5 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 6 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 7 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 8 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20080926 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
St.27 status event code: A-4-4-U10-U11-oth-PR1001 Fee payment year number: 10 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
St.27 status event code: A-4-4-U10-U13-oth-PC1903 Not in force date: 20091007 Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE |
|
| PC1903 | Unpaid annual fee |
St.27 status event code: N-4-6-H10-H13-oth-PC1903 Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE Not in force date: 20091007 |
|
| P22-X000 | Classification modified |
St.27 status event code: A-4-4-P10-P22-nap-X000 |