[go: up one dir, main page]

KR100208229B1 - 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치 - Google Patents

교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치 Download PDF

Info

Publication number
KR100208229B1
KR100208229B1 KR1019960027726A KR19960027726A KR100208229B1 KR 100208229 B1 KR100208229 B1 KR 100208229B1 KR 1019960027726 A KR1019960027726 A KR 1019960027726A KR 19960027726 A KR19960027726 A KR 19960027726A KR 100208229 B1 KR100208229 B1 KR 100208229B1
Authority
KR
South Korea
Prior art keywords
packet
data
processor
memory
dsu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960027726A
Other languages
English (en)
Other versions
KR980013204A (ko
Inventor
허비또
Original Assignee
유기범
대우통신주식회사
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신주식회사, 이계철, 한국전기통신공사 filed Critical 유기범
Priority to KR1019960027726A priority Critical patent/KR100208229B1/ko
Publication of KR980013204A publication Critical patent/KR980013204A/ko
Application granted granted Critical
Publication of KR100208229B1 publication Critical patent/KR100208229B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/20—Support for services
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5603—Access techniques
    • H04L2012/5609—Topology
    • H04L2012/5613—Bus (including DQDB)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/296—Packet switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

본 발명은 교환기에 있어서 패킷 데이터 전송시 병렬 버스 구조를 이용하여 패킷 핸들링 제어 보드에 대한 중재 과정을 간소화시켜 데이터 전송 효율을 향상시킬 수 있도록 한 교환기에서의 병렬 구조를 갖는(Digital Service Unit: DSU) 정합 패킷 서비스 장치에 관한 것으로서, 상위 프로세서로서 동일 서브시스템내의 모든 패킷 링크에 대한 제어 기능을 수행하는 패킷호 제어프로세서(220)와 직렬 버스로 연결되고, 공중 패킷 데이터망으로부터 전송되는 패킷 데이터에 대한 패킷 링크 정합 및 전송처리를 하기 위한 다수의 패킷 핸들링 제어 보드들(210~213)이 병렬 버스를 통하여 연결된 패킷 상위 프로세서 접속기(200)로 구성되며, 패킷 핸들링 제어 보드내의 패킷호 제어 프로세서(303)에 의거하여 DSU 정합부(301), 공통 패킷 메모리(302), 통신용 메모리(304), 패킷 메모리 중재부(305), 상위 프로세서 접속기 정합부(306)가 연동하여 패킷 서비스의 효율을 증대시킬 수 있는 것이다.

Description

교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정합 패킷 서비스 장치
제1도는 종래의 교환기에서의 패킷 서비스 장치에 대한 블록도.
제2도는 본 발명에 따른 병렬 구조를 갖는 DSU 정합 패킷 서비스 장치에 대한 블록도.
제3도는 제2도에 도시된 패킷 핸들링 제어 보드에 대한 상세 블록도.
* 도면의 주요부분에 대한 부호의 설명
210,211,212,213 : 제1~N 패킷 핸들링 제어 보드
200 : 패킷 상위 프로세서 접속기 220 : 패킷호 제어 프로세서
301 : DSU 정합부 302 : 공통 패킷 메모리
303 : 패킷 처리 제어부 304 : 통신용 메모리
305 : 패킷 메모리 중재부 306 : 상위 프로세서 접속기 정합부
본 발명은 교환기에서의 병렬 구조를 갖는 패킷 서비스 장치에 관한 것으로, 특히 병렬 버스 구조를 채택하여 패킷 교환망(PSPDN:Public Switched Packet Data Network)과의 접속을 위한 옥내 데이터 회선 종단 장치(Digital Service Unit : 이하 DSU라 약함.) 정합용 교환기에서 패킷 데이터의 전송 효율을 향상시킨 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정합 패킷 서비스 장치에 관한 것이다.
종래 교환기에서 사용된 패킷 서비스 장치는 제1도에 도시된 바와 같이 패킷호 제어 프로세서(100), 패킷호 제어 프로세서 중재 보드(110), 패킷 버스 메인 중재 보드(120), 패킷호 핸들링 중재 보드(130,150), 패킷 핸들링 제어 보드(140~143,150~153)로 구성되어 패킷 서비스를 처리하였다. 즉, 패킷 핸들링 중재 보드(130 또는 160)에 의하여 중재되는 다수의 패킷 핸들링 제어 보드(140~143 또는 150~153)중 예를 들어 패킷 핸들링 제어 보드(140)가 패킷호 연결 요구 패킷을 수신하여 가상호 설정을 위해 루팅 데이터를 요구하면, 패킷호 핸들링 중재 보드(130)는 패킷 핸들링 제어 보드를(140~143)에 대한 중재 처리에 의하여 패킷 핸들링 제어 보드(140)에 의한 루팅 데이터 요구를 검출하게 된다.
이에 따라 패킷 핸들링 중재 보드(130)는 패킷 버스 메인 중재 보드(120)로 해당 루틴 데이터를 요구하게 된다. 패킷 버스 메인 중재 보드(120) 역시 패킷호 핸들링 중재 보드(130,160)와 패킷호 제어프로세서 중재 보드(110)에 대한 중재 처리중 패킷호 핸들링 중재 보드(130)로부터 루팅 데이터가 요구된 것이 검출되면, 해당되는 패킷호 제어 프로세서(100)로 전송될 수 있도록 패킷호 제어 프로세서 중재 보드(110)에 대한 중재 처리를 한다.
패킷호 제어 프로세서 중재 보드(110)는 패킷 버스 메인 중재 보드(120)에 의해 패킷호 제어 프로세서(100)에 대한 중재 처리를 하여 패킷 핸들링 제어 보드(140)에서 요구한 루팅 데이터가 패킷호 제어 프로세서(100)로 전송되도록 한다.
패킷호 제어 프로세서(100)는 루팅 데이터가 인가되면, 착신주소를 번역하고 내부에 구비되어 있는 루팅 데이터 베이스(미도시됨)를 액세스하여 패킷 핸들링 제어 보드(140)로 액세스된 루팅 정보를 전송하여 패킷 전송이 가능하도록 통로를 제공하여 준다. 이 때 패킷호 제어 프로세서(100)에서 패킷 핸들링 제어 보드(140)로의 루팅 정보 전송시에도 패킷호 제어 프로세서 중재 보드(110), 패킷 버스 메인 중재 보드(120) 및 패킷호 핸들링 중재 보드(130)에 의한 중재 과정을 거친다. 그리고 제1도에서 패킷호 제어 프로세서(100)를 하나만 도시하였으나 패킷호 제어 프로세서 중재 보드(110)는 적어도 2개 이상의 패킷호 제어 프로세서(100)에 대한 중재 처리를 할 수 있도록 구성되고, 패킷 핸들링 제어 보드를(140~143 또는 150~153)간을 중재하는 패킷호 핸들링 중재 보드(130,160)도 시스템 규모에 따라 더 많은 수의 패킷 핸들링 제어 보드에 대한 중재 처리를 할 수 있도록 구성될 수 있고, 패킷 핸들링 중재 보드 자체를 다수개 더 구비하도록 설계될 수 있다.
이와 같이 종래의 패킷 서비스 장치는 패킷 핸들링 제어 보드(140~143 또는 150~153)와 패킷호 제어 프로세서(100)간에 패킷 데이터 전송시 패킷호 핸들링 중재 보드(130,160), 패킷 버스 메인 중재 보드(120), 패킷호 제어 프로세서 중재 보드(110)를 통한 2단계의 중재과정을 거쳐야 할 뿐아니라 패킷 핸들링 제어 보드들(140~143, 150~153)간에 패킷 데이터 전송시에도 2단계의 중재 과정을 거쳐야 하므로 패킷을 전송하는 과정이 복잡하여 전송 효율을 저하시키는 원인이 되었고, 패킷 핸들링 제어 보드들(140~143, 150~153)과 패킷 핸들링 중제 보드(130,160)간이 직렬 버스로 접속되어 있어 동시에 여러 패킷 핸들링 제어 보드로부터 패킷 전송이 요구될 경우에 전송 효율이 저하되는 현상이 더욱 심각하게 발생되는 문제가 있었다.
따라서, 본 발명의 목적은 교환기에 있어서 패킷 데이터 전송시 병렬 버스 구조를 이용하여 패킷 핸들링 제어 보드에 대한 중재 과정을 간소화시켜 데이터 전송 효율을 향상시킨 공중 패킷 데이터망과 접속하기 위한 옥내 데이터 회선 종단 장치 정합 기능을 갖는 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정합 패킷 서비스 장치를 제공하는데 있다.
본 발명에 따른 장치는, 공중 패킷 데이터망과 접속하여 패킷 서비스를 제공하기 위하여 교환기에 구비된 옥내 데이터 회선 종단 장치 정합 패킷 서비스 장치에 있어서, 패킷 서비스를 제공하기 위하여 상위 프로세서로서 동일 서브 시스템내의 모든 패킷 링크에 대한 제어기능을 수행하는 패킷호 제어 프로세서와; 병렬 버스를 통해 다수의 패킷 핸들링 제어 보드들과 접속되고, 직렬 버스를 통해 상기 패킷호 제어 프로세서와 접속되어 패킷 핸들링 제어 보드들과 패킷호 제어 프로세서간 또는 패킷 핸들링 제어 보드들간의 패킷 데이터 전송을 위한 정합 처리를 하기 위한 패킷 상위 프로세서 접속기와; 상기 패킷 핸들링 제어 보드들은 각각, 패킷 데이터망과의 접속을 위하여 물리적 DSU 인터페이스를 수행하고 송수신되는 패킷 데이터에 대하여 해당 프로토콜에 의해 링크 레벨 처리를 수행하는 DSU 정합부 및; 상기 패킷 서비스 처리를 위하여 패킷 데이터를 일시적으로 저장하고 출력하는 공통 패킷 메모리 및; 패킷 데이터 수신 여부를 나타내는 데이터를 저장하기 위한 통신용 메모리 및; 상기 DSU 정합부를 제어하고 상기 통신용 메모리의 데이터에 의거하여 상기 공통 패킷 메모리에 저장되어 있는 패킷 데이터를 상기 패킷 상위 프로세서 접속기 또는 상기 모텝으로 송신할 형태로 변환하여 상기 패킷 데이터에 대한 전반적인 패킷 핸들링 처리를 수행하는 패킷 처리 제어부 및; 상기 통신용 메모리의 데이터를 이용하여 상기 DSU 정합부, 상위 프로세서 접속기 정합부 및 패킷 처리 제어부가 상기 공통 패킷 메모리를 공유할 수 있도록 중재 처리하기 위한 패킷 메모리 중재부 및; 상기 패킷 상위 프로세서 접속기와의 인터페이스 처리를 하기 위한 상위 프로세서 접속기 정합부를 포함하여 공중 패킷 데이터망으로부터 전송되는 패킷 데이터에 대한 정합과 패킷 링크 및 전송 처리를 하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대하여 상세히 설명한다.
제2도는 본 발명에 따른 패킷 서비스장치의 블록도로서, 패킷호 제어 기능을 수행하는 패킷호 제어 프로세서(220), 패킷 링크 접속 및 패킷 데이터 처리를 하기 위한 제1~N 패킷 핸들링 제어 보드(210~213), 제1~N 패킷 핸들링 제어 보드(210~213)와 패킷호 제어 프로세서(220)간 또는 제1~N 패킷 핸들링 제어 보드(210~213)간의 패킷 데이터 전송을 위한 정합 처리를 하기 위한 패킷 상위 프로세서 접속기(200)로 구성된다. 그리고 이와 같이 구성된 패킷호 제어 프로세서와(220)와 패킷 상위 프로세서 접속기(200)는 직렬 버스로 접속되고, 패킷 상위 프로세서 접속기(200)와 제1~N 패킷 핸들링 제어 보드(210~213)간에는 병렬 버스로 접속되도록 구성된다. 여기서 병렬 버스는 데이터 버스, 어드레스 버스, 인터럽트 요구 신호 전송 버스, 패킷 핸들링 제어 보드에 대한 비정상 상태를 알리는 알람 신호 전송 버스, 패킷 핸들링 제어 보드를 초기화시킬 수 있는 리셋 신호 전송 버스, 제어 신호 전송 버스, 어드레스 스트로브 신호 전송용 버스, 데이터 스트로브 신호 전송용 버스, 롱워드 전송을 나타내는 LWORD신호 전송용 버스, 데이터 전송방향을 나타내는 신호 및 확인 응답 신호(DTACK)를 전송하기 위한 버스등이 포함되도록 구성된다.
제1~N 패킷 핸들링 제어 보드(210~213)는 제3도에 도시된 바와 같이 프로토콜(예를 들어 X.75,LAP-B)에 대한 처리를 하고 패킷 핸들링 제어 보드에 대한 전반적인 제어를 수행하기 위한 패킷 처리 제어부(303), 패킷 처리 제어부(303)의 제어에 의거하여 공중 패킷 데이터망과의 접속을 위하여 V.35 권고안에 따라 물리적인 DSU 정합 기능을 하는 DSU 정합부(301), 병렬 버스를 통해 패킷 상위 프로세서 접속기(200)와 데이터를 송수신할 수 있도록 정합 처리를 하기 위한 상위 프로세서 접속기 정합부(306), 패킷 처리를 위하여 패킷 데이터를 일시적으로 저장하는 공통 패킷 메모리(302), 통신용 메모리(304)에 할당되어 있는 공통 패킷 메모리(302), DSU 정합부(301), 상위 프로세서 접속기 정합부(306) 및 패킷 처리 제어부(303)가 공통 패킷 메모리(302)를 공유할 수 있도록 중재 처리하기 위한 패킷 메모리 중재부(305)로 구성되어 패킷 링크 접속 및 패킷 데이터 전송처리를 수행한다.
부연 설명하면, DSU 정합부(301)의 신호 구성은 DSU 방향으로 데이터를 전송하는 송신 데이터 신호, 반대로 DSU로부터 데이터를 수신하는 수신 데이터 신호, 또 이들 데이터들을 클럭에 동기하여 송수신하는데 필요한 송수신 데이터 클럭 신호, 현재 패킷 핸들링 제어 보드의 공통 패킷 메모리(302)에 지정한 양만큼의 데이터가 저장되면 DSU 방향으로 데이터 전송을 요구하는 송신 요구 신호, DSU로부터의 송신 준비 완료 신호, 데이터 셋트 준비 완료 신호, 반송파 검출 및 공통 접지 신호등 총 13개의 신호로 구성되며, 여기서 송수신 데이터 신호 및 송수신 데이터 전송 동기 클럭 신호들은 평형 복류 회로로 각각 2선츨 사용한다.
또한, 패킷 처리 제어부(303)의 제어에 의거하여 DSU 정합부(301)로부터 수신된 프레임에 대하여 시작 플레그를 체크하여 시작 플레그를 감지하면 어드레스 프레임, 제어 프레임 등을 분석하여 링크 레벨의 순서 제어 기능, 에러 검출 및 회복 기능, 흐름 제어 기능등을 수행하여 수신된 프레임이 패킷이 실려 있는 데이터 프레임의 경우에는 패킷 데이터를 지정된 공통 패킷 메모리(302)에 저장하고 또 반대로 공통 패킷 메모리(302)에 적정량의 패킷 데이터가 저장되면 이를 어드레스 및 제어 프레임을 덧붙이고 프레임 제크 시퀀스 값을 계산하여 실제 링크 레벨에서 인식 가능한 프레임을 만들어 DSU 방향으로 송신한다.
이때, 상술한 바와 같이 공통 패킷 메모리(302)는 DSU 정합부(301)에서 수신된 패킷 데이터를 저장하거나, 상위 프로세서 접속기 정합부(306)에서 다른 패킷 핸들링 제어 보드로 패킷 데이터를 전달하거나, 다른 패킷 핸들링 제어 보드로부터 패킷 데이터를 공통 패킷 메모리(302)에 저장할 때 이용하며, 패킷 처리 제어부(303)에서 패킷 레벨 처리를 수행할 때 이용한다.
한편, 이상 설명한 바와 같이 3개의 상이한 블록 (DSU 정합부(301), 패킷 처리 제어부(303), 상위 프로세서 접속기 정합부(306))들이 하나의 공통 패킷 메모리(302)를 이용하여 패킷 데이터를 저장 및 독출하는 반복적인 작업을 수행시, 3개의 블록이 상호 충돌을 방지하기 위하여 중재 로직으로 구성된 패킷 메모리 중재부(305)가 이를 중재하는 역할을 수행하며, 이들 3개 블록중에서 우선 순위는 DSU 정합부(301), 상위 프로세서 접속기 정합부(306), 패킷 처리 제어부(303) 순으로 처리한다.
다음에, 패킷 데이터의 흐름을 위주로 상세히 설명하면, 먼저, 패킷 데이터망을 통해 전송된 패킷 데이터가 교환기내의 제1패킷 핸들링 제어 보드(210)로 인가되면, 수신 인터럽트 처리 루틴이 설정되어 DSU 정합부(301)는 패킷 처리 제어부(303)의 제어에 의거하여 인가된 패킷 데이터에 대하여 X.75,LAP-B 프로토콜 처리 등을 수행하여 공통 패킷 메모리(302)의 소정 영역에 저장한다. 그리고 패킷 처리 제어부(303)는 공통 패킷 메모리(302)에 저장되어 있는 DSU 정합부(301)로부터 전송될 데이터를 읽어 분석하고, 송신할 형태로 변환시킨 뒤 공통 패킷 메모리(302)의 또 다른 소정 영역에 저장시킨 다음 패킷 데이터 수신 카운트(또는 도착 데이터 카운트)값을 증가시킨다. 이와 같은 패킷 데이터 수신 처리에 의하여 일정 패킷 데이터가 수신되면 패킷 처리 제어부(303)는 통신용 메모리(304)에 패킷 데이터 수신 상태를 알리는 소정의 데이터를 수록하게 된다.
이와 같은 동작을 수행한 후, 다시 수신 인터럽트를 기다리다가 DSU로부터의 패킷 데이터가 수신되면 상술한 수신 인터럽트 처리를 수행한다.
한편, 패킷 상위 프로세서 접속기(200)는 상위 프로세서인 패킷호 제어 프로세서(220)와 정합되어 병렬 버스를 통해 접속되어 있는 각각의 패킷 핸들링 제어 보드들(210~213)과 패킷 데이터를 송수신할수 있도록 정합 및 데이터 변환 처리를 수행하여 구비된 제1~N 패킷 핸들링 제어 보드(210~213)와 패킷호 제어 프로세서(220)간의 패킷 데이터 전송 처리를 한다.
즉, 패킷 상위 프로세서 접속기(200)는 폴링(Poling)법에 의하여 주기적으로 병렬 버스를 통해 접속되어 있는 제1~N 패킷 핸들링 제어 보드(210~213)에 대한 패킷 데이터 수신여부를 체크하는데, 우선적으로 제1패킷 핸들링 제어 보드(210)에 대하여 체크한다. 즉, 제1패킷 핸들링 제어 보드(210)내의 상위 프로세서 접속기 정합부(306)를 통해 통신용 메모리영역(304)에 저장되어 있는 내용을 읽어온다. 그리고 읽어온 데이터를 분석하여 제1패킷 핸들링 제어 보드(210)에서 패킷 데이터를 수신했는지의 여부를 판단하게 된다.
이때, 분석에 의하여 제1패킷 핸들링 제어 보드(210)가 패킷 데이터를 수신한 것으로 판단되면, 패킷호 제어프로세서(220)로 제1패킷 핸들링 제어 보드(210)에 패킷 데이터가 수신되었음을 알린다.
그런 다음, 제1패킷 핸들링 제어 보드(210)내의 상위 프로세서 접속기 정합부(306)를 통해 공통 패킷 메모리(302)에 저장되어 있는 수신된 패킷 데이터를 읽고, 읽혀진 패킷 데이터에 대하여 패킷호 제어 프로세서(220)로 전송할 것인지, 동일 서브 시스템내의 다른 패킷 핸들링 제어 보드(211~213)로 전송할 것인지를 분석한다.
분석결과, 다른 패킷 핸들링 제어 보드(211~213)로 전송하여야 하는 경우, 다수의 패킷 핸들링 제어 보드들(211~213)중 패킷 데이터를 전송해야할 패킷 핸들링 제어 보드를 분석한다. 분석결과, 해당 패킷 핸들링 제어 보드가 제2패킷 핸들링 제어 보드(211)인 경우에는 제2패킷 핸들링 제어 보드(211)로 해당되는 패킷 데이터를 전송하도록 처리한다. 그러나 제1패킷 핸들링 제어 보드(210)로부터 수신된 패킷 데이터를 패킷호 제어 프로세서(220)로 전송하여야 하는 경우에, 인가되는 패킷 데이터를 패킷호 제어 프로세서(220)가 인식할 수 있는 형태로 변환한 다음, 패킷호 제어 프로세서(220)로 전송한다. 이와 같은 패킷 데이터 전송 처리시 패킷호 제어 프로세서(220)로부터 제1패킷 핸들링 제어 보드(210)로 패킷 데이터를 전송하고자 할 때에는 전송되는 패킷 데이터를 제1패킷 핸들링 제어 보드(210)에서 처리될 수 있는 형태로 변환한 다음 전송한다.
한편, 통신용 메모리(304)에서 읽어온 데이터에 대한 분석 결과, 제1패킷 핸들링 제어 보드(210)가 패킷 데이터를 수신하지 않은 경우에는 폴링법에 의하여 다음 순번인 제2패킷 핸들링 제어 보드(211)에 대하여 상술한 바와 동일한 방법으로 패킷 데이터가 수신되었는지의 여부를 체크하게 된다. 이와 같은 체킹 과정은 반복적으로 이루어진다.
또한, DSU로 패킷 데이터를 송신할 경우에는 DSU 정합부(301)를 제어하는 물리적 및 링클 레벨을 엑티브시켜서 공통 패킷 메모리(302)로부터 전송할 패킷 데이터를 독출하여 패킷 데이터에 어드레스, 제어 프레임, 프레임 체크 시퀀스 값 등을 첨부하여 송신할 형태의 프레임을 만들어 DSU 정합부(301)를 통해 송신한다.
이상, 상술한 바와 같이 본 발명은 패킷 핸들링 제어 보드간 또는 패킷 핸들링 제어 보드와 패킷호 제어 프로세서간에 패킷 데이터를 전송하기 위하여 정합 처리를 하는 패킷 상위 프로세서 접속기와 병렬 버스를 이용하여 패킷 상위 프로세서 접속기에 접속된 패킷 핸들링 제어 보드들로 구현된 패킷 서비스장치를 제공함으로서, 패킷 핸들링 제어 보드에 대한 중재 과정없이 패킷 데이터를 전송할 수 있고, 하나의 패킷 상위 프로세서로 동일 서브시스템내의 모든 패킷 링크를 제어할 수 있어 종래에 비해 패킷 데이터의 전송 효율을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 공중 패킷 데이터망과 접속하여 패킷서비스를 제공하기 위하여 교환기에 구비된(Digital Service Unit:DSU) 정합 패킷 서비스 장치에 있어서, 패킷 서비스를 제공하기 위하여 상위 프로세서로서 동일 서브 시스템내의 모든 패킷 링크에 대한 제어 기능을 수행하는 패킷호 제어프로세서(220)와; 병렬 버스를 통해 다수의 패킷 핸들링 제어 보드들(210~213)과 접속되고, 직렬 버스를 통해 상기 패킷호 제어 프로세서(220)와 접속되어 패킷 핸들링 제어 보드들(210~213)과 패킷호 제어 프로세서(220)간 또는 패킷 핸들링 제어 보드들간(210~213)의 패킷 데이터 전송을 위한 정합 처리를 하기 위한 패킷 상위 프로세서 접속기(200)와; 상기 패킷 핸들링 제어 보드들(210~213)은 각각, 패킷 데이터망과의 접속을 위하여 물리적 DSU 인터페이스를 수행하고 송수신되는 패킷 데이터에 대하여 해당 프로토콜에 의해 링크 레벨 처리를 수행하는 DSU 정합부(301) 및; 상기 패킷 서비스 처리를 위하여 패킷 데이터를 일시적으로 저장하고 출력하는 공통 패킷 메모리(302) 및; 패킷 데이터 수신 여부를 나타내는 데이터를 저장하기 위한 통신용 메모리(304) 및; 상기 DSU 정합부(301)를 제어하고 상기 통신용 메모리(304)의 데이터에 의거하여 상기 공통 패킷 메모리(302)에 저장되어 있는 패킷 데이터를 상기 패킷 상위 프로세서 접속기(200) 또는 상기 모템으로 송신할 형태로 변환하여 상기 패킷 데이터에 대한 전반적인 패킷 핸들링 처리를 수행하는 패킷 처리 제어부(303) 및; 상기 통신용 메모리(304)의 데이터를 이용하여 상기 DSU 정합부(301), 상위 프로세서 접속기 정합부(306) 및 패킷 처리 제어부(303)가 상기 공통 패킷 메모리를 공유할 수 있도록 중재 처리하기 위한 패킷 메모리 중재부(305) 및; 상기 패킷 상위 프로세서 접속기(200)와의 인터페이스 처리를 하기 위한 상기 프로세서 접속기 정합부(306)를 포함하여 공중 패킷 데이터망으로부터 전송되는 패킷 데이터에 대한 정합과 패킷 링크 및 전송 처리를 하는 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정합 패킷 서비스 장치.
KR1019960027726A 1996-07-10 1996-07-10 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치 Expired - Fee Related KR100208229B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960027726A KR100208229B1 (ko) 1996-07-10 1996-07-10 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960027726A KR100208229B1 (ko) 1996-07-10 1996-07-10 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치

Publications (2)

Publication Number Publication Date
KR980013204A KR980013204A (ko) 1998-04-30
KR100208229B1 true KR100208229B1 (ko) 1999-07-15

Family

ID=19465840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960027726A Expired - Fee Related KR100208229B1 (ko) 1996-07-10 1996-07-10 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치

Country Status (1)

Country Link
KR (1) KR100208229B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532318B1 (ko) * 1998-08-05 2006-01-27 삼성전자주식회사 브이5.2 프로토콜에서 데이터링크 맵 설정방법

Also Published As

Publication number Publication date
KR980013204A (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
CA2056644C (en) Interprocessor switching network
US4561090A (en) Integrated self-checking packet switch node
US4641307A (en) Data packet transmission using shared channel
KR0152228B1 (ko) 데이타 교환 시스템에 있어서 분산 경로 제어를 이용한 데이타 송수신 방법
US4744023A (en) Processor access control arrangement in a multiprocessor system
EP0366935A2 (en) High-speed switching system with flexible protocol capability
JPH0331027B2 (ko)
EP0282197B1 (en) A digital telephone switching system having a message switch with address translation
EP0597013B1 (en) Apparatus and method for frame switching
US5982296A (en) Data switching processing method and apparatus
EP0525736B1 (en) Data storing system for a communication control circuit
US4701755A (en) Data switching system
EP0353249A1 (en) Parallel networking architecture
GB2062419A (en) Improvements in or relating to information retrieval
KR100208229B1 (ko) 교환기에서의 병렬 구조를 갖는 옥내 데이터 회선 종단 장치 정 합 패킷 서비스 장치
KR100208228B1 (ko) 교환기에서의 병렬 구조를 갖는 모뎀 정합 패킷 서비스 장치
KR0182678B1 (ko) 교환기에 있어서 패킷서비스 장치
KR0182685B1 (ko) 교환기에 있어서 패킷서비스 장치
US6912210B1 (en) Data communication system and communication device used
KR100242708B1 (ko) 교환기에서의 통합 패킷 핸들러 장치 및 방법
US7126983B1 (en) Methods and apparatus for communicating commands and data using logical channels
KR100211059B1 (ko) 폴링 주소 제어 장치 및 그 방법
JPH063925B2 (ja) 共用チヤネルアクセス制御回路
JP2601914B2 (ja) データ伝送装置
JP2766559B2 (ja) パケット転送制御方式

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R11-asn-PN2301

St.27 status event code: A-3-3-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20040416

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20050416

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20050416

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

St.27 status event code: A-5-5-R10-R13-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000