KR100201776B1

KR100201776B1 - 고리 구조를 갖는 적응 등화기

Info

Publication number: KR100201776B1
Application number: KR1019960052480A
Authority: KR
Inventors: 이덕명
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1996-11-06
Filing date: 1996-11-06
Publication date: 1999-06-15
Anticipated expiration: 2016-11-06
Also published as: GB2319152A; KR19980034439A; TW359053B; GB9723519D0; GB2319152B; JP3267911B2; US5970094A; DE19749151A1; JPH10150388A

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

고리 구조를 갖는 적응 등화기.

2. 발명이 해결하려고 하는 기술적 과제

적응 등화기를 제어가 단순하고, 최소평균자승(LMS) 알고리즘을 따르면서 적은 면적과 적은 소자로 구현하고자 함.

3. 발명의 해결방법의 요지

적응필터의 입력 데이타 메모리와 계수 데이타 메모리를 D 플립플롭을 이용 고리구조로 형성하여 입력 데이타 메모리는 입력군 중 필요 없는 마지막 지연된 데이타를 계수 갱신기로 출력하고, 마지막 지연된 데이타 대신에 현재 입력되는 데이타로 대체하고, 계수 데이타 메모리는 래치된 현재 계수 값에서 계수 갱신기로부터 입력된 에러 값을 감산하여 다음의 계수 값을 갱신하여 승산기를 통해 입력 데이타와 갱신된 계수 값을 승산한 후, 누적하여 필터링된 데이타가 출력되도록 구성함.

4. 발명의 중요한 용도

모뎀의 수신단의 적응 등화기로 이용됨.

Description

고리 구조를 갖는 적응 등화기

본 발명은 고리구조를 갖는 최소평균자승(LMS: Least Mean Square) 알고리즘의 적응(Adaptive) 등화기(Equalizer)에 관한 것으로, 특히 적응필터와 계수갱신기를 간단한 고리구조로 형성하여 직각진폭변조(QAM: Quadrature Amplitude Modulation) 모뎀(MODEM)의 수신단에서 심볼간 간섭(ISI: Inter-Symbol Interference)을 제거할 수 있는 적응 등화기에 관한 것이다.

일반적으로 적응 등화기는 요구하는 값과 전송망의 상태에 따라 왜곡되어진 입력을 비교하여 그 비교 결과에 따라 계수값(coefficient value)을 수정함으로써, 심볼간 간섭이 제거된 신호를 출력하여야 한다.

종래의 적응 등화기에 사용되는 적응 필터는 저속에서 범용 디지탈 신호처리(DSP: Digital Signal Processing) 칩을 이용하여 소프트웨어적으로 구현하거나, 고속을 요구하는 시스템에서는 도 1 과 같이 구현하였다.

도 1 은 종래의 적응 등화기에 사용되는 적응 필터의 구성도로서, 도면에서 1은 입력 데이타 메모리, 2는 계수 데이타 메모리, 3은 계수 갱신기, 4는 제어부, 5는 승산기, 6은 가산기, 7은 플립플롭을 각각 나타낸다.

종래의 적응 필터는 램(RAM: Random Access Memory) 등으로 구현될 수 있는 입력 데이타와 입력 데이타를 지연시킨 데이타를 저장하는 입력데이타 메모리(1)와 계수 갱신기(3)를 통해 갱신되어진 계수값을 저장하는 계수 데이타 메모리(3)와 입력 데이타 메모리(1)로부터 입력된 데이타의 에러 계수 값을 갱신하여 계수 데이타 메모리(2)에 저장시키는 계수 갱신기(3)와 승산기(5), 가산기(6), 플립플롭(7)으로 구성되어 입력 데이타 메모리(1)와 계수 데이타 갱신기(2)로부터 입력되는 데이타를 곱하고, 곱한 데이타와 플립플롭(7)에서 출력된 이전의 데이타를 서로 가산하여 반복수행하는 기능부와 이의 전체적인 타이밍을 제어하는 제어부(4)로 구성된다.

상기와 같은 종래의 적응 필터는 계수 갱신과 승산기(5)와 가산기(6)를 통해 반복수행 과정이 동시에 이루어지기 때문에 이의 타당한 처리를 위해 제어부(4)의 제어과정이 복잡하며, 수행시간이 길어져 실시간 처리에 부담을 안게 된다, 또한, 이러한 제어부(4)의 구현을 위해 많은 소자가 필요하고, 전력소모가 증가하는 문제점이 있었다.

상기와 같은 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 고리구조의 적응필터를 이용하여 입력 데이타와 계수 데이타를 이용하여 필터링하고, 동시에 고리구조의 계수 갱신기를 이용하여 계수 값을 계산하도록 하여 제어를 단순화시키고, 최소평균자승(LMS) 알고리즘을 따르면서 적은 면적과 적은 소자로 구현될 수 있는 적응 등화기를 제공하는데 그 목적이 있다.

도 1 은 종래의 적응 필터의 구성도,

도 2 는 본 발명에 따른 적응 등화기의 블럭 구성도,

도 3 은 본 발명에 따른 적응 필터의 구성도,

도 4 는 본 발명에 따른 계수 갱신기의 구성도.

* 도면의 주요부분에 대한 부호의 설명*

11,14,17,20 : 적응 필터

12,15,18,21 : 계수 갱신기

13,16 : 출력신호 결정기

19,22 : 감산기

상기 목적을 달성하기 위한 본 발명은, 적응필터, 계수 갱신기, 그리고 출력신호 결정기를 구비한 적응 등화기에 있어서, 상기 적응필터는, 입력되는 데이타를 래치하여 래치된 입력군 중 마지막 지연된 데이타를 추출하여 상기 계수 갱신기로 출력하고, 추출된 마지막 지연된 데이타 대신에 새로 입력되는 데이타를 선택하여 출력하는 입력 데이타 처리수단과, 현재의 계수 값을 래치하여 상기 계수 갱신기로부터 다음 계수 값 설정을 위한 에러 값을 입력받아 래치된 현재 계수 값에서 에러 값을 감산하여 갱신된 다음 에러 값을 출력하는 계수 데이타 처리수단, 및 상기 입력 데이타 처리수단으로부터 입력된 지연된 입력 데이타 또는 현재의 입력데이타와 상기 계수 데이타 처리수단으로부터 입력된 갱신된 다음 계수 값을 승산하여 임의의 횟수 동안 누적한 후, 출력하는 수단을 포함하고, 상기 계수 갱신기는, 비교전의 데이타와 비교후의 데이타의 차이를 계산하는 수단과, 상기 계산수단의 출력값을 래치하는 수단과, 상기 래치수단의 출력값과 상기 입력 데이타 처리수단의 마지막 지연된 데이타를 승산하는 수단, 및 상기 승산수단의 출력값과 수렴인수를 곱셈하여 상기 계수 데이타 처리수단으로 에러 값을 출력하는 수단을 포함하여 이루어진 것을 특징으로 한다.

이하, 첨부된 도 2 내지 도 4 를 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

도 2 는 본 발명에 따른 적응 등화기의 블럭 구성도로서, 도면에서 11,14,17,20 은 적응 필터, 12,15,18,21 은 계수 갱신기, 13,16 은 출력신호 결정기, 19,22 는 감산기를 각각 나타낸다.

본 발명의 적응 등화기는 2개의 적응필터(11,14)와 2개의 계수 갱신기(12,15), 그리고 2개의 출력신호 결정기(13)를 구비하며, 도 2 에 나타낸 바와 같이 2개의 적응필터(17,20)와 2개의 계수 갱신기(18,21), 그리고 2개의 감산기(19,22)를 추가하면 무한 임펄스 응답(IIR: Infinite Impulse Response) 형 적응 등화기를 구현할 수 있다.

본 발명에서 좌우 대칭형으로 구현한 것은 실수 데이타와 허수 데이타를 처리하기 위함이며, 제1 적응필터(11)에서 실수 데이타를 처리하고, 제2 적응필터(14)에서 허수 데이타를 처리한다.

출력신호 결정기(13,16)는 필터링한 데이타를 원래 전송된 데이타 종류와 같게 하기 위해 출력 데이타를 입력 데이타 종류중 하나로 결정하는 기능을 수행한다.

적응필터와 계수 갱신기에 대한 상세 동작은 도 3 및 도 4 를 참조하여 상세히 살펴보기로 한다.

도 3 은 본 발명에 따른 적응필터의 구성도이고, 도 4 는 본 발명에 따른 계수 갱신기의 구성도를 나타낸다.

표본화 주파수(sampling frequency)를(=1/T), 클럭 주파수를(=1/t)라 하고,= n일 때, 적응 유한 임펄스 응답(FIR: Finite Impulse Response) 형 필터란 (수학식 1)과 같이 일정시간(T) 동안의 n개의 입력군들과 n개의 게수를 각각 곱셈하여 누적하는 것으로서, 그 동작이 순차적으로 순환반복되어 이루어진다.

필터출력 =

여기서, I 는 입력,는 갱신(update)된 계수를 나타낸다.

그러므로, 데이타 역시 순환하게 설계할 수 있는데, 입력군 중에서 제일 마지막 값, 즉 (n-1)번째 지연된 값을 새로 입력되는 값으로 대체하고, 계수는 임의의 시간 t마다 에러와 입력군 중 해당 데이타를 기준으로하여 갱신하도록 하면 간결한 최소평균자승(LMS) 적응필터를 구성할 수 있게 된다.

이를 도 3 을 참조하여 설명하면, 적응필터의 입력 데이타 메모리(101)와 계수 데이타 메모리(104)는 D 플립플롭을 직렬로 연결, 고리 구조로 형성하여 입력 데이타와 지연된 데이타, 그리고 계수들이 각각 곱셈기(106)로 순차적으로 입력되도록 하고, 8번의 곱셈동작마다(본 발명의 일실시예에서는 8 탭(tap) 필터를 예로들어 설명한다.) 필터링된 1개의 표준 데이타가 출력되게 한다.

이 때, 멀티플렉서(MUX)(102)를 통해 필터의 반복 수행 중 필요 없게된 제일 마지막 지연된 입력 데이타를 현재 입력되는 데이타로 대체하여 순환되도록 한다.

즉, 임의의 n 탭(tap) 필터를 구현할 경우 입력 데이타 메모리(101)는 n+1개의 D 플립플롭 소자가 필요하며, 입력 데이타 메모리(101)는 n개의 D 플립플롭을 직렬로 연결하고, n+1번째 D 플립플롭(U1)은 n-1번째 플립플롭과 n번째 플립플롭 사이에 병렬로 연결하여 입력군 중 마지막 지연된 데이타가 n+1번째 D 플립플롭(U1)을 통해 래치되어 계수 갱신기로 출력된다.

멀티플렉서(102)는 외부의 선택신호에 의해 실수 또는 허수의 새로운 데이타와 입력 데이타 메모리(101)를 통해 지연된 데이타 중 하나를 선택하여 D 플립플롭(103)으로 출력하고, D 플립플롭(103)은 이를 래치하여 입력 데이타 메모리(101)와 제1 및 제2 승산기(105,106)로 출력한다.

제1 승산기(105)는 D 플립플롭(103)으로부터 입력된 데이타와 대칭인 제2 적응필터(14)로부터 입력된 제1 승산기의 곱셈 데이타(mulin)를 곱하여 상기 대칭인 제2 적응필터(14)로 곱셈한 데이타(mulout)를 출력한다.

계수 데이타 메모리(104)는 임의의 n개(도면에서는 8개)의 D 플립플롭을 이용해 서로 직렬로 연결, 고리 구조를 형성하고, 첫번째 플립플롭과 두번째 플립플롭 사이에 감산기(U2)를 구비하여 계수 값이 계속 순환되게 하며, 임의의 시간 t마다 계수 갱신기로부터 계수 갱신(update)을 위한 에러 값을 해당 순서에서 입력받아 감산기(U2)를 통해 이전의 계수 값에서 에러 값을 감산하여 갱신된 계수 값을 제2 승산기(106)로 출력한다.

제2 승산기(106)는 D 플립플롭(103)으로부터 입력된 현재의 입력 데이타 또는 지연된 입력 데이타와 계수 데이타 메모리(104)로부터 입력되는 갱신된 계수 값을 곱하여 가산기(107)로 출력한다.

가산기(107)는 제2 승산기(106)로부터 입력된 값과 적응 필터의 출력 값과 대칭인 적응필터(14)로부터 입력된 덧셈 값을 가산하여 플립플롭(108)으로 출력하고, 플립플롭(108)은 이를 래치하여 필터링된 데이타를 출력한다.

도 4 는 본 발명에 따른 계수 갱신기의 구성도로서, 아래의 (수학식2)와 같이 최소평균자승(LMS) 알고리즘으로 표현된다.

여기서,

는 다음의 계수 값,

는 현재의 계수 값,

μ 는 수렴 인수(convergence factor)

는 에러 값

는 현재의 입력 데이타를 각각 나타낸다.

즉, 다음 T 동안의 계수 값는 현재 T 동안에 사용한 계수 값에서 수렴인수와 에러 값, 그리고 현재 입력 데이타를 곱한 값을 감산한 값이 된다.

따라서, 적응 필터의 계수 데이타 메모리의 출력은 요구 값에 근접하는 새로운 계수 값으로 자동 수정되어 진다. 이를 도면을 참조하여 보다 상세히 살펴보면 다음과 같다.

감산기(201)는 에러 값을 계산하기 위해 비교기에 입력되기 이전의 데이타와 비교된 후의 데이타를 입력받아 비교전의 데이타와 비교후 데이타의 차이를 구해 에러 값을 계산한다.

플립플롭(202)은 감산기(201)에서 계산된 에러 값을 래치하고, 승산기(203)는 플립플롭(202)에 래치된 에러 값과 적응필터의 입력 데이타 메모리(101)로부터 입력된 입력군 중 마지막 지연된 데이타를 곱하여 시프터(204)로 출력한다.

시프터(204)는 승산기(203)를 통해 계산된 값에 수렴 인수를 곱하여 그 값을 계수 데이타 메모리(104)의 감산기(U2)로 출력함으로써, 계수 데이타 메모리(104)에서 이전의 계수 값과 계수 갱신기의 시프터(204)로 부터 출력된 값의 차이를 구해 다음 계수 값을 갱신하도록 한다.

여기서 시프터(204)는 사용자가단위로 정해주게 구성하여 곱셈을 시프터로 대체하였다.

이상에서 설명한 본 발명은 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하므로, 전술한 실시예 및 도면에 한정되는 것이 아니다.

따라서, 상기와 같이 이루어지는 본 발명은 적응 등화기의 구성이 단순하고, 복잡한 제어 경로가 필요 없으며, 그에 따른 소자 수를 감소시킬 수 있을 뿐만 아니라 처리 시간을 대폭적으로 감소 시킬 수 있는 탁월한 효과가 있다.

Claims

적응필터와 계수 갱신기, 그리고 출력신호 결정기를 구비한 적응 등화기에 있어서,

상기 적응필터는,

입력되는 데이타를 래치하여 래치된 입력군 중 마지막 지연된 데이타를 추출하여 상기 계수 갱신기로 출력하고, 추출된 마지막 지연된 데이타 대신에 새로 입력되는 데이타를 선택하여 출력하는 입력 데이타 처리수단과,

현재의 계수 값을 래치하여 상기 계수 갱신기로부터 다음 계수 값 설정을 위한 에러 값을 입력받아 래치된 현재 계수 값에서 에러 값을 감산하여 갱신된 다음 에러 값을 출력하는 계수 데이타 처리수단, 및

상기 입력 데이타 처리수단으로부터 입력된 지연된 입력 데이타 또는 현재의 입력데이타와 상기 계수 데이타 처리수단으로부터 입력된 갱신된 다음 계수 값을 승산하여 임의의 횟수 동안 누적한 후, 출력하는 수단을 포함하고,

상기 계수 갱신기는,

비교전의 데이타와 비교후의 데이타의 차이를 계산하는 수단과,

상기 계산수단의 출력값을 래치하는 수단과,

상기 래치수단의 출력값과 상기 입력 데이타 처리수단의 마지막 지연된 데이타를 승산하는 제1 승산수단, 및

상기 제1 승산수단의 출력값과 수렴인수를 곱셈하여 상기 계수 데이타 처리수단으로 에러 값을 출력하는 제2 승산수단을 포함하여 이루어진 적응 등화기.
제 1 항에 있어서,

상기 입력 데이타 처리수단은,

임의의 n개의 래치수단을 직렬로 연결하고, 입력군중 마지막 지연된 데이타를 래치하기 위한 래치수단이 임의의 n-1번째 래치수단과 임의의 n번째 래치수단 사이에 병렬로 연결된 입력 데이타 저장수단;

선택신호에 의해 현재 입력되는 데이타와 상기 입력 데이타 저장수단의 지연된 입력 데이타 중 하나를 선택하는 수단; 및

상기 선택수단의 출력을 래치하는 수단을 구비한 것을 특징으로 하는 적응 등화기.
제 2 항에 있어서,

상기 계수 데이타 처리수단은,

임의의 n개의 래치수단을 직렬로 연결하여 고리구조로 형성하고, 상기 첫번째 래치수단과 두번째 래치수단 사이에 현재의 계수 값과 상기 계수 갱신기로부터 입력된 에러 값과의 차이를 계산하는 계산수단이 직렬로 연결된 것을 특징으로 하는 적응 등화기.
제 3 항에 있어서,

상기 제2 승산수단은,

상기 제1 승산수단의 출력 값과 수렴인수를 곱하는 시프터를 포함한 것을 특징으로 하는 적응 등화기.