KR100201294B1 - 코드분할 다원접속 방식 기지국 변조기의 채널 컴바이닝 회로 및 방법 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

코드분할 다원접속방식 (CDMA:Code Division Multiple Access)의 디지탈 셀룰러(digital cellular)통신의 기지국 장비.

2. 발명이 해결하려고 하는 기술적 과제

아날로그방식의 컴바이너(22)의 구조에서는 각 채널마다 D/A컨버터(20) 및 필터연산부(16)가 독립적으로 있어야 하며, OP-AMP 및 저항들을 이용한 아날로그 가산기회로로 구성된 컴바이너는 상기 저항 및 OP-AMP의 특성에 따라 정확한 합산을 할 수가 없었던 문제점을 해결한다.

3. 발명의 해결방법의 요지

입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고. 그 결과를 디지탈로서 합산하여 전체구성을 간략화시키며 동시에 회로의 정밀도를 높일 수 있는 회로 및 방법을 제공한다.

4. 발명의 중요한 용도

코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로 및 방법.

Description

코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로 및 방법

제1도는 종래의 기지국변조기의 블럭구성도.

제2도는 본 발명의 실시예에 따른 기지국변조기의 블럭구성도.

제3도는 본 발명의 실시예에 따른 기지국변조기의 각 부의 출력 파형도.

본 발명은 코드분할 다원접속방식(CDMA:Code Division Multiple Access)의 디지탈 셀룰러(digital cellular)통신의 기지국 장비에 관한 것으로, 특히 하나의 채널카드에서 다수개 채널의 신호를 필터링하고 컴바이닝하는 회로 및 방법에 관한 것이다.

오늘날 통신방식이 날로 발전하여 복수개의 기지국이 하나의 통신위성을 이음하여 동시에 기지국 상호간에 통신하는 다원접속방식이 많이 사용되는 추세이다.

상기 다원접속방식은 기본적으로 크게 세가지의 접속방식으로 분류되는데. 기본신호에 주파수의 대역폭을 세분화하여 하나의 회선에 동시에 다수의 신호를 전송하는 주파수분할 다원접속방식(FDMA:Frequency Division Multiple Access)과, 기본신호를 시간을 분할하여 전송하는 시간분할 다원접속 방식 (TDMA:Time Division Multiple Access)과 , 상기 주파수분할방식과 시간분할 방식의 혼합형식인 코드분할 다원접속방식(CDMA:Code Division Multiple ,Access )이다 .

그 중 상기 코드분할 다원접속방식에 의한 기지국장치의 변조부를 제1도를 통해 좀 더 자세히 설명하면, 기지국장치의 변조부는 입력되는 각 채널에 대하여 입력된 프레임데이타를 CDMA 순방향채널 전송표준에서 정한대로 스크램블링(scrambling), 월쉬함수 처리(walsh function covering), 분산처리(spreading)등의 과정을 통해 처리한 후 그 결과를 대역필터(baseband filter)(14,16)를 통과시켜 대역제한된 출력파형을 만들고 이를 D/A컨버터(digital to analog converter)(20)에서 아날로그 신호로 변환하여 아날로그 출력파형을 만든다. 이때, 상기 아날로그 변조 출력된 각 채널의 출력신호를 아날로그 가산기회로 즉, 아날로그 컴바이너(analog combiner)(22)를 통해 최종 합산 처리하여 안테나로 출력한다.

이하 제1도에 표기된 각 부장치들(2,4,8,18)은 이미 공지된 사실이므로 이 분야에 통상의 지식을 가진자에 의해 자명한 사실이므로 상세한 설명은 생략한다 .

그러므로, 상기와 같은 아날로그방식의 컴바이너(22)의 구조에서는 각 채널마다 D/A컨버터(20) 및 필터연산부(16)가 독립적으로 있어야 하며 , OP-AMP 및 저항들을 이유한 아날로그 가산기회로로 구성된 컴바이너는 저항 및 OP-AMP의 특성에 따라 정확한 합산에 문제점이 발생하였다.

따라서 , 본 발명의 목적은 입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고, 그 결과를 디지탈로서 합산하여 전체구성을 간략화 시키며 동시에 회로의 정밀도를 높일수 있는 회로 및 방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명은 하나의 채널카드에서 각각의 채널별로 입력되는 데이타를 변조 처리하기 위한 다수개의 변조처리부와, 상기 각각의 변조처리부를 통해 변조처리 출력된 데이타들을 합산 출력하는 로드 분할 다원접속방식 기지국 변조기에 있어서, 상기 다수개의 변조처리부로부터 변조처리 출력된 데이타들을 시분할 처리하여 직렬 데이터로 변환하는 병/직렬변환기와, 상기 병/직렬변환기로부터 출력되는 직렬 데이타들에 필터 계수를 곱하여 연산 출력하는 필터연산부와, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절하는 이득조절부와, 상기 이득조절부로부터 이득 조절되어 출력된 데이타들을 모두 합산하기 위한 어큐뮬레이터와, 상기 어큐뮬레이터로부터 합산 출력된 디지탈 데이타를 아날로그변환 하여 최종출력하는 D/A컨버터부로 이루어지는 것을 특징으로 한다.

이하 본 발명을 첨부된 도면들을 참조하여 상세히 설명한다.

제2도는 본 발명의 실시예에 따른 기지국변조기의 블럭구성도로서, 다수개의 변조처리부들(24)은 각각의 채널로 입력되는 데이타를 CDMA방식 으로 변조한다. 이때, 상기 변조처리부(24)에는 각 채널별로 컨벌루션인코더부(2),블럭인터리버부(4), 스크램블러(6), 전원제어비트 삽입부(8), 월쉬함수처리부(10), 대역확산부(12), 딜레이부(14)를 구비한다. 그리고, 상기 각 부장치들(2,4,8,18)은 이미 공지된 사실이므로 이 분야에 통상의 지식을 가진자에 의해 자명한 사실이므로 상세한 설명은 생략한다.

병/직렬변환기(28)는 다수개의 변조처리부들(24)로부터 각각 병렬 출력된 대이타들을 시분할로 처리하여 직렬로 필터연산부(30)로 출력한다.

필터연산부(30)는 병/직렬변환기(28)로부터 출력된 시분할 데이타에 일정 필터계수를 곱하는 필터연산을 수행하여 이득조절부(32)로 출력한다.

이득조절부(32)는 필터연산부(30)로부터 필터연산되어 출력된 데이타에 일정 이득을 곱하여 어큐뮬레이터부(34)에 출력한다.

어큐뮬레이터부(34)는 상기 일정 이득이 곱해져 출력된 데이타를 모두 합산하여 D/A컨버터(20)에 출력한다. 이때, 어큐뮬레이터부(34)의 구성은 디지탈 가산기와 덤프 레지스터로 이루어진다.

D/A컨버터(20)는 어큐뮬레이터부(34)로부터 합산되어 출력된 디지탈데이타를 아날로그신호로 컨버팅하여 출력한다.

제3도는 본 발명의 실시예에 따른 기지국변조기 각 부의 출력 파형도이다. 그러므로, 제2도의 블럭구성도와 제3도의 출력파형도를 통해 본 발명을 상세히 설명하면, 먼저 다음에 설명하는 실시예는 8개의 채널을 컴바이닝하는 경우를 설명한다 .

상기 8개의 채널을 통해 데이타들이 각기 한채널씩 변조처리부에 입력될 시 다수개의 변조처리부(24)내의 대역확산부들의 출력파형은 제3도와 A파형과 같이 발생하며 , 상기 대역확산부들의 출력파형은 의사랜덤잡음(Pseudo ramdom Noice : PN코드)를 발생시키는 비(rate)의 클럭(clock)으로서 작용한다. 그러므로, 상기 클럭에 따라 그 값이 변동하여 다수개의 변조처리부(24)의 딜레이부들을 구성하는 쉬프트레지스터(shift resister)들에 저장되고, 제3도의 B,C파형과 같다.

상기와 같은 B,C파형이 각각의 변조처리부(24)로부터 출력되어 병렬로 병/직렬변환기(28)에 입력된다. 상기 병렬 입력된 각 채널의 데이타들이 순차적으로 ⅛씩 시분할되어 직렬로 제3도의 D파형과 같이 필터연산부(30)으로 출력된다. 필터연산부(30)는 상기 시분할되어 출력되는 데이타들을 입력받아 일정치의 필터계수를 곱하여 제3도의 E파형과 같이 이득조절부(32)로 출력한다. 이득조절부(32)는 상기 필터계수가 곱해져 출력된 데이타를 입력받아 일정치의 이득값을 곱해 이득 조절하여 제3도의 F파형과 같이 어큐뮬레이터(34)에 출력한다. 어큐뮬레이터(34)의 디지탈 가산기는 상기 이득조절되어 출력된 데이타를 순차적으로 합산하여 제3도의 G파형과 같이 G0, GO+Gl‥‥‥G0+G1+G2+G3+G4+G5+C6+G7 로 출력하고 덤프레지스터에 저장한다. 그런후, 매 8채널(분산처리클럭의 한주기)마다 상기 어큐뮬레이터(34)에 제3도의 I파형과 같이 덤프신호가 인가될 시 상기 8채널의 합이 제3도의 H파형과 같이 D/A컨버터(36)에 출력되도록 한다. D/A컨버터(36)는 상기 8채널이 합쳐져 출력된 디지탈데이타를 아날로그신호로 컨버팅하여 최종 출력한다.

상술한 바와 같은 본 발명은 입력되어 변조처리되는 다수개의 채널을 하나의 디지탈처리부에서 처리하고, 그 결과를 디지탈로서 합산하여 출력함으로써, 전체구성을 간략화시킬 수 있으며 동시에 회로의 정밀도를 높일 수 있는 잇점이 있다.

Claims (6)

1. 코드분할 다원접속방식 기지국 변조기에 있어서, 각각의 채널별로 입력되는 데이터를 변조 처리하는 다수개의 변조처리부와 상기 변조처리부로부터 출력되는 변조 처리된 데이터들을 병렬로 입력받아 시분할 처리하여 직렬 데이터로 변환하는 병/직렬변환기와, 상기 병/직렬변환기로부터 출력되는 데이터를 입력받아 상기 입력된 데이터에 필터계수를 곱하여 연산하는 필터연산부와, 상기 필터연산부에서 연산된 데이터들을 모두 합산하는 어큐뮬레이터부와 , 상기 어큐뮬레이터부로부터 합산 출력된 디지털 데이터를 아날로그 신호로 변환하는 D/A컨버터로 구성되는 것을 특징으로 하는 채널 컴바이닝 회로.
2. 제1항에 있어서, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절한 값을 상기 어큐뮬레이터부로 출력하는 이득조절부를 더 구비함을 특징으로 하는 채널 컴바이닝 회로.
3. 제1항에 있어서 , 상기 어큐뮬레이터부는, 디지탈 가산기와, 덤프 레지스터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로 .
4. 코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 회로에 있어서, 각각의 채널별로 입력되는 데이타를 변조 처리하는 다수개의 변조처리부와. 상기 다수개의 변조처리부로부터 변조처리 출력된 데이타들을 순차적으로 시분할 처리하여 출력하는 병/직렬변환기와, 상기 병/직렬변환기로부터 시분할 처리되어 출력되는 데이터들을 입력받아 필터계수를 곱하여 연산 출력하는 필터연산부와, 상기 필터연산부로부터 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절하는 이득조절부돠, 상기 이득조절부로부터 이득 조절되어 출력된 데이타들을 모두 합산하기 위한 어큐뮬레이터부와 , 상기 어큐뮬레이터부로부터 합산 출력된 디지탈 데이타를 아날로그 신호로 변환하는 D/A컨버터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로.
5. 제4항에 있어서 , 상기 어큐뮬레이터부는, 디지탈 가산기와, 덤프 레지스터로 이루어짐을 특징으로 하는 채널 컴바이닝 회로 .
6. 코드분할 다원접속방식 기지국 변조기의 채널 컴바이닝 방법에 있어서 , 각각의 채널별로 입력되는 데이타를 변조 처리하는 과정과, 상기 변조 처리된 데이타들을 시분할 처리하여 직렬 데이터로 변환하는 과정과 , 상기 시분할 처리된 데이타들에 필터계수를 곱하여 연산 출력하는 과정과, 상기 필터계수가 곱해져 연산출력된 데이타들에 일정 이득을 곱하여 이득 조절 하는 과정과, 상기 이득 조절되어 출력된 데이타들을 모두 합산하여 출력된 디지탈 데이타를 아날로그 신호로 변환하여 최종 출력하는 과정을 수행함을 특징으로 하는 채널 컴바이닝 방법.