[go: up one dir, main page]

KR100200768B1 - 나노메모리 반도체 소자 - Google Patents

나노메모리 반도체 소자 Download PDF

Info

Publication number
KR100200768B1
KR100200768B1 KR1019960066956A KR19960066956A KR100200768B1 KR 100200768 B1 KR100200768 B1 KR 100200768B1 KR 1019960066956 A KR1019960066956 A KR 1019960066956A KR 19960066956 A KR19960066956 A KR 19960066956A KR 100200768 B1 KR100200768 B1 KR 100200768B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
nanocrystal layer
silicon nanocrystal
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960066956A
Other languages
English (en)
Other versions
KR19980048385A (ko
Inventor
시브코프 안드레이
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960066956A priority Critical patent/KR100200768B1/ko
Publication of KR19980048385A publication Critical patent/KR19980048385A/ko
Application granted granted Critical
Publication of KR100200768B1 publication Critical patent/KR100200768B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

나노메모리 반도체 소자에 관하여 개시한다. 본 발명은 반도체 기판의 표면근방에 서로 채널영역만큼 이격된 소오스 및 드레인 영역과, 상기 반도체 기판의 채널 영역 상에 형성된 터널링 산화막과, 상기 터널링 산화막 상에 형성되고, 불순물이 이온주입되어 에너지갭 내에 에너지 레벨을 갖는 실리콘 나노크리스탈층과, 상기 실리콘 나노크리스탈층 및 상기 터널링 산화막 상에 형성된 조절산화막과, 상기 조절산화막 상에 형성된 게이트 전극을 포함한다. 상기 불순물은 금인 것이 바람직하다. 본 발명의 나노메모리 반도체 소자는 실리콘 나노크리스탈층에 불순물을 이온주입하여 에너지갭내에 에너지 레벨을 형성함으로써 소거시간을 수나노초로 줄일 수 있다.

Description

나노메모리(nanomemory) 반도체 소자
본 발명은 나노메모리 반도체 소자에 관한 것으로, 특히 실리콘 나노크리스탈층의 에너지갭내에 에너지 레벨을 갖는 나노메모리 반도체 소자에 관한 것이다.
일반적인 MOS 반도체 소자는 반도체 기판의 표면근방에 채널영역을 사이에 되고 형성된 소오스 및 드레인영역과, 상기 채널 영역 상에 형성된 게이트 산화막 및 게이트 전극으로 구성된다. 따라서, 상기 게이트 전극에 양의 바이어스 또는 음의 바이어스를 가하여 상기 소오스 및 드레인 영역의 캐리어를 채널영역을 통하여 이동시킴으로써 온오프 동작을 수행한다.
한편, 상기 MOS 반도체 소자의 게이트 산화막에 실리콘 나노크리스탈층을 개재하여 새로운 구조를 갖고 임계전압 이동(shift)를 이용하는 나노메모리 반도체 소자가 제안되었다. 상기 나노메모리 반도체 소자는 소오스 및 드레인 영역이 형성된 반도체 기판 상에 순차적으로 터널산화막, 실리콘 나노크리스탈층, 조절산화막 및 게이트 전극이 형성된 구조이다.
그리고, 상기 나노메모리 반도체 소자는 5nm 정도의 크기를 갖는 실리콘 나노크리스탈층에 전자를 주입 및 제거하여 쓰기 및 소거 동작을 수행한다. 이에 따라, 상기 0.2 내지 0.4V의 임계전압 이동을 갖는 나노메모리 반도체 소자는 2.5V의 동작전압에서 100나노초보 작은 쓰기 및 읽기 시간을 갖는다. 또한, 나노메모리 반도체 소자의 유지시간은 수 주간 지속되며, 고밀도 및 저전압에 필요한 전기적 특성을 나타낸다.
그러나, 상술한 종래의 나모메모리 반도체 소자는 기껏해야 수 ms 정도의 소거시간을 가져 빠른 소거시간을 갖는 DRAM 등의 반도체 소자에 적용하기가 불가능한 단점이 있다.
따라서, 본 발명의 기술적 과제는 상술한 단점을 해결하여 소거 시간을 줄일 수 있는 나노메모리 반도체 소자를 제공하는 데 있다.
도 1은 본 발명에 의한 나노메모리 반도체 소자를 도시한 단면도이다.
도 2의 (a) 내지 도 2의(c)는 각각 도 1에 도시한 본 발명의 나노메모리 반도체 소자의 쓰기(write), 저장(store) 및 소거(erase)를 설명하기 위한 에너지밴드 다이어그램이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판의 표면근방에 서로 채널영역만큼 이격된 소오스 및 드레인 영역과, 상기 반도체 기판의 채널 영역 상에 형성된 터널링 산화막과, 상기 터널링 산화막 상에 형성되고, 불순물이 이온주입되어 에너지갭 내에 에너지 레벨을 갖는 실리콘 나노크리스탈층과, 상기 실리콘 나노크리스탈층 및 상기 터널링 산화막 상에 형성된 조절산화막과, 상기 조절산화막 상에 형성된 게이트 전극을 구비하여 이루어지는 것을 특징으로 하는 나모메모리 반도체 소자를 제공하는 데 있다.
상기 불순물은 금인 것이 바람직하다.
본 발명의 나노메모리 반도체 소자는 실리콘 나노크리스탈층에 불순물을 이온주입하여 에너지갭내에 에너지 레벨을 형성함으로써 소거시간을 수 나노초로 줄일 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1은 본 발명에 의한 나노메모리 반도체 소자를 도시한 단면도이다.
도 1을 참조하면, 본 발명의 나노메모리 반도체 소자는 반도체 기판(1)의 표면근방에 서로 채널영역만큼 이격된 소오스(3) 및 드레인 영역(5)이 형성되어 있으며, 상기 상기 반도체 기판(1)의 채널 영역 상에 터널링 산화막(7)이 형성되어 있다. 그리고, 상기 상기 터널링 산화막(7) 상에 불순물, 예컨대 금이 이온주입되어 에너지갭 내에 에너지 레벨을 갖는 실리콘 나노크리스탈층(9)이 형성되어 있으며, 상기 실리콘 나노크리스탈층(9) 및 상기 터널링 산화막(7) 상에 조절산화막(11) 및 게이트 전극(13)이 순차적으로 형성되어 있다.
특히, 본 발명의 나노메모리 반도체 소자는 상기 실리콘 나노크리스탈층(9)에 불순물이 주입됨으로써 에너지 갭내에 에너지 레벨이 형성되어 있어 후술되는 바와 같이 소거시간을 줄일 수 있다.
본 실시예에서는 상기 불순물로 금을 이용하였으나 상기 실리콘 나노크리스탈층의 에너지갭내에 에너지 레벨을 만들 수 있는 다른 물질들도 이용할 수 있다.
도 2의 (a) 내지 도 2의 (c)는 각각 도 1에 도시한 본 발명의 나노메모리 반도체 소자의 쓰기(write), 저장(store) 및 소거(erase)를 설명하기 위한 에너지밴드 다이어그램을 도시한 도면이다.
도 2의 (a) 및 도 2의 (b)를 참조하면, 게이트 전극이 소오스 및 드레인에 대하여 양 바이어스(forward biased) 되었을 때 반도체 기판의 반전층으로부터 터널링을 통하여 전자(15)가 실리콘 나노크리스탈층으로 유입되어 기입동작이 완료된다. 이렇게 되면, 나노메모리 반도체 소자는 도 2 (b)에 도시한 바와 같이 전자(15)가 실리콘 나노크리스탈층으로 저장되게 된다. 결과적으로, 상기 저장된 전자(15)는 반전층의 전자전도를 억제하여 임계전압을 양의 값으로 변경시킨다. 도 2 (a) 및 (b)에서, 참조번호 17은 실리콘 나노크리스탈층에 불순물이 주입되어 만들어진 에너지 레벨을 나타낸다.
도 2의 (c)를 참조하면, 상기 게이트 전극이 소오스 및 드레인에 대하여 음 바이어스양 바이어스(negative biased) 되었을 때, 저장된 전자(15)가 기판으로 빠져나감으로써 소거동작을 완료한다. 이때, 본 발명의 나노메모리 반도체 소자는 상기 실리콘 나노크리스탈층에 불순물, 예컨대 금이 이온주입되어 참조번호 17로 표시한 바와 같이 실리콘 나노크리스탈층의 에너지갭내에 에너지 레벨이 존재한다. 이렇게 에너지 갭 내에 에너지 레벨이 존재하면 상기 주입된 전자의 여기(excitation) 확률을 증가시킬 수 있다.
결과적으로, 상기 나노크리스탈층의 에너지 갭 내에 에너지 레벨이 존재하여 주입된 전자의 여기(excitation) 확률을 증가시키면, 나노메모리 반도체소자의 소거시간을 수 밀리초에서 수 나노초로 줄일 수 있다. 또한, 본 발명의 나모메모리 반도체 소자는 비휘발성 반도체 소자나 DRAM(dynamic random acess memory) 반도체 소자에도 응용할 수 있다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명의 나노메모리 반도체 소자는 실리콘 나노크리스탈층에 불순물을 이온주입하여 에너지갭내에 에너지 레벨을 형성함으로써 소거시간을 수 나노초로 줄일 수 있다.

Claims (2)

  1. 반도체 기판의 표면근방에 서로 채널영역만큼 이격된 소오스 및 드레인 영역;
    상기 반도체 기판의 채널 영역 상에 형성된 터널링 산화막;
    상기 터널링 산화막 상에 형성되고, 불순물이 이온주입되어 에너지갭 내에 에너지 레벨을 갖는 실리콘 나노크리스탈층;
    상기 실리콘 나노크리스탈층 및 상기 터널링 산화막 상에 형성된 조절산화막; 및
    상기 조절산화막 상에 형성된 게이트 전극을 구비하여 이루어지는 것을 특징으로 하는 나노메모리 반도체 소자.
  2. 제1항에 있어서, 상기 불순물은 금인 것을 특징으로 하는 나노메모리 반도체 소자.
KR1019960066956A 1996-12-17 1996-12-17 나노메모리 반도체 소자 Expired - Fee Related KR100200768B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960066956A KR100200768B1 (ko) 1996-12-17 1996-12-17 나노메모리 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960066956A KR100200768B1 (ko) 1996-12-17 1996-12-17 나노메모리 반도체 소자

Publications (2)

Publication Number Publication Date
KR19980048385A KR19980048385A (ko) 1998-09-15
KR100200768B1 true KR100200768B1 (ko) 1999-06-15

Family

ID=19488558

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960066956A Expired - Fee Related KR100200768B1 (ko) 1996-12-17 1996-12-17 나노메모리 반도체 소자

Country Status (1)

Country Link
KR (1) KR100200768B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839203B1 (ko) * 2007-06-26 2008-06-17 김진만 공동주택의 층간 진동 감쇠용 점탄성 조성물을 이용한 시트및 블록

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100434536B1 (ko) * 1999-02-04 2004-06-05 삼성전자주식회사 양자 도트를 이용한 비휘발성 단일 전자 트랜지스터 메모리와 그 제조방법 및 양자 도트를 이용한 단일 전자 트랜지스터와 그 제조방법
KR100347146B1 (ko) * 2000-08-31 2002-08-03 주식회사 하이닉스반도체 단전자점 메모리 소자의 양자점 제조방법 및 단전자메모리 소자 제조방법
KR100448912B1 (ko) * 2001-10-17 2004-09-16 삼성전자주식회사 반도체 메모리 소자 구조 및 그 제조 방법
KR100790861B1 (ko) * 2005-10-21 2008-01-03 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839203B1 (ko) * 2007-06-26 2008-06-17 김진만 공동주택의 층간 진동 감쇠용 점탄성 조성물을 이용한 시트및 블록

Also Published As

Publication number Publication date
KR19980048385A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
US4742491A (en) Memory cell having hot-hole injection erase mode
KR100238199B1 (ko) 플레쉬 이이피롬(eeprom) 장치 및 그 제조방법
US6995423B2 (en) Memory device having a P+ gate and thin bottom oxide and method of erasing same
US6674120B2 (en) Nonvolatile semiconductor memory device and method of operation thereof
US6261904B1 (en) Dual bit isolation scheme for flash devices
KR100270958B1 (ko) 비휘발성 반도체 소자 및 그 제조방법
US4821236A (en) Semiconductor nonvolatile memory
KR20000005467A (ko) 저장 셀 장치의 동작 방법
US7821823B2 (en) Semiconductor memory device, method of driving the same and method of manufacturing the same
EP0948058A1 (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
JPH0685272A (ja) ソース側注入を使用して書込んだセルを使用する無コンタクト５ｖ高速ｅｐｒｏｍ／フラッシュｅｐｒｏｍアレイ
KR100580292B1 (ko) 비 휘발성 메모리 장치
JP2672688B2 (ja) 不揮発性半導体記憶装置の駆動方法
JPS649741B2 (ko)
KR100200768B1 (ko) 나노메모리 반도체 소자
KR100217900B1 (ko) 플래쉬 메모리 셀의 프로그램 방법
KR100192584B1 (ko) 불휘발성 반도체 메모리 장치의 소거 방법
JPH09260611A (ja) 電子デバイス
US6862221B1 (en) Memory device having a thin top dielectric and method of erasing same
US20040000689A1 (en) Dual-bit MONOS/SONOS memory structure with non-continuous floating gate
KR100663974B1 (ko) 복수개의 도핑층을 갖는 전하트랩 메모리 셀의 구조 및 그 제조방법과 동작방법
US20020066923A1 (en) Non-volatile flash memory cell with short floating gate
KR100653718B1 (ko) 반도체소자의 소거 방법들
KR100806087B1 (ko) 비 휘발성 메모리 및 그 제조방법
KR100542947B1 (ko) 플래쉬 메모리 셀

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961217

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961217

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990311

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030207

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040206

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050202

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060207

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20070228

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090210