[go: up one dir, main page]

KR100192584B1 - 불휘발성 반도체 메모리 장치의 소거 방법 - Google Patents

불휘발성 반도체 메모리 장치의 소거 방법 Download PDF

Info

Publication number
KR100192584B1
KR100192584B1 KR1019960020048A KR19960020048A KR100192584B1 KR 100192584 B1 KR100192584 B1 KR 100192584B1 KR 1019960020048 A KR1019960020048 A KR 1019960020048A KR 19960020048 A KR19960020048 A KR 19960020048A KR 100192584 B1 KR100192584 B1 KR 100192584B1
Authority
KR
South Korea
Prior art keywords
source
region
erasing
memory device
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960020048A
Other languages
English (en)
Other versions
KR980006399A (ko
Inventor
최용배
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960020048A priority Critical patent/KR100192584B1/ko
Priority to US08/862,139 priority patent/US5889705A/en
Priority to JP14746197A priority patent/JPH1065029A/ja
Publication of KR980006399A publication Critical patent/KR980006399A/ko
Application granted granted Critical
Publication of KR100192584B1 publication Critical patent/KR100192584B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야:
밴드 대 밴드 누설전류를 최소한으로 억제하며 플로팅게이트에 저장된 데이터(전자)를 소거하기 위한 불휘발성 반도체 메모리 장치의 소거방법에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
안정된 소거동작을 보장하기 위한 불휘발성 반도체 메모리 장치의 소거 방법을 제공함에 있다.
3. 발명의 해결방법의 요지:
채널을 형성하기 위하여 대칭적으로 분리된 소오스 및 드레인 도핑영역을 가지는 반도체 기판영역과, 상기 채널상의 터널산화막에 의해 이격되어 형성되고 전자를 축적하기 위한 플로팅게이트와, 절연막에 의해 분리되며 상기 플로팅게이트를 제어하기 위한 콘트롤게이트를 가지는 스태틱게이트영역을 가지는 불휘발성 반도체 메모리 장치의 상기 플로팅게이트에 축적된 전자를 소거하기 위한 방법에 있어서, 상기 소오스 도핑영역에 포지티브 바이어스를 제공하고, 상기 콘트롤게이트에는 네가티브 바이어스를 제공하고, 상기 기판영역에는 상기 소오스 도핑영역의 포지티브 바이어스와 동일한 전압을 제공하여 밴드 대 밴드 누설전류를 억제하기 위함을 요지로 한다.
4. 발명의 중용한 용도:
불휘발성 반도체 메모리 장치의 소거방법에 적합하다.

Description

불휘발성 반도체 메모리 장치의 소거방법
제1도는 종래 기술의 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거 방법을 보인 도면.
제2도는 종래 기술의 또 다른 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거방법을 보인 도면.
제3도는 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거방법을 보인 도면.
제4도는 종래의 기술과 본 발명의 일실실예에 따른 소거동작시에 신뢰성을 비교하여 보인 단면.
제5도는 종래의 기술과 본 발명의 일실시예에 따른 소거동작시에 소거셀의 균일성 산포를 비교하여 보인 도면.
제6도는 종래의 기술과 본 발명의 일실시예에 따른 소거동작시의 속도를 비교하여 보인 단면.
본 발명은 불휘발성 반도체 메모리 장치에 관한 것으로, 특히 밴드 대 밴드 누설전류를 최소한으로 억제하며 플로팅게이트에 저장된 데이터(전자)를 소거하기 위한 불휘발성 반도체 메모리 장치의 소거방법에 관한 것이다.
일반적으로, 전기적으로 프로그램이 가능한 이피롬(EPROM)은 보통의 모오스구조의 게이트 밑에 플로팅게이트라는 게이트를 하나 더 추가한 형태로 되어있다. 이러한 플로팅게이트는 이산화규소막에 의해 다른 부분으로부터 완전히 절연되어 있으며, 데이터의 프로그램은 플로팅게이트에 전자를 주입함으로서 수행한다. 이를 위해서는 소오스-드레인간에 10수V∼20수V의 전압을 인가한다. 그러면, 이 전압에 의하여 발생한 고 에너지의 전자가 이산화규소막을 뚫고 플로팅게이트에 도달해서 축적된다. 축적된 전자는 플로팅게이트가 절연되어 있기 때문에 어디로도 달아날 수 없다. 플로팅게이트에 전자가 축적되어 있으면 메모리 셀 트랜지스터의 문턱전압 값이 높아지므로 다른 상태와 구별할 수 있고 1과 0을 기억할 수 있다. 소거동작은 플로팅게이트에 자외선을 조사하면 자외선의 에너지가 전자로 이동하고 이산화규소막을 투과할 수 있게 되므로 축적된 전자는 기판에 확산되어 버린다. 이러한 EPROM의 메모리 셀을 개량하여 전기적으로 소거도 가능하게 한 것이 EEPROM이다. 최근의 EEPROM은 프로그램이나 소거에 필요한 제어회로나 고전압 발생회로(승압회로)를 소자에 내장하고 있으며, 5V의 단일전원으로 스태틱 램과 동일한 타이밍으로 프로그램 또는 소거를 할 수 있도록 되어 있다. 이러한 EEPROM은 EPROM보다 간단히 프로그램 또는 소거를 할수 있으므로 최근들어 부쩍 그 사용이 늘어나고 있다. 특히 IC카드의 기억소자로서 앞으로 크게 사용되어 갈 것으로 생각한다. 본 발명은 이러한 소거동작이 일괄적으로 일어나는 플래시 이이피롬의 소거동작에 관한 것이다.
제1도는 종래 기술의 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거방법을 보이기 위한 도면이다. 제1도를 참조하면, 플래시 이이피롬의 단위셀은 반도체 기판영역 2내에 채널로 분리되며 대칭적인 소오스 및 드레인 도핑영역 6. 4을 가지며, 상기 채널상에는 터널링상화막이 있고 그의 상부에는 데이터 저장을 위한 상기 플로팅게이트 8이 위치한다. 그 플로팅게이트 8상에는 상화막/질화막/산호막 층으로 이루어진 층간절연막과 그의 상에는 콘트롤게이트 10가 적층된 스태틱게이트구조를 가진다. 이러한, 구조는 하기에 기술할 또 다른 종래 및 본 발명의 구조와 동일하므로 이에 대한 반복설명은 이하에서는 생략함을 유의해야 한다. 예컨데, 고속동작을 위한 노아 형태의 플래시 메모리 장치의 소거동작은 제1도에 나타낸 것 처럼 셀어레이의 공통소오스 라인에 놀은 전압 VPP을 인가하고 콘트롤게이트 10에 0V를 인가하는 경우의 소거동작을 나타낸다. 벌크 소거에 비해 소오스 정션에 인가되는 바이어스를 12V 정도로 낮출수 있는 장점이 있지만 벌크(기판)와 소오스 정션 사이에는 12V의 포텐셜 차이가 있기 때문에 정션에서 발생되는 누설전류가 문제가 된다. 또한, 얇은 터널링산화막을 사이에 두고 소오스 정션과 콘트롤게이트 10와도 12V의 포텐셜의 차이가 있기 때문에 소오스와 오버랩된 게이트영역 아래가 깊게 디플리션되어 있기 때문에 밴드 밴딩(band bending)이 급격하게 이루어짐으로서 밴드 대 밴드 누설전류가 발생된다. 이러한 형태의 누설전류는 셀의 정상적인 소거동작의 방해요소가 되며 메모리 칩의 외부에서 공급되는 파워가 단일전원(single power supply)일 경우에는 내부의 승압회로에서 소오스 라인에 필요한 전압레벨까지 펌핑하여 소오스 정션에 인가되어야 하며 승압회로에서 승압된 전압 레벨은 일정한 전류용량을 가지고 있는 데 상술한 바와 같이 소오스 정션에 발생되는 여러형태의 누설전류로 인해 원하는 소거전압 레벨을 유지하기가 어렵다. 따라서, 정상적인 소거동작이 이루어지지 않으며 이러한 정션 누설전류의 발생은 소오스에 높은 전압이 인가되는 한 극복할 수 없다. 이를 해소하기 위하여 종래의 일실시예에서 내부승압회로에서 소거전압을 발생하는 대신에 외부에서 별도의 듀얼 전원 (5V, 12V)을 제공하는 방법도 있다. 그러나, 싱글 전원 또는 듀얼 전원이건 간에 소거 동작시에 발생하는 누설전류중 터널링산화막에 트랩되는 차아지는 줄어들지 않으므로 신뢰성에 취약한 문제점은 피할 방법이 없다.
제2도는 종래 기술의 또 다른 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거방법을 보인 도면이다. 제2도를 참조하며, 소오스도핑영역 6에 전원전압 VCC를 인가하고 콘트롤게이트 10에 -10V정도의 네가티브 바이어스를 인가하는 것이다. 이는 소오스와 기판사이의 포텐샬 차이를 적게하여 정션 누설전류를 줄일수 있지만 게이트와 오버랩된 소오스 정션영역에서의 전계는 일정하게 유지되어야 하기 때문에 밴드 대 밴드 누설전류는 높은 전압을 소오스에 가하여 소거하는 방법과 비교하여 크게 줄어들지 않는다. 또한, 네가티브 바이어스를 콘트롤게이트 10에 인가하기 때문에 네가티브 승압회로가 필요하며 따라서, 고전압에 견디는 피형 채널 트랜지스터의 제조가 필수적이다. 이상의 네가티브 바이어스를 이용하여 소거하는 동작방법 또한 밴드 대 밴드 누설전류로 인해 터널링산화막 내로의 차아지 트랩핑을 야기하기 때문에 신뢰성이 약화되고 소거된 셀의 균일성 산포를 악화시키는 문제점이 있다.
상기한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 불휘발성 반도체 메모리 소거동작시 발생하는 밴드 대 밴드 누설전류를 억제하기 위한 방법을 제공함에 있다.
본 발명의 다른 목적은 핫캐리어의 이동을 최대화하여 프로그램 동작을 향상하고 셀의 펀치쓰루우를 방지하기 위한 방법을 제공함에 있다.
본 발명의 또 다른 목적은 안정된 소거동작을 보장하기 위한 불휘발성 반도체 메모리 장치의 소거방법을 제공함에 있다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 채널의 형성하기 위하여 대칭적으로 분리된 소오스 및 드레인 도핑영역을 가지는 반도체 기판영역과, 상기 채널상의 터널산호막에 의해 이격되어 형성되고 전자를 축적하기 위한 플로팅게이트와, 절연막에 의해 분리되며 상기 플로팅게이트를 제어하기 위한 콘트롤게이트를 가지는 스태틱게이트영역을 가지는 불휘발성 반도체 메모리 장치의 상기 플로팅게이트에 축적된 전자를 소거하기 위한 방법에 있어서, 상기 소오스 도핑영역에 포지티브 바이어스를 제공하고, 상기 콘트롤게이트에는 네가티브 바이어스를 제공하고, 상기 기판영역에는 상기 소오스 도핑영역의 포지티브 바이어스와 동일한 전압을 제공하여 밴드 대 밴드 누설전류를 억제하기 위함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기 설명에서는 불휘발성 반도체 메모리 단위 소자의 소거동작을 설명하기 구체적인 셀의 단면을 확대하여 예를 들었으며 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정사항 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진자에게는 자명하다할 것이다. 그리고, 본 발명을 설명함에 있어 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제3도는 본 발명의 일실시예에 따른 불휘발성 반도체 메모리 장치의 소거방법을 보인 도면이다. 제3도를 참조하면, 즉, 본 발명에 따른 소거동작은 소오스도핑영역 6과 기판영역 2을 동일한 포텐셜로 유지하고 콘트롤게이트 10에는 약 -10V정도의 네가티브 바이어스를 인가한다. 이로 인해 소오스 정션으로부터 기판내로 유기되는 누설전류 즉, 밴드 대 밴드 누설전류를 차단할 수 있으며 터널링산화막내로의 차아지 트랩이 없어 소거의 셀의 균일성 산표와 신뢰성을 향상할 수 있다. 더불어 소오스 정션구조에 깊은 엔형 불순물이 필요하지 않기 때문에 채널폭을 감소할 수도 있는 장점을 가진다. 또한, 프로그램동작 향상을 위해 그리고 셀의 펀치쓰루를 방지하기 위하여 채널에는 고농도의 불순물을 가진다. 소오스 드레인의 불순물 농도도 고농도로 하고 드레인 정션에서의 전계를 강화하여 핫 캐리어의 발생을 최대화하였다. 본 병세서의 기판영역은 피형으로 도핑되고 주변회로와 격리되어 있음을 유의해야 한다. 아래에는 상술한 소거방법에 따른 종래와 본 발명의 효과를 비교하여 제시된 도면이다. 인용부호 12는 종래 기술의 일실시예에 따른 그래프이고 인용부호 14는 본 발명의 일실시예에 따른 그래프이다.
제4도는 종래의 기술과 본 발명의 일실시예에 따른 소거동작시에 신뢰성을 비교하여 보인 도면이다. 제4도를 참조하면, 사이클수에 대하여 문턱전압의 변동률을 보인 것으로서 인용부호 14는 인용부호12와 동일한 사이클수에서 낮은 문턱전압 값을 나타낸다.
제5도는 종래의 기술과 본 발명의 일실시예에 따른 소거동작시에 소거셀의 균일성 산포를 비교하여 보인 도면이다. 제5도를 참조하면, 문턱전압에 대하여 소거된 비트수의 산표를 보인것으로서 인용부호 12보다 인용부호 14의 분포가 적음을 알 수 있다.
제6도는 종래의 기술과 본 발명의 일실시예에 따른 소거동작시의 속도를 비교하여 보인 도면이다. 제6도를 참조하면, 인용부호 14가 낮은 문턱전압을 유지하며 인용부호 12보다 빠른 동작특성을 나태내고 있다.
따라서, 상기한 바와 같은 본 발명의 일실시예에 따르면, 핫캐리어의 이동을 최대화하여 프로그램 동작을 향상하고 셀의 펀치쓰루우를 방지 할 뿐만 아니라 소거동작시에 발생하는 누설전류를 억제하여 보다 안정된 소거동작을 보장할 수 있는 효과가 있다.

Claims (9)

  1. 채널을 형성하기 위하여 대칭적으로 분리된 소오스 및 드레인 도핑영역을 가지는 반도체 기판영역과, 상기 채널상의 터널산화막에 의해 이격되어 형성되고 전자를 축적하기 위한 플로팅게이트와, 절연막에 의해 분리되며 상기 플로팅게이트를 제어하기 위한 콘트롤게이트를 가지는 스태틱게이트영역을 가지는 불휘발성 반도체 메모리 장치의 상기 플로팅게이트에 축적된 전자를 소거하기 위한 방법에 있어서: 상기 소오스 도핑영역에 포지티브 바이어스를 제공하고, 상기 콘트롤게이트에는 네가티브 바이어스를 제공하고, 상기 기판영역에는 상기 소오스 도핑영역의 포지티브 바이어스와 동일한 전압을 제공하여 밴드 대 밴드 누설전류를 억제하기 위함을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  2. 제1항에 있어서, 상기 기판영역과 상기 소오스 도핑영역의 포텐샬은 동일함을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  3. 제1항에 있어서, 상기 기판영역은 피형 불순물을 가지며, 상기 소오스 및 드레인 도핑영역은 엔형불순물을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  4. 제1항에 있어서, 상기 바이어스는 외부의 단일전원에 의한 승압회로에서 제공되는 고전압레벨임을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  5. 제1항에 있어서, 상기 소오스 도핑영역의 불순물 농도는 상기 플로팅게이트와 오버랩하기 위하여 고농도로 이온주입함을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  6. 채널과 소오스, 드레인 도핑영역을 가지는 반도체 기판영역과, 상기 채널상에 터널산화막에 의해 이격되어 형성되고 플로팅게이트와 콘트롤게이트로 이루어진 스태틱게이트영역을 불휘발성 반도체 메모리 장치의 소거방법에 있어서; 포지티브 바이어스를 상기 소오스 도핑영역에 제공하고, 네가티브 바이어스를 상기 콘트롤게이트에는 제공하고, 상기 기판영역에는 상기 소오스 도핑영역의 포지티브 바이어스와 동일한 전압을 제공하여 과다한 소거를 방지하기 위함을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  7. 제6항에 있어서, 상기 소오스 도핑영역은 고농도의 불순물이온을 가짐을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  8. 제6항에 있어서, 상기 채널은 엔형 채널로 이루어짐을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
  9. 제6항에 있어서, 상기 반도체 메모리 장치는 주변장치와 격리되어 있고, 단일 전원에 의해 상기 바이어스가 제공됨을 특징으로 하는 불휘발성 반도체 메모리 장치의 소거방법.
KR1019960020048A 1996-06-05 1996-06-05 불휘발성 반도체 메모리 장치의 소거 방법 Expired - Lifetime KR100192584B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960020048A KR100192584B1 (ko) 1996-06-05 1996-06-05 불휘발성 반도체 메모리 장치의 소거 방법
US08/862,139 US5889705A (en) 1996-06-05 1997-05-22 Method for erasing electrically erasable and programmable memory cells
JP14746197A JPH1065029A (ja) 1996-06-05 1997-06-05 不揮発性メモリセルの電気的消去方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020048A KR100192584B1 (ko) 1996-06-05 1996-06-05 불휘발성 반도체 메모리 장치의 소거 방법

Publications (2)

Publication Number Publication Date
KR980006399A KR980006399A (ko) 1998-03-30
KR100192584B1 true KR100192584B1 (ko) 1999-06-15

Family

ID=19460885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020048A Expired - Lifetime KR100192584B1 (ko) 1996-06-05 1996-06-05 불휘발성 반도체 메모리 장치의 소거 방법

Country Status (3)

Country Link
US (1) US5889705A (ko)
JP (1) JPH1065029A (ko)
KR (1) KR100192584B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772076B1 (ko) * 2001-12-22 2007-11-01 매그나칩 반도체 유한회사 플래시 메모리의 전압 인가 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003531484A (ja) * 2000-04-14 2003-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体装置
KR100454117B1 (ko) 2001-10-22 2004-10-26 삼성전자주식회사 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
US6795348B2 (en) * 2002-05-29 2004-09-21 Micron Technology, Inc. Method and apparatus for erasing flash memory
TWI305046B (ko) * 2002-09-09 2009-01-01 Macronix Int Co Ltd
US20070158821A1 (en) * 2006-01-11 2007-07-12 Leland Szewerenko Managed memory component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2839819B2 (ja) * 1993-05-28 1998-12-16 株式会社東芝 不揮発性半導体記憶装置
US5349220A (en) * 1993-08-10 1994-09-20 United Microelectronics Corporation Flash memory cell and its operation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772076B1 (ko) * 2001-12-22 2007-11-01 매그나칩 반도체 유한회사 플래시 메모리의 전압 인가 방법

Also Published As

Publication number Publication date
KR980006399A (ko) 1998-03-30
JPH1065029A (ja) 1998-03-06
US5889705A (en) 1999-03-30

Similar Documents

Publication Publication Date Title
US5301150A (en) Flash erasable single poly EPROM device
EP0744754B1 (en) Method and apparatus for hot carrier injection
US7078761B2 (en) Nonvolatile memory solution using single-poly pFlash technology
EP0360504B1 (en) One transistor flash eprom cell
EP0218342B1 (en) Memory cells for integrated circuits
US5706227A (en) Double poly split gate PMOS flash memory cell
US6084262A (en) Etox cell programmed by band-to-band tunneling induced substrate hot electron and read by gate induced drain leakage current
US7193902B2 (en) Method of erasing a flash memory cell
EP0948058B1 (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
US6580630B1 (en) Initialization method of P-type silicon nitride read only memory
EP0690452A2 (en) Electrically erasable memory and method of erasure
US5790460A (en) Method of erasing a flash EEPROM memory
US7372734B2 (en) Methods of operating electrically alterable non-volatile memory cell
US6493262B1 (en) Method for operating nonvolatile memory cells
US5691560A (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US20070158733A1 (en) High-speed low-voltage programming and self-convergent high-speed low-voltage erasing schemes for EEPROM
US20090268527A1 (en) Sonos memory device and method of operating a sonos memory device
KR20010072087A (ko) 전기적 소거가능 비휘발성 메모리
US6111286A (en) Low voltage low power n-channel flash memory cell using gate induced drain leakage current
KR100558004B1 (ko) 게이트 전극과 반도체 기판 사이에 전하저장층을 갖는비휘발성 메모리 소자의 프로그램 방법
KR100192584B1 (ko) 불휘발성 반도체 메모리 장치의 소거 방법
US7088623B2 (en) Non-volatile memory technology suitable for flash and byte operation application
KR100217900B1 (ko) 플래쉬 메모리 셀의 프로그램 방법
KR19980024206A (ko) 드레인 소거 불가능한 이피롬 셀
KR100554708B1 (ko) 플래시 메모리 디바이스의 소거 동안에 대역 대 대역 및/또는 애벌란시 전류를 감소시키는 바이어스 방법 및 구조

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960605

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960605

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011207

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021209

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031209

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041209

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051206

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100114

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110103

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20111229

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20130102

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140103

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20141231

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term