KR100200359B1 - Method for repairing pixel defect of lcd device - Google Patents
Method for repairing pixel defect of lcd device Download PDFInfo
- Publication number
- KR100200359B1 KR100200359B1 KR1019960031403A KR19960031403A KR100200359B1 KR 100200359 B1 KR100200359 B1 KR 100200359B1 KR 1019960031403 A KR1019960031403 A KR 1019960031403A KR 19960031403 A KR19960031403 A KR 19960031403A KR 100200359 B1 KR100200359 B1 KR 100200359B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate line
- pixel
- pixel electrode
- auxiliary gate
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정 표시 장치의 수리 방법에 관한 것으로서, 더욱 상세하게는, 액정 표시 장치의 화소 결함을 수리하는 방법에 관한 것이다. 본 발명에서는 화소 결함이 발생하면, 화소 결함이 발생한 화소 영역의 화소 전극을 게이트선 또는 데이터선과 연결하여 주사 신호 또는 화상 신호를 항상 인가함으로써, 화소 결함을 수리한다. 이 경우 화소 전극과 중첩되도록 형성되어 있는 보조 게이트선을 이용하여 화소 전극을 게이트선 또는 데이터선과 연결한다.The present invention relates to a repair method of a liquid crystal display device, and more particularly, to a method for repairing a pixel defect of a liquid crystal display device. In the present invention, when a pixel defect occurs, the pixel defect is repaired by connecting a pixel electrode of the pixel region where the pixel defect occurs with a gate line or a data line to always apply a scan signal or an image signal. In this case, the pixel electrode is connected to the gate line or the data line by using an auxiliary gate line formed to overlap the pixel electrode.
Description
제1도는 종래의 액정 표시 장치를 배선을 중심으로 도시한 평면도이고,1 is a plan view showing a conventional liquid crystal display device centering on a wiring;
제2도는 종래의 액정 표시 장치의 화소 부분을 도시한 등가 회로도이고,2 is an equivalent circuit diagram showing a pixel portion of a conventional liquid crystal display device,
제3도는 종래의 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,3 is a layout view of a thin film transistor substrate for a conventional liquid crystal display device,
제4도는 제3도의 A-A선의 단면도이고,4 is a cross-sectional view taken along the line A-A of FIG.
제5도는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,5 is a layout view of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention,
제6도 내지 제8도는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법을 나타낸 배치도이고,6 to 8 are layout views showing a repair method of a thin film transistor substrate for a liquid crystal display according to a first embodiment of the present invention.
제9도는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,9 is a layout view of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제10도는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법을 나타낸 배치도이고,FIG. 10 is a layout view illustrating a repairing method of a thin film transistor substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제11도는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,FIG. 11 is a layout view of a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
제12도 및 제13도는 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법을 나타낸 배치도이고,12 and 13 are layout views illustrating a method of repairing a thin film transistor substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
제14도는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,14 is a layout view of a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
제15도는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 수리 방법을 나타낸 배치도이다.FIG. 15 is a layout view illustrating a repairing method of a thin film transistor substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1, 1a, 1b : 보조 게이트선 2 : 게이트 전극1, 1a, 1b: auxiliary gate line 2: gate electrode
3 : 게이트 산화막 4 : 게이트 절연층3: gate oxide film 4: gate insulating layer
5 : 반도체층 6 : 접촉층5 semiconductor layer 6 contact layer
7 : 소스 전극 8 : 드레인 전극7 source electrode 8 drain electrode
9 : 보호막 10 : 화소 전극9: protective film 10: pixel electrode
51, 52, 53, 54 : 연결부51, 52, 53, 54: connection
본 발명은 행렬형(matrix type) 표시 장치의 화소(pixel) 결합(defect) 수리(repair) 방법에 관한 것으로서, 더욱 상세하게는, 행렬형 표시 장치의 일종인 액정 표시 장치의 화소에 결함이 발생한 경우 이를 수리하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pixel defect repair method of a matrix type display device. More particularly, a defect occurs in a pixel of a liquid crystal display device which is a type of matrix display device. If it is how to repair it.
인간과 컴퓨터(computer)의 매개를 담당하는 표시 장치로 종래의 음극선관(CRT : cathode ray tube)을 대신하는 액정 표시 장치(LCD : liquid crystal display), 플라스마 표시 장치(PDP : plasma display panel), EL(electroluminescence), FED(field emission display) 따위의 각종 평판 표시 장치(FPD : flat panel display)가 있다. 이러한 평판 표시 장치들에는 가로와 세로로 서로 직교하도록 형성되어 있는 행렬형 배선 구조가 사용된다. 이를 도면을 참고로 하여 상세히 설명한다.As a display device for human and computer media, liquid crystal display (LCD), plasma display panel (PDP), instead of the conventional cathode ray tube (CRT), There are various flat panel displays (FPD) such as EL (electroluminescence) and FED (field emission display). Such flat panel displays employ a matrix wiring structure that is formed to be orthogonal to each other horizontally and vertically. This will be described in detail with reference to the drawings.
제1도는 행렬형 표시 장치의 구조를 나타낸 평면도이다.1 is a plan view showing the structure of a matrix display device.
제1도에 도시한 바와 같이, 일반적인 행렬형 표시 장치에는, 가로로 다수의 주사 신호선(G1, G2, ……, Gm)이 평행하게 형성되어 있고, 이와 절연층을 매개로 교차하는 다수의 표시 신호선(D1, D2, D3, D4, ……, D2n-1, D2n)이 세로로 형성되어 있다.As shown in FIG. 1, in a general matrix type display device, a plurality of scan signal lines G 1 , G 2 ,..., G m are formed in parallel to each other and intersect with the insulating layer. A plurality of display signal lines D 1 , D 2 , D 3 , D 4 ,..., D 2n-1 , D 2n are formed vertically.
각 표시 신호선(D1, D2, D3, D4, ……, D2n-1, D2n) 및 주사 신호선(G1, G2, ……, Gm)의 한 쪽 끝에는 신호가 입력되는 입력 패드(inputpad)(DP1, DP2, DP3, DP4, ……, DP2n-1, DP2n; GP1, GP2, ……, GPm)가 형성되어 있으며, 표시 신호선(D1, D2, D3, D4, ……, D2n-1, D2n)에는 입력 패드가 상부에 형성되어 있는 것(D1, D3, ……, D2n-1,)과 하부에 형성되어 있는 것(D2, D4, ……, D2n)이 있다.At one end of each display signal line (D 1 , D 2 , D 3 , D 4 , ……, D 2n-1 , D 2n ) and scan signal lines (G 1 , G 2 , ……, G m ) Input pads DP 1 , DP 2 , DP 3 , DP 4 ,..., DP 2n-1 , DP 2n ; GP 1 , GP 2 ,..., GP m . D 1 , D 2 , D 3 , D 4 ,..., D 2n-1 , D 2n ) have an input pad formed on the top (D 1 , D 3 , ……, D 2n-1 ,) There are (D 2 , D 4 ,..., D 2n ) formed at the bottom.
한편, 주사 신호선(G1, G2, ……, Gm) 및 표시 신호선(D1, D2, D3, D4, ……, D2n-1, D2n)이 만나 이루는 공간에는 화소(PX)가 형성되어 행렬의 형태로 배열되어 있으며, 이 화소의 구조는 표시 장치의 종류에 따라 달라질 수 있다.On the other hand, in the space where the scan signal lines G 1 , G 2 ,..., G m and the display signal lines D 1 , D 2 , D 3 , D 4 ,..., D 2n-1 , D 2n meet each other, a pixel is formed. (PX) is formed and arranged in the form of a matrix, the structure of this pixel may vary depending on the type of display device.
액정 표시 장치는 최근 들어 가장 각광을 받고 있는 평판 표시 장치 중 하나로서 액정 물질의 전기 광학적(electro-optical) 효과를 이용한 표시 장치이며, 그 구동 방식은 크게 단순 행렬형(simple matrix type)과 능동 행렬형(active matrix type)으로 나누어진다.The liquid crystal display is one of the most popular flat panel displays in recent years, and is a display device using an electro-optical effect of a liquid crystal material, and its driving method is largely a simple matrix type and an active matrix. It is divided into active matrix types.
능동 행렬형 액정 표시 장치는 행렬의 형태로 배열된 각 화소에 비선형 특성을 가진 스위칭(switching) 소자를 부가하여 각 화소의 동작을 제어하는 것이다. 즉, 스위칭 소자로는 3단자형인 박막 트랜지스터(TFT : thin film transistor)가 일반적으로 사용되며, 2단자형인 MIM(metal insulator metal) 따위의 박막 다이오드(TFD : thin film diode)가 사용되기도 한다.In an active matrix liquid crystal display, an operation of each pixel is controlled by adding a switching element having a nonlinear characteristic to each pixel arranged in a matrix form. That is, a three-terminal thin film transistor (TFT) is generally used as the switching element, and a thin film diode (TFD) such as a two-terminal metal insulator metal (MIM) is also used.
특히 박막 트랜지스터를 스위칭 소자로 사용하는 액정 표시 장치는 박막 트랜지스터 및 화소 전극(pixel electrode), 화소들에 주사 신호 또는 스위칭 신호를 공급하는 주사 신호선 또는 게이트선(gate line) 및 표시 신호 또는 화상 신호를 공급하는 표시 신호선 또는 데이터선(data line)이 형성되어 있는 박막 트랜지스터 기판, 공통 전극(common electrode)이 형성되어 있는 대향 기판, 그리고 그 사이에 봉입되어 있는 액정 물질로 이루어져 있다.In particular, a liquid crystal display device using a thin film transistor as a switching element includes a scan signal line or a gate line and a display signal or an image signal for supplying a scan signal or a switching signal to the thin film transistor and the pixel electrode. A thin film transistor substrate on which display signal lines or data lines to be supplied are formed, an opposing substrate on which a common electrode is formed, and a liquid crystal material enclosed therebetween.
그러면 이러한 박막 트랜지스터 액정 표시 장치의 화소의 구조를 제2도를 참고로 하여 설명한다.Next, the structure of the pixel of the thin film transistor liquid crystal display will be described with reference to FIG. 2.
제2도는 액정 표시 장치의 화소의 구조 및 등가 회로를 나타낸 도면으로서, 각 화소(PX)는 하부 기판(박막 트랜지스터 기판)에 형성되어 있는 박막 트랜지스터(TFT), 하부 기판의 화소 전극(pixel electrode)(10)과 대향 기판인 상부 기판의 공통 전극(common electrode)(CE) 및 그 사이의 액정 물질로 이루어지는 액정 축전기(Clc), 그리고 하부 기판에 형성되어 있는 유지 축전기(Cst) 따위를 포함하고 있다. 여기에서 유지 축전기(Cst)는 화소(PX)에 인가된 신호를 일정 시간 동안 유지하는 역할을 한다. 한편, 화소(PX)는 박막 트랜지스터(TFT)를 통하여 데이터선 및 게이트선과 연결되어 있다. 예를 들면, 박막 트랜지스터(TFT)의 한 단자는 데이터선에, 다른 한 단자는 게이트선에, 마지막 한 다자는 화소 전극(10)에 연결되어 있다. 단, 제2도에서는 해당하는 화소(PX)를 스위칭하는 박막 트랜지스터는 그 화소의 외부에 존재하는 구조로 되어 있어, 즉, 제2도에 도시한 박막 트랜지스터(TFT)의 한 단자는 이웃하는 화소의 화소 전극과 연결되어 있어 이웃하는 화소를 구동한다. 그러나, 이와는 달리 어떤 화소를 구동하는 박막 트랜지스터가 그 화소 안에 형성되어 있는 경우도 많이 있다.2 is a diagram illustrating a structure and an equivalent circuit of a pixel of a liquid crystal display, wherein each pixel PX includes a thin film transistor TFT formed on a lower substrate (a thin film transistor substrate) and a pixel electrode of a lower substrate. And a liquid crystal capacitor C lc composed of a common electrode CE of the upper substrate, which is the opposite substrate, and a liquid crystal material therebetween, and a storage capacitor C st formed on the lower substrate. Doing. Here, the storage capacitor C st serves to hold the signal applied to the pixel PX for a predetermined time. On the other hand, the pixel PX is connected to the data line and the gate line through the thin film transistor TFT. For example, one terminal of the thin film transistor TFT is connected to the data line, the other terminal is connected to the gate line, and the last one is connected to the pixel electrode 10. However, in FIG. 2, the thin film transistor for switching the corresponding pixel PX has a structure existing outside the pixel. That is, one terminal of the thin film transistor TFT shown in FIG. 2 is a neighboring pixel. It is connected to the pixel electrode of the driving the adjacent pixels. However, there are many cases where a thin film transistor for driving a pixel is formed in the pixel.
이러한 액정 표시 장치에서 화소를 구동하여 표시 동작을 할 때에는, 공통 전극(CE)에 일정 전압 또는 주기적인 전압을 인가하고, 박막 트랜지스터(TFT)를 통하여 화소 전극(10)에 전압을 인가하면, 액정 축전기(Cls)의 액정 물질의 전기 광학 효과에 의하여 표시 동작이 이루어진다.In the liquid crystal display, when a pixel is driven and a display operation is performed, a predetermined voltage or a periodic voltage is applied to the common electrode CE, and a voltage is applied to the pixel electrode 10 through the thin film transistor TFT. The display operation is performed by the electro-optic effect of the liquid crystal material of the capacitor C ls .
그러면, 제1도 및 제2도와 같은 구조를 가지는 액정 표시 장치에서 하부 기판에 해당하는 박막 트랜지스터 기판의 평면 구조(layout) 및 수직 구조를 제3도 및 제4도를 참고로 하여 살펴본다.Next, in the liquid crystal display having the structures illustrated in FIGS. 1 and 2, the planar layout and the vertical structure of the thin film transistor substrate corresponding to the lower substrate will be described with reference to FIGS. 3 and 4.
제3도는 제2도에서 하부 기판에 해당하는 박막 트랜지스터 기판의 배치(layout)를 도시한 평면도로서 게이트선의 구조가 화소 전극을 둘러싸는 폐곡선형으로 되어 있으며, 제4도는 제3도의 A-A선을 따라 절단한 단면도이다. 단, 여기에서 직사각형 모양의 영역을 나타내는 PXi(i=1, 2, 3, 4)는 한 화소의 하부에 해당하는 영역이지만 혼동할 우려가 없는 한 편의상 “화소”또는 “화소 영역”이라고 하기로 하고, 가로선 상에 형성되어 있는 화소들의 집합을 “화소행”, 세로선 상에 형성되어 있는 화소들의 집합을 “화소열”로 부르기로 한다.FIG. 3 is a plan view illustrating a layout of the thin film transistor substrate corresponding to the lower substrate in FIG. 2, and the gate line structure is a closed curve surrounding the pixel electrode. FIG. 4 is along the AA line of FIG. 3. It is a cut section. Here, PXi (i = 1, 2, 3, 4), which represents a rectangular region, corresponds to a lower portion of one pixel, but is referred to as a “pixel” or “pixel region” for convenience unless there is a risk of confusion. The set of pixels formed on the horizontal line is referred to as the "pixel row", and the set of pixels formed on the vertical line is called the "pixel row".
제3도 및 제4도에 도시한 바와 같이, 투명한 절연 기판(100) 위에 하나의 화소행에 대하여 아래 위 양쪽으로 상부 및 하부 게이트선(Gup, Gdown)이 형성되어 있다. 하부 게이트선(Gdown)은 가로로 곧바르게 벋어 있고, 상부 게이트선(Gup)은 대부분의 길이를 차지하고 있는 제1 가로부(Gh1), 제1 가로부(Gh1)에서 아래로 향하는 제1 세로부(Gv1), 제1 세로부(Gv1)에서 다시 가로로 진행하는 제2 가로부(Gh1), 제2 가로부(Gh2)에서 위로 올라가는 제2 세로부(Gv2)를 하나의 반복 단위로하여 형성되어 있다. 이렇게 이중으로 된 게이트선의 구조를 일반적으로 이중 게이트선 구조라 한다.As shown in FIGS. 3 and 4, upper and lower gate lines G up and G down are formed on both sides of the pixel row on the transparent insulating substrate 100. The lower gate line (G down) may beoteo soon properly horizontally, directed down from the upper gate line (G up) has a first horizontal portion (G h1), the first lateral portion (G h1), which account for most of the length The second vertical portion G v1 rising upward from the first vertical portion G v1 , the second horizontal portion G h1 , and the second horizontal portion G h2 , which progress horizontally again from the first vertical portion G v1 . ) As one repeating unit. The double gate line structure is generally referred to as a double gate line structure.
상부 게이트선(Gup)의 제1 가로부(Gh1)와 하부 게이트선(Gdown)은 왼쪽 보조 게이트선(1a)으로 연결되어 있고, 상부 게이트선(Gup)의 제2 세로부(Gv2)는 아래로 연장되어 하부 게이트선(Gdown)과 만나는 오른쪽 보조 게이트선(1b)을 이룬다.The first horizontal portion G h1 of the upper gate line G up and the lower gate line G down are connected to the left auxiliary gate line 1a, and the second vertical portion G of the upper gate line G up ( G v2 ) extends downward to form a right auxiliary gate line 1b that meets the lower gate line G down .
각 화소열의 사이에는 세로로 데이터선(D)이 형성되어 있고 게이트 절연층(제4도의 도면 부호 4)을 매개로 상부 게이트선(Gup)의 제1 가로부(Gh1) 및 하부 게이트선(Gdown)과 교차한다.The data line D is vertically formed between the pixel columns, and the first horizontal portion G h1 and the lower gate line of the upper gate line G up are formed through the gate insulating layer (4 in FIG. 4). Intersect with (G down ).
상부 및 하부 게이트선(Gup, Gdown)과 왼 쪽 및 오른 쪽으로 이루어지는 한 쌍의 보조 게이트선(1a, 1b)은 폐곡선을 이루어 차광층(black matrix)으로서의 역할을 하며, 이 폐곡선으로 한정되는 닫힌 영역에는 뒤에서 설명할 게이트 절연층(제4도의 도면 부호 4) 및 보호막(제4도의 도면 부호 9) 따위를 사이에 두고 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)과 중첩되도록 화소 전극(10)이 형성되어 있고, 중첩된 부분은 유지 축전기(제2도의 도면 부호 Cst)로서의 역할을 한다. 이 유지 축전기는 폐곡선으로 이루어져 있기 때문에 “고리형 축전기(ring capacitor)”라고도 하며, 이 고리형 축전기를 이루는 상부 및 하부 게이트선(Gup, Gdown)과 한 쌍의 보조 게이트선(1a, 1b)만을 약하여 고리형 축전기로 부르기도 한다. 여기에서는 고리형 축전기를 후자의 의미로 사용한다.The upper and lower gate lines G up and G down and the pair of auxiliary gate lines 1a and 1b formed to the left and to the right form a closed curve to serve as a black matrix, which is defined as the closed curve. In the closed region, the gate lines G up and G down and the auxiliary gate lines 1a and 1b are interposed between the gate insulating layer (described in FIG. 4) and the passivation layer (reference numeral 9 in FIG. 4) to be described later. The pixel electrode 10 is formed so as to overlap with, and the overlapped portion serves as a storage capacitor (C st in FIG. 2). This holding capacitor is also called a “ring capacitor” because it consists of a closed curve. The upper and lower gate lines (G up , G down ) and the pair of auxiliary gate lines (1a, 1b) that make up the ring capacitor It is also called a ring capacitor because it is weak. Here, the ring capacitor is used in the latter sense.
이처럼 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)이 폐곡선의형태로 화소 전극(10)을 싸고 있는 구조를 취하는 경우, 게이트선(Gup, Gdown) 및 보조 게이트선(1a, 1b)의 어떤 한 부분이 단선되더라도 신호가 끊어지는 일은 없기 때문에 이러한 구조를 채택하는 것이 유리하다.As described above, when the gate lines G up and G down and the auxiliary gate lines 1a and 1b have the structure enclosing the pixel electrode 10 in the form of a closed curve, the gate lines G up and G down and the auxiliary gate lines are taken. It is advantageous to adopt such a structure because no signal is cut off if any part of (1a, 1b) is disconnected.
한편, 상부 게이트선(Gup)의 제2 세로부(Gv2)에는 박막 트랜지스터가 형성되어 있는데 이를 다시 제3도 및 제4도를 참고로 하여 더욱 상세히 설명한다.Meanwhile, a thin film transistor is formed in the second vertical portion G v2 of the upper gate line G up , which will be described in more detail with reference to FIGS. 3 and 4.
먼저, 제2 세로부(Gv2)의 일부는 박막 트랜지스터에 게이트 전극(gate electrode)(2)이 된다. 게이트선(Gup, Gdown)을 이루는 물질이 알루미늄 따위의 양극산화될 수 있는 물질인 경우에는 게이트선(Gup, Gdown)과 외부를 전기적으로 연결하는 게이트 패드(도시하지 않음)를 제외한 나머지 부분은 양극산화를 하는 것이 일반적이다. 따라사 게이트 전극(2) 위에도 양극산화된 게이트 산화막(3)이 존재한다.First, part of the second vertical portion G v2 becomes a gate electrode 2 in the thin film transistor. When the material forming the gate lines G up and G down is an anodizable material such as aluminum, except for a gate pad (not shown) that electrically connects the gate lines G up and G down to the outside. The remainder is usually anodized. Thus, the anodized gate oxide film 3 also exists on the yarn gate electrode 2.
게이트 산화막(3) 위에는 게이트 패드를 제외한 전면에 게이트 절연층(4)이 형성되어 있다.A gate insulating layer 4 is formed on the entire surface of the gate oxide film 3 except for the gate pad.
게이트 절연층(4)을 사이에 두고 게이트 전극(2)을 덮도록 반도체층(5)이 형성되어 있다. 반도체층(5)은 게이트 전극(2)을 덮는 이외에도 게이트선(Gup, Gdown) 위에도 형성되어 게이트선(Gup, Gdown)과 데이터선(D)의 단락을 방지하는 역할을 한다. 반도체층(5)을 이루는 물질은 일반적으로 비정질 규소 또는 다결정 규소이다.The semiconductor layer 5 is formed to cover the gate electrode 2 with the gate insulating layer 4 interposed therebetween. A semiconductor layer 5, in addition to covering the gate electrodes 2 are formed also on the gate lines (G up, G down) and serves to prevent short-circuiting of the gate line (G up, G down) and the data line (D). The material constituting the semiconductor layer 5 is generally amorphous silicon or polycrystalline silicon.
반도체층(5) 위에는 반도체와 금속의 옴성 접촉(ohmic contact)을 양호하게 하기 위한 접촉층(contact layer)(6)이 형성되어 있는데, 이는 주로 고농도로 도핑(doping)되어 있는 n+비정질 규소로 이루어져 있다. 제3도에서 접촉층(6)의 패턴은 반도체층(5)과 소스 전극(7) 및 드레인 전극(8)이 겹치는 부분이 된다.A contact layer 6 is formed on the semiconductor layer 5 for good ohmic contact between the semiconductor and the metal, which is mainly made of highly doped n + amorphous silicon. consist of. In FIG. 3, the pattern of the contact layer 6 becomes a portion where the semiconductor layer 5 and the source electrode 7 and the drain electrode 8 overlap each other.
접촉층(6) 위에는 데이터선(D)의 분지(分枝)인 소스 전극(7) 및 이와 분리되어 있는 드레인 전극(8)이 형성되어 있다. 소스 전극(7)은 상부 게이트선(Gup)과 데이터선(D)의 교차점 부근에 위치하기 때문에 제3도에서처럼 상부 게이트선(Gup)의 한 제1 가로부(Gv2)와 중첩되어 있을 수도 있다. 드레인 전극(8)의 한 쪽 끝은 게이트 전극(2)을 사이에 두고 소스 전극(7)과 마주 보고 있고 다른 쪽 끝은 동일 화소열의 상부 화소의 화소 전극(10)과 연결되어 있으며 하부 게이트선(Gdown)과 중첩되어 있다. 예를 들면, 제3도에서, 화소(PX2)의 드레인 전극(8)은 동일 화소열의 상부 화소인 화소(PX1)의 화소 전극(10)과 연결되어 있고 화소(PX1)의 화소 전극(10) 아래에 위치하는 하부 게이트선(Gdown)과 중첩되어 있다.On the contact layer 6, the source electrode 7 which is the branch of the data line D, and the drain electrode 8 separated from this are formed. Since the source electrode 7 is located near the intersection of the upper gate line G up and the data line D, the source electrode 7 overlaps the first horizontal portion G v2 of the upper gate line G up as shown in FIG. 3. There may be. One end of the drain electrode 8 faces the source electrode 7 with the gate electrode 2 interposed therebetween, and the other end is connected to the pixel electrode 10 of the upper pixel of the same pixel column and has a lower gate line. Overlaid with (G down ). For example, in FIG. 3, the drain electrode 8 of the pixel PX2 is connected to the pixel electrode 10 of the pixel PX1, which is the upper pixel of the same pixel column, and the pixel electrode 10 of the pixel PX1. It overlaps with the lower gate line G down positioned below.
드레인 전극(8)과 호소 전극(10)의 접촉부 및 패드(도시하지 않음)를 제외한 부분 위에는 전면적으로 보호막(9)이 덮여 있고, 보호막(9) 위에는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 된 화소 전극(10)이 형성되어 있다.A passivation layer 9 is covered on the entire surface of the drain electrode 8 and the contact electrode 10 except for a contact portion and a pad (not shown), and a transparent conductive material such as indium tin oxide (ITO) on the passivation layer 9. The pixel electrode 10 is formed.
이러한 평판 표시 장치, 특히 액정 표시 장치용 박막 트랜지스터 기판에는 앞에서 설명한 바와 같이 화소에 신호를 공급하는 게이트선 및 데이터선 따위의 배선이 형성되어 있는데, 이러한 배선들은 그 배선이 통과하는 지역의 지형학적인 특성이나, 후속하는 열처리 공정 및 식각 공정 등 제작 과정에서 끊어지거나 단락이 되기 쉽다. 배선이 끊어지면 화소에 필요한 신호를 적절하게 인가할 수 없으므로 표시 장치로서의 역할을 제대로 수행할 수 없다.As described above, a thin film transistor substrate for a flat panel display device, particularly a liquid crystal display device, has wirings such as gate lines and data lines for supplying signals to the pixels. However, it is easy to break or short-circuit in the manufacturing process such as the subsequent heat treatment process and etching process. If the wiring is broken, a signal necessary for the pixel cannot be applied properly, and thus, the display device cannot function properly.
한편, 제3도와 같은 게이트선(Gup, Gdown, 1a, 1b) 구조를 가진 액정 표시 장치의 경우에는 게이트선(Gup, Gdown, 1a, 1b)의 단선은 쉽게 치유될 수 있으나, 데이터선(D)이 단선되는 경우에는 단선된 지점 이하의 화소에는 화상 신호를 전달할 수 없고, 박막 트랜지스터의 불량 등으로 인하여 화소 전극에 화상 신호가 전달되지 못하는 등 화소에 결함이 발생하는 경우에 수리가 불가능하다는 문제점이 있다.On the other hand, the third help of disconnection of the gate line (G up, G down, 1a , 1b) for the liquid crystal display device having a structure, a gate line (G up, G down, 1a , 1b) is, but can be easily cured, In the case where the data line D is disconnected, the image signal cannot be transmitted to the pixels below the disconnected point, and when a defect occurs in the pixel such as the image signal cannot be transmitted to the pixel electrode due to a defect in the thin film transistor, etc. There is a problem that is impossible.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 공정 수를 증가하거나, 개구율을 감소시키지 않고도 화소 결함을 수리하는 것이 그 과제이다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and the problem is to repair pixel defects without increasing the number of processes or reducing the aperture ratio.
이러한 과제를 해결하기 위하여 본 발명에서는 제3도의 종래 기술에 기초하여 제3도의 구조를 변형한 상태에서 보조 신호선 등을 이용하여 화소 결함을 치유하는 것이다.In order to solve this problem, the present invention is to heal pixel defects using an auxiliary signal line or the like in the state in which the structure of FIG. 3 is modified based on the prior art of FIG.
본 발명에 따른 액정 표시 장치의 화소 결함 수리 방법은 다음과 같다.The pixel defect repair method of the liquid crystal display according to the present invention is as follows.
먼저 수리의 대상이 되는 액정 표시 장치의 구조는 다음과 같다. 주사 신호가 공급되는 상부 및 하부 게이트선은 각 화소 영역의 상하 경계를 각각 이루고, 보조 게이트선이 각 화소 영역의 좌우 경계를 이루고 있으며, 각 화소 영역의 사이에는 화상 신호가 공급되는 데이터선이 상부 및 하부 게이트선과 절연되어 교차한다. 화소 영역 안에는 투명한 도전 물질로 이루어진 화소 전극이 형성되어 있으며, 상부 게이트선과 연결되어 있는 게이트와 데이터선과 연결되어 있는 소소 및 상기 화소 전극과 연결되어 있는 드레인을 갖춘 트랜지스터가 형성되어 있다. 이러한 액정 표시 장치에 화소 결함이 발생하면, 화소 결함이 발생한 화소 영역의 화소 전극을 보조 게이트선을 통하여 게이트선 또는 데이터선과 연결하여 주사 신호 또는 화상 신호가 화소 전극에 항상 공급되도록 한다.First, the structure of the liquid crystal display device to be repaired is as follows. The upper and lower gate lines to which the scan signal is supplied form upper and lower boundaries of each pixel area, and the auxiliary gate lines form a left and right boundary of each pixel area, and a data line to which an image signal is supplied is upper between each pixel area. And insulate and cross the lower gate line. A pixel electrode made of a transparent conductive material is formed in the pixel area, and a transistor having a gate connected to the upper gate line and a source connected to the data line and a drain connected to the pixel electrode is formed. When a pixel defect occurs in the liquid crystal display, the pixel electrode of the pixel region where the pixel defect occurs is connected to a gate line or a data line through an auxiliary gate line so that a scan signal or an image signal is always supplied to the pixel electrode.
이 보조 게이트선은 게이트선과 연결되어 있고 화소 전극과는 절연 물질을 매개로 중첩되어 있을 수 있으며, 이 때 보조 게이트선과 상기 화소 전극의 중첩점을 단락시켜 상기 화소 전극과 상기 게이트선을 연결할 수 있다.The auxiliary gate line may be connected to the gate line and may overlap the pixel electrode through an insulating material. In this case, the pixel electrode and the gate line may be connected by shorting an overlapping point between the auxiliary gate line and the pixel electrode. .
이와는 달리 보조 게이트선은 화소 전극 및 데이터선과 각각 절연 물질을 매개로 중첩되어 있을 수 있으며, 이 때에는 보조 게이트선과 화소 전극의 중첩점 및 보조 게이트선과 데이터선의 중첩점을 단락시켜 화소 전극과 게이트선을 연결한다. 여기에서 액정 표시 장치에는 보조 게이트선과 화소 전극의 중첩점에서 보조 게이트선과 화소 전극의 사이에 절연체를 매개로 데이터선과 동일한 물질로 형성되어 있는 연결체를 더 포함할 수 있으며, 이 때 보조 게이트선과 화소 전극의 연결은 연결체를 통하여 이루어지도록 한다. 이 때 보조 게이트선은 게이트선과 연결되어 있는 경우도 있으며, 이 경우 보조 게이트선을 게이트선으로부터 분리하는 단계를 거쳐야 한다.Alternatively, the auxiliary gate line may overlap the pixel electrode and the data line with an insulating material, respectively. In this case, the pixel electrode and the gate line may be shorted by overlapping the overlapping point of the auxiliary gate line and the pixel electrode and the overlapping point of the auxiliary gate line and the data line. Connect. The liquid crystal display may further include a connector formed between the auxiliary gate line and the pixel electrode at the overlapping point between the auxiliary gate line and the pixel electrode, and formed of the same material as the data line through an insulator. The connection of the electrodes is made through the connecting body. In this case, the auxiliary gate line may be connected to the gate line, and in this case, the auxiliary gate line should be separated from the gate line.
또한, 위의 액정 표시 장치는, 절연체를 매개로 보조 게이트선과 및 화소 전극과 각각 중첩되어 있고 데이터선과 동일한 물질로 이루어진 연결 수단을 더 포함하고, 보조 게이트선이 데이터선과 절연 물질을 매개로 중첩되어 있는 경우가 있으며, 이 때에는 보조 게이트선과 연결 수단의 중첩점, 연결 수단과 화소 전극의 중첩점 및 보조 게이트선과 데이터선의 중첩점을 단락시켜 화소 전극과 게이트선을 연결한다. 여기에서 보조 게이트선은 게이트선과 연결되어 있는 경우가 있으며, 이 경우 보조 게이트선을 게이트선으로부터 분리하는 단계를 거친다.In addition, the liquid crystal display device further includes connecting means each overlapping the auxiliary gate line and the pixel electrode through an insulator and made of the same material as the data line, and the auxiliary gate line overlaps the data line and the insulating material. In this case, the overlapping point of the auxiliary gate line and the connecting means, the overlapping point of the connecting means and the pixel electrode, and the overlapping point of the auxiliary gate line and the data line are shorted to connect the pixel electrode and the gate line. In this case, the auxiliary gate line may be connected to the gate line, and in this case, the auxiliary gate line is separated from the gate line.
위의 여러 가지 경우에 보조 게이트선은 알루미늄으로, 화소 전극은 ITO로 이루어져 있을 수 있다.In various cases, the auxiliary gate line may be made of aluminum, and the pixel electrode may be made of ITO.
이와 같이 화소 결함이 발생하면 화소 결함이 발생한 화소 영역의 화소 전극과 게이트선 또는 데이터선을 연결함으로써 화소 전극에 항상 신호가 인가되어 결함이 발생한 화소가 밝게 보이는 것은 방지할 수 있다.As such, when a pixel defect occurs, a signal is always applied to the pixel electrode by connecting the pixel electrode of the pixel region in which the pixel defect occurs to the gate line or the data line, thereby preventing the defective pixel from appearing bright.
그러면, 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명에 따른 액정 표시 장치의 실시예를 아래에서 상세히 설명한다.Hereinafter, embodiments of the liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.
먼저 본 발명의 제1 실시예에 적용되는 액정 표시 장치의 배선 구조를 설명한다.First, the wiring structure of the liquid crystal display device applied to the first embodiment of the present invention will be described.
제5도는 본 발명의 제1 실시예에 따른 행렬형 액정 표시 장치용 기판의 화소 구조를 도시한 배치도이다.5 is a layout view illustrating a pixel structure of a substrate for a matrix type liquid crystal display device according to a first exemplary embodiment of the present invention.
제5도에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 행렬형 액정 표시 장치용 기판에서는, 왼쪽 보조 게이트선(1a)이 상부 게이트선(Gup)과 분리되어 있고, 위 끝이 왼쪽으로 꺾어져 이루어진 연결부(51)가 왼 쪽 화소의 데이터선(D)에 중첩되도록 형성되어 있으며, 아래 끝은 왼 쪽으로 휘어져 데이터선(D)과 중첩되도록 하부 게이트선(Gdown)과 연결되어 있다. 화소 전극(10)은 왼 쪽 보조 게이트선(1a)과 중첩되어 있으나 아래 끝 부분에서는 안 쪽으로 약간 들어가 있어 중첩되지 않는다. 여기에서 데이터선(D)과 연결부(51)는 제4도의 게이트 산화막(3) 및 게이트 절연층(4)을 사이에 두고 있다. 기타 다른 부분은 제3도 및 제4도의 구조와 유사하다.As shown in FIG. 5, in the matrix liquid crystal display substrate according to the first embodiment of the present invention, the left auxiliary gate line 1a is separated from the upper gate line G up , and the upper end thereof is The connection part 51 bent to the left is formed to overlap the data line D of the left pixel, and the lower end thereof is bent to the left to be connected to the lower gate line G down to overlap the data line D. have. The pixel electrode 10 overlaps with the left auxiliary gate line 1a but slightly enters inward from the lower end portion thereof and does not overlap. Here, the data line D and the connection portion 51 sandwich the gate oxide film 3 and the gate insulating layer 4 of FIG. The other parts are similar to the structures of FIGS. 3 and 4.
그러면 본 실시예와 같은 액정 표시 장치에서 화소 결함의 수리 방법을 살표보자.Next, a method of repairing pixel defects in the liquid crystal display of the present embodiment will be described.
제6도 내지 제8도는 본 실시예에 따른 액정 표시 장치용 기판에서 화소 결함이 발생한 경우의 수리 방법을 나타낸 도면이다.6 to 8 are diagrams showing a repair method when a pixel defect occurs in the liquid crystal display substrate according to the present embodiment.
제6도는 가장 간단한 수리 방법으로서 이른바 오프형(off-type) 수리 방법을 나타낸 도면이다. 이 방법에서는 화소 결함이 발생한 화소(PX3)의 화소 전극(10) 및 이와 중첩되어 있는 왼 쪽 보조 게이트선(1a)을 레이저로 단락(a)시켜 주사 신호가 화소 전극(10)에 인가되도록 하는 것이다.6 is a diagram showing a so-called off-type repair method as the simplest repair method. In this method, the pixel electrode 10 of the pixel PX3 in which the pixel defect occurs and the left auxiliary gate line 1a overlapping the same are short-circuited with a laser so that a scan signal is applied to the pixel electrode 10. will be.
이 경우에는 수리 방법이 간단하다는 장점이 있는 반면에, ITO로 이루어진 화소 전극(10)과 알루미늄으로 이루어진 왼 쪽 보조 게이트선(1a)이 접촉하기 때문에 알루미늄과 ITO가 화학 반응을 일으키기 쉽다. 그뿐 아니라 화소 전극에 고전압이 게이트 전압이 인가되므로 액정 분자가 열화되어 수리 후에 화소 결함이 재발할 가능성이 높다는 문제점이 있다.In this case, while the repair method is simple, aluminum and ITO tend to cause chemical reactions because the pixel electrode 10 made of ITO and the left auxiliary gate line 1a made of aluminum come into contact with each other. In addition, since a high voltage gate voltage is applied to the pixel electrode, there is a problem that the liquid crystal molecules deteriorate and the pixel defect is likely to recur after repair.
제7도는 이른바 D형 수리 방법을 나타낸 도면으로서, 화소 결함이 발생한 화소(PX1)와 연결되어 있는 박막 트랜지스터의 드레인 전극(8)과 게이트 전극(2), 게이트 전극(2)과 소스 전극(7)을 각각 단락(a, b)시키고, 게이트 전극(2)을 양 쪽과 연결되어 있는 상부 게이트선(Gup)을 절단(c, d)한다. 그러면, 데이터선(D)으로부터의 화상 신호가 직접 화소 전극(10)으로 전달된다.FIG. 7 is a diagram showing a so-called D-type repairing method, wherein the drain electrode 8, the gate electrode 2, the gate electrode 2, and the source electrode 7 of the thin film transistor connected to the pixel PX1 having a pixel defect occur. ) Are shorted (a, b), respectively, and the upper gate line G up connecting the gate electrode 2 to both sides is cut (c, d). The image signal from the data line D is then transferred directly to the pixel electrode 10.
이러한 방법을 사용하면 화상 신호가 화소 전극에 인가되기 때문에 오프형에 비하여 액정 분자의 열화 가능성이 적으나, 박막 트랜지스터 주위의 게이트선을 절단해야 하므로 번거롭고, 절단할 때에 발생하는 배선 파편들이 인접한 화소 전극으로 튀어 따른 화소 전극을 유발할 수 있다. 뿐만 아니라 박막 트랜지스터 자체가 끊어진 경우에는 수리가 불가능하다.In this method, since the image signal is applied to the pixel electrode, the liquid crystal molecules are less likely to deteriorate than the off type. However, since the gate lines around the thin film transistors need to be cut off, the wiring fragments generated during cutting are adjacent to the pixel electrode. This may cause a pixel electrode to bounce off. In addition, repair of the thin film transistor itself is impossible.
제8도는 본 실시예에 따른 또다른 수리 방법을 나타낸 도면으로서, 화소 결함이 발생한 화소(PX3)의 왼 쪽 보조 게이트선(1a)의 연결부(51)와 데이터선(D), 왼 쪽 보조 게이트선(1a)과 화소 전극(10)을 각각 단락(a, b)시킨 다음, 왼 쪽 보조 게이트선(1a)과 하부 게이트선(Gdown)의 연결점 좌우의 하부 게이트선(Gdown)을 각각 절단(d, e)하여 하부 게이트선(Gdown)으로부터 왼 쪽 보조 게이트선(1a)을 분리한다. 필요한 경우에는 왼 쪽 보조 게이트선(1a)과 데이터선(D)을 단락(c)시킬 수도 있다. 그러면, 화소 전극(10)에는 왼 쪽 보조 게이트선(1a)을 통하여 화상 신호가 인가된다.FIG. 8 is a view showing another repairing method according to the present embodiment, wherein the connecting portion 51 of the left auxiliary gate line 1a and the data line D and the left auxiliary gate of the pixel PX3 in which the pixel defect has occurred are shown in FIG. Shorting the lines 1a and the pixel electrode 10, respectively, and then shorting the lower gate line G down to the left and right of the connection point between the left auxiliary gate line 1a and the lower gate line G down , respectively. The left auxiliary gate line 1a is separated from the lower gate line G down by cutting d and e. If necessary, the left auxiliary gate line 1a and the data line D may be shorted (c). Then, an image signal is applied to the pixel electrode 10 through the left auxiliary gate line 1a.
이 경우 화소 전극(10)에 화상 신호가 인가되므로 화소 결함이 재발하지 않으며 수리도 용이하다.In this case, since an image signal is applied to the pixel electrode 10, pixel defects do not recur and repair is easy.
다음, 본 발명의 제2 실시예에 적용되는 배선 구조를 설명한다.Next, a wiring structure applied to the second embodiment of the present invention will be described.
제9도는 본 발명의 제2 실시예에 따른 액정 표시 장치용 기판의 화소 구조를 도시한 배치도이다.9 is a layout view illustrating a pixel structure of a substrate for a liquid crystal display according to a second exemplary embodiment of the present invention.
제9도에 도시한 바와 같이, 본 발명의 제2 실시예에 따른 행렬형 액정 치용 기판에서는, 오른 쪽 보조 게이트선(1b)이 상부 게이트선(Gup)과 분리되어 있고, 위 끝이 오른 쪽으로 꺾어져 이루어진 연결부(51)가 데이터선(D)에 중첩되도록 형성되어 있다. 여기에서 데이터선(D)과 연결부(51)는 제4도의 게이트 산화막(3) 및 게이트 절연층(4)을 사이에 두고 있다. 기타 다른 부분은 제3도 및 제4도의 구조와 유사하다.As shown in FIG. 9, in the matrix type liquid crystal dental substrate according to the second embodiment of the present invention, the right auxiliary gate line 1b is separated from the upper gate line G up , and the upper end is right. The connection part 51 bent toward the side is formed so as to overlap the data line D. FIG. Here, the data line D and the connection portion 51 sandwich the gate oxide film 3 and the gate insulating layer 4 of FIG. The other parts are similar to the structures of FIGS. 3 and 4.
제10도는 본 실시예에 액정 표시 장치의 수리 방법을 나타낸 도면으로서, 화소 결함이 발생한 화소(PX1)의 오른 쪽 보조 게이트선(1b)의 연결부(51)와 데이터선(D), 오른 쪽 보조 게이트선(1b)과 화소 전극(10)을 각각 단락(a, b)시킨 다음, 오른 쪽 보조 게이트선(1b)과 하부 게이트선(Gdown)의 연결점 좌우의 하부 게이트선(Gdown)을 각각 절단(d, e)하여 하부 게이트선(Gdown)으로부터 오른 쪽 보조 게이트선(1b)을 분리한다. 그러면, 화소 전극(10)에는 오른 쪽 보조 게이트선(1b)을 통하여 화상 신호가 인가된다.FIG. 10 is a view showing a repairing method of the liquid crystal display device according to the present embodiment, wherein the connection part 51 of the right auxiliary gate line 1b of the pixel PX1 having the pixel defect, the data line D, and the right auxiliary support are shown in FIG. After the gate line 1b and the pixel electrode 10 are shorted (a, b), respectively, the lower gate line G down to the left and right of the connection point between the right auxiliary gate line 1b and the lower gate line G down is connected. The right auxiliary gate line 1b is separated from the lower gate line G down by cutting d and e, respectively. Then, an image signal is applied to the pixel electrode 10 through the right auxiliary gate line 1b.
이 경우 화소 전극(10)에 화상 신호가 인가되므로 화소 결함이 재발하지 않으며 수리도 용이하다.In this case, since an image signal is applied to the pixel electrode 10, pixel defects do not recur and repair is easy.
다음, 본 발명이 제3 실시예에 적용되는 배선 구조를 설명한다.Next, a wiring structure to which the present invention is applied to the third embodiment will be described.
제11도는 본 발명의 제3 실시예에 따른 액정 표시 장치용 기판의 화소 구조를 도시한 배치도이다.FIG. 11 is a layout view illustrating a pixel structure of a substrate for a liquid crystal display according to a third exemplary embodiment of the present invention.
제11도에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 행렬형 액정 표시 장치용 기판은 제5도에 도시한 제1 실시예에서의 기판의 구조와 유사하나, 왼 쪽 보조 게이트선(1a)과 화소 전극(10)의 사이에 따로 단락을 위한 제2 연결부(52 또는 53)가 데이터선(D)과 동일한 물질로 형성되어 있다는 점이 다르다. 단면을 보면, 왼 쪽 보조 게이트선(1a)과 제2 연결부(52)의 사이에는 게이트 절연층(제4도의 도면 부호 4)이 있고, 제2 연결부(52)와 화소 전극(10)의 사이에는 보호막(제4도의 도면 부호 9)이 개재되어 있다. 이 때 제2 연결부(52 또는 53)의 위치는 변화가 가능한데, 도면 부호 52의 경우에는 왼 쪽 보조 게이트선(1a), 제2 연결부(52), 화소 전극(10)이 수직으로 형성되어 세 요소의 중첩점이 일치하는 경우이고, 도면 부호 53의 경우에는 왼 쪽 보조 게이트선(1a)과 제2 연결부(53)의 중첩점과 제2 연결부(53)와 화소 전극(10)의 중첩점이 다른 경우이다.As shown in FIG. 11, the matrix liquid crystal display substrate according to the third embodiment of the present invention is similar to the structure of the substrate in the first embodiment shown in FIG. The difference between the first connection portion 52 or 53 for shorting is formed between the first electrode and the pixel electrode 10 by the same material as that of the data line D. FIG. In cross section, there is a gate insulating layer (reference numeral 4 in FIG. 4) between the left auxiliary gate line 1a and the second connection portion 52, and between the second connection portion 52 and the pixel electrode 10. A protective film (9 in FIG. 4) is interposed therebetween. In this case, the position of the second connector 52 or 53 may be changed. In the case of reference numeral 52, the left auxiliary gate line 1a, the second connector 52, and the pixel electrode 10 are vertically formed. The overlapping points of the elements coincide with each other, and in the case of reference numeral 53, the overlapping point of the left auxiliary gate line 1a and the second connector 53 is different from the overlapping point of the second connector 53 and the pixel electrode 10. If it is.
본 실시예와 같은 액정 표시 장치에서 화소 결함의 수리 방법은 제8도의 경우와 근본적으로 동일하다. 다만, 유의할 점은 결함이 발생한 화소(PX3)의 왼 쪽 보조 게이트선(1a)과 화소 전극을 단락시킬 때, 제2 연결부(52)가 형성되어 있는 지점에서 단락시킨다는 점이다.In the liquid crystal display device as in the present embodiment, the pixel defect repair method is essentially the same as that in FIG. It should be noted, however, that when the left auxiliary gate line 1a of the defective pixel PX3 and the pixel electrode are short-circuited, they are short-circuited at the point where the second connection portion 52 is formed.
즉, 제12도에서와 같이 왼 쪽 보조 게이트선(1a), 제2 연결부(52), 화소 전극(10)의 중첩점(b)이 일치하는 경우에는, 한 번의 레이저 조사를 통하여 왼 쪽 보조 게이트선(1a)과 화소 전극(10)을 제2 연결부(52)를 매개로 하여 단락(b)시킨다. 반면, 제13도에서와 같이 왼 쪽 보조 게이트선(1a)과 제2 연결부(53)의 중첩점(f)과 제2 연결부(53)와 화소 전극(10)의 중첩점(g)이 다른 경우에는 각 중첩점(f, g)에 각각 레이저를 조사하여 왼 쪽 보조 게이트선(1a)과 제2 연결부(53), 그리고 제2 연결부(53)와 화소 전극(10)을 각각 단락(f, g)시킨다.That is, as shown in FIG. 12, when the left auxiliary gate line 1a, the second connection portion 52, and the overlapping point b of the pixel electrode 10 coincide with each other, the left auxiliary gate is provided through one laser irradiation. The gate line 1a and the pixel electrode 10 are short-circuited b via the second connection portion 52. On the other hand, as shown in FIG. 13, the overlapping point f of the left auxiliary gate line 1a and the second connector 53 is different from the overlapping point g of the second connector 53 and the pixel electrode 10. In this case, each of the overlapping points f and g is irradiated with a laser to short-circuit the left auxiliary gate line 1a and the second connection part 53, and the second connection part 53 and the pixel electrode 10, respectively. , g).
이 경우 왼 쪽 보조 게이트선(1a)과 화소 전극(10)이 직접 접촉하지 않고 중간에 있는 제2 연결부(52)를 통하여 접촉하므로 알루미늄과 ITO의 접촉으로 인한 화학 반응이 나타나지 않아 제8도 및 제10도의 경우에 비하여 수리가 완전하다는 이점이 있다.In this case, since the left auxiliary gate line 1a and the pixel electrode 10 are not in direct contact with each other but through the second connection portion 52 in the middle, no chemical reaction occurs due to the contact between aluminum and ITO. Compared to the case of FIG. 10, there is an advantage that the repair is complete.
마지막으로, 본 발명의 제4 실시예에 적용되는 배선 구조를 설명한다.Finally, the wiring structure applied to the fourth embodiment of the present invention will be described.
제14도는 본 발명의 제4 실시예에 따른 액정 표시 장치용 기판의 화소 구조를 도시한 배치도이다.FIG. 14 is a layout view illustrating a pixel structure of a substrate for a liquid crystal display according to a fourth exemplary embodiment of the present invention.
제14도에 도시한 바와 같이, 본 발명의 제4 실시예에 따른 행렬형 액정 표시 장치용 기판은 제5도에 도시한 제1 실시예에서의 기판의 구조와 유사하나, 왼 쪽 보조 게이트선(1a)의 상부 게이트선(Gup)뿐 아니라 하부 게이트선(Gdown)으로부터도 분리되어 있으며 하부 게이트선(Gdown)으로부터 분리된 왼 쪽 보조 게이트선(1a)의 한 끝은 데이터선(D)과 중첩되는 제2 연결부(53)를 가진다는 점이 다른다. 나머지 구조는 제5도에 도시한 것과 동일하다.As shown in FIG. 14, the matrix liquid crystal display substrate according to the fourth embodiment of the present invention is similar to the structure of the substrate in the first embodiment shown in FIG. One end of the left auxiliary gate line 1a separated from the lower gate line G down as well as the upper gate line G up of (1a) is separated from the lower gate line G down . The difference is that it has a second connecting portion 53 which overlaps with D). The rest of the structure is the same as shown in FIG.
그러면 본 실시예와 같은 액정 표시 장치에서 화소 결함의 수리 방법을 살표보자.Next, a method of repairing pixel defects in the liquid crystal display of the present embodiment will be described.
제15도는 본 실시예에 따른 액정 표시 장치용 기판에서 화소 결함이 발생한 경우의 수리 방법을 나타낸 도면이다.FIG. 15 is a diagram illustrating a repair method when a pixel defect occurs in the liquid crystal display substrate according to the present embodiment.
본 실시예에 따른 수리 방법도 근본적으로는 제8도에서의 수리 방법과 유사하다. 즉, 제15도에서와 같이 제1 연결부(51)와 데이터선(D)을 단락(a)시키고 다시 제1 연결부(51)와 연결되어 있는 왼 쪽 보조 게이트(1a)과 화소 전극(10)을 단락시킨다. 다만, 제8도에서와는 달리 왼 쪽 보조 게이트선(1a)이 상부 및 하부 게이트선(Gup, Gdown)과 분리되어 있기 때문에 따로 절단 과정을 거칠 필요가 없다.The repair method according to the present embodiment is also fundamentally similar to the repair method in FIG. That is, as shown in FIG. 15, the left auxiliary gate 1a and the pixel electrode 10 which are short-circuited by the first connection part 51 and the data line D and are connected to the first connection part 51 again. Short circuit. However, unlike in FIG. 8, since the left auxiliary gate line 1a is separated from the upper and lower gate lines G up and G down , it does not need to be separately cut.
여기에서도 제11도에서처럼 왼 쪽 보조 게이트선(1a)과 화소 전극(10)의 사이에 데이터선(d)과 동일한 물질로 패턴을 남겨 둘 수도 있다. 이렇게 하면, 알루미늄과 ITO가 접촉하는 것을 피할 수 있어 더욱 완전한 수리가 될 수 있다.Here, as shown in FIG. 11, the pattern may be left between the left auxiliary gate line 1a and the pixel electrode 10 with the same material as the data line d. This avoids contact between aluminum and ITO, resulting in a more complete repair.
이와 같이, 본 실시예에서는 공정 수를 증가하거나, 개구율을 감소시키지 않고도, 효율적으로 화소 결함을 수리하며, 화소 결함의 재발을 방지할 수 있다.As described above, in the present embodiment, the pixel defects can be repaired efficiently and the recurrence of the pixel defects can be prevented without increasing the number of steps or decreasing the aperture ratio.
Claims (12)
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031403A KR100200359B1 (en) | 1996-07-30 | 1996-07-30 | Method for repairing pixel defect of lcd device |
TW085113284A TW317629B (en) | 1995-11-01 | 1996-10-30 | |
EP96307898A EP0772183B1 (en) | 1995-11-01 | 1996-10-31 | Matrix-type display capable of being repaired by pixel unit and a repair method therefor |
DE69636380T DE69636380T2 (en) | 1995-11-01 | 1996-10-31 | Display device in active matrix design |
US08/742,969 US6100948A (en) | 1995-11-01 | 1996-11-01 | Matrix-type display capable of being repaired by pixel unit and a repair method therefor |
JP30724296A JP4070834B2 (en) | 1995-11-01 | 1996-11-01 | Matrix type display device, data line disconnection repair method, and liquid crystal display device pixel defect repair method |
US10/436,975 US6888589B2 (en) | 1995-11-01 | 2003-07-28 | Matrix-type display capable of being repaired by pixel unit and a repair method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960031403A KR100200359B1 (en) | 1996-07-30 | 1996-07-30 | Method for repairing pixel defect of lcd device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980010567A KR980010567A (en) | 1998-04-30 |
KR100200359B1 true KR100200359B1 (en) | 1999-06-15 |
Family
ID=19468065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960031403A Expired - Fee Related KR100200359B1 (en) | 1995-11-01 | 1996-07-30 | Method for repairing pixel defect of lcd device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100200359B1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100552295B1 (en) * | 1998-07-29 | 2006-05-10 | 삼성전자주식회사 | Liquid crystal display and pixel defect repair method |
KR100623981B1 (en) * | 1999-07-16 | 2006-09-13 | 삼성전자주식회사 | Thin film transistor substrate for liquid crystal display device and manufacturing method thereof |
KR100750921B1 (en) * | 2001-04-03 | 2007-08-22 | 삼성전자주식회사 | Thin-film transistor substrate for liquid crystal display device with repair structure, manufacturing method and repair method |
KR100740932B1 (en) * | 2001-04-20 | 2007-07-19 | 삼성전자주식회사 | Thin Film Transistor Substrate, Method of Manufacturing the Same, and Liquid Crystal Display Device |
-
1996
- 1996-07-30 KR KR1019960031403A patent/KR100200359B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR980010567A (en) | 1998-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4070834B2 (en) | Matrix type display device, data line disconnection repair method, and liquid crystal display device pixel defect repair method | |
US6778233B2 (en) | Method for darkening pixel | |
US7291860B2 (en) | Thin film transistor array panel | |
US8188479B2 (en) | Pixel electrode structure having via holes disposed on common line with high display quality | |
US6313889B1 (en) | Matrix-type display device capable of being repaired in pixel unit | |
KR100962793B1 (en) | Active matrix substrate and liquid crystal display | |
JP4636820B2 (en) | Thin film transistor array panel and method of repairing liquid crystal display device including the same | |
JP2005242307A (en) | Active matrix substrate and display device | |
US6384878B1 (en) | Liquid crystal display having an electrostatic protection circuit | |
US20040046917A1 (en) | Liquid crystal display device | |
JP3272028B2 (en) | Electronic circuit | |
US5731854A (en) | Method of effectively dispersing static electricity in LCD production by placing a short line in the end region of one substrate which extends beyond the other substrate | |
KR100612992B1 (en) | Thin film transistor substrate for liquid crystal display and repair method thereof | |
KR100200359B1 (en) | Method for repairing pixel defect of lcd device | |
JPH0279026A (en) | Liquid crystal display element | |
US7480431B2 (en) | Thin film transistor array substrate and liquid crystal display devices | |
KR0158641B1 (en) | Matrix display with repairable repair structure in units of pixels | |
KR0182051B1 (en) | Matrix display with repairable structure in pixels | |
JP2009151094A (en) | Display device | |
KR100488942B1 (en) | Tft-lcd with dummy pattern serving both as light shielding and repair | |
JP3519275B2 (en) | Active matrix type liquid crystal display | |
JP3418684B2 (en) | Active matrix type liquid crystal display | |
JP2004021087A (en) | Liquid crystal display device and method of manufacturing the same | |
KR950004218B1 (en) | Matrix address display unit and manufacturing method therefor | |
KR100885839B1 (en) | Liquid crystal display element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960730 |
|
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960730 Comment text: Request for Examination of Application |
|
PG1501 | Laying open of application | ||
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19990218 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19990310 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 19990311 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20020207 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20030207 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20040206 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20050202 Start annual number: 7 End annual number: 7 |
|
PR1001 | Payment of annual fee |
Payment date: 20060207 Start annual number: 8 End annual number: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20070228 Start annual number: 9 End annual number: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20080227 Start annual number: 10 End annual number: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20090303 Start annual number: 11 End annual number: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20100216 Start annual number: 12 End annual number: 12 |
|
FPAY | Annual fee payment |
Payment date: 20110215 Year of fee payment: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20110215 Start annual number: 13 End annual number: 13 |
|
LAPS | Lapse due to unpaid annual fee | ||
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20130209 |