[go: up one dir, main page]

KR100198993B1 - Packaging process and package apparatus of semiconductor - Google Patents

Packaging process and package apparatus of semiconductor Download PDF

Info

Publication number
KR100198993B1
KR100198993B1 KR1019960053530A KR19960053530A KR100198993B1 KR 100198993 B1 KR100198993 B1 KR 100198993B1 KR 1019960053530 A KR1019960053530 A KR 1019960053530A KR 19960053530 A KR19960053530 A KR 19960053530A KR 100198993 B1 KR100198993 B1 KR 100198993B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
package
welding surface
semiconductor
sample
Prior art date
Application number
KR1019960053530A
Other languages
Korean (ko)
Other versions
KR19980035250A (en
Inventor
이종홍
송종규
이병용
윤석남
정종원
김은동
Original Assignee
김충환
한국전자주식회사
윤문수
재단법인한국전기연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 한국전자주식회사, 윤문수, 재단법인한국전기연구소 filed Critical 김충환
Priority to KR1019960053530A priority Critical patent/KR100198993B1/en
Publication of KR19980035250A publication Critical patent/KR19980035250A/en
Application granted granted Critical
Publication of KR100198993B1 publication Critical patent/KR100198993B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 대용량 전력용 소자에 사용되는 디스크형 반도체 패키지공정에 관한 것으로서, 애노드전극 상부에 반도체칩과 패키지 케이스를 탑재하고 상기 패키지 케이스 상부에 캐소드전극을 탑재하여 형성된 반도체 패키지를 정렬하고 상기 애노드전극과 상기 패키지 케이스 사이의 웰딩면 및 상기 캐소드전극과 상기 패키지 케이스 사이의 웰딩면을 웰딩하여 이루어지는 반도체 패키지공정에 있어서, 절삭날이 형성된 복수개의 지지대 사이에 상기 반도체 패키지의 상기 웰딩면을 위치시키고 상기 반도체 패키지를 회전시키면서 상기 지지대에 소정의 압력을 가하여 상기 반도체 패키지를 정렬시키는 동시에 상기 웰딩면의 형성된 오염물질을 제거하는 공정을 포함하는 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a disk-type semiconductor package process used for a large-capacity power device, wherein a semiconductor chip and a package case are mounted on an anode electrode and a cathode electrode is mounted on the package case, and the anode electrode And a welding surface between the package case and a welding surface between the cathode electrode and the package case, wherein the welding surface of the semiconductor package is positioned between a plurality of supports having cutting edges. And aligning the semiconductor package by applying a predetermined pressure to the support while rotating the semiconductor package, and simultaneously removing contaminants formed on the welding surface.

따라서, 본 발명은 반도체 패키지공정에서 반도체 패키지의 정렬 및 웰딩면의 산화막 등의 오염물질 제거가 동시에 수행되기 때문에 패키지공정을 단순화시킬 수 있고 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of simplifying the packaging process and improving the reliability of the semiconductor package because the semiconductor package process is carried out at the same time to remove the contaminants such as the alignment of the semiconductor package and the oxide film of the welding surface.

Description

반도체 패키지공정 및 패키지장치Semiconductor package process and package device

본 발명은 반도체 패키지공정 및 패키지장치에 관한 것으로서, 특히 대전력 구동에 사용되는 대용량 반도체소자에 적용되는 반도체 패키지공정 및 패키지장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor packaging process and a packaging apparatus, and more particularly, to a semiconductor packaging process and a packaging apparatus applied to a large capacity semiconductor device used for driving high power.

반도체소자의 패키지의 외형 구조는 회로 및 장치 구성에서의 편리성, 방열 특성 등을 고려한 여러 종류가 있다. 이러한 외형구조에 따라 방열 특성이 제한되므로 정격전류가 제한되어진다. 통상적으로 30A급 이하의 소자는 플라스틱 몰드형이 사용되나 70A급 이상의 대전력용 반도체소자의 경우는 스터드형이나 도 1 에 도시된 바와 같은 단면 구조를 갖는 디스크형이 사용된다.The external structure of the package of the semiconductor device is various in consideration of convenience in the circuit and device configuration, heat dissipation characteristics, and the like. The heat dissipation characteristics are limited according to the external structure so that the rated current is limited. Generally, a plastic mold type is used for devices of class 30A or less, but a stud type or disc type having a cross-sectional structure as shown in FIG. 1 is used for a high power semiconductor device of class 70A or more.

한편, 패키지되는 실리콘칩은 몰리브덴이나 몰리브덴-텅스텐 합금으로 이루어진 열응력 보상판 위에 알루미늄-실리콘 합금을 이용한 용융합금 혹은 브레이징 접합된다.On the other hand, the silicon chip to be packaged is a molten alloy or brazing bonding using an aluminum-silicon alloy on a thermal stress compensation plate made of molybdenum or molybdenum-tungsten alloy.

참고적으로 사이리스터의 경우를 예로 들면, 스터드형은 실리콘칩 윗면 중앙의 게이트면 위에는 단자선이 초음파로 용접되거나 납땜되어 부착된다. 그리고 사이리스터가 동작 중에 있을 때에는 내부의 온도가 많이 올라가므로 절연 피복 재료로는 실리콘고무가 사용되고 있다. 또한 게이트 단자가 빠져나가는 부분은 절연성이 뛰어난 유리 봉합재로 봉합된다. 따라서 단자 재료로는 텅스텐과 같이 전기전도성이 우수하고 유리와의 접합성이 뛰어난 재료가 사용된다. 캐소드면 위에 니켈 등이 도금된 몰리브덴판을 놓고 스프링으로 눌러 압착하거나 캐소드 패턴이 복잡하지 않을 경우에는 브레이징 혹은 고온납땜으로 부착한다. 그러나 전류용량이 커지면 스위칭 시간과 전압상승률 특성 향상을 위하여 캐소드 패턴이 복잡해지므로 땜납 등으로 부착하는 것이 어려워진다. 또한 전극 면적이 커지면 실리콘과 전극 재료 사이에 나타나는 열응력 때문에 캐소드를 접착하는 것 보다 압착방법으로 접착하는 것이 유리하다. 따라서 이러한 구조에서는 애노드 방향으로만 방열시킬 수 있기 때문에 방열특성이 제한되므로 최대 400A 정도의 정격전류로 제한되는 문제점이 있다.For reference, in the case of the thyristors, for example, the stud type is attached to the terminal line is ultrasonically welded or soldered on the gate surface in the center of the upper surface of the silicon chip. When the thyristor is in operation, since the internal temperature increases a lot, silicone rubber is used as the insulating coating material. In addition, the portion where the gate terminal exits is sealed with a glass encapsulation material having excellent insulation. Therefore, as the terminal material, a material such as tungsten having excellent electrical conductivity and excellent bonding property with glass is used. Nickel-plated molybdenum plate is placed on the cathode surface and pressed with springs, or if the cathode pattern is not complicated, it is attached by brazing or high temperature soldering. However, as the current capacity increases, the cathode pattern becomes complicated to improve switching time and voltage rise rate characteristics, and thus it is difficult to attach with solder or the like. In addition, when the electrode area is large, it is advantageous to adhere by a crimping method rather than bonding the cathode because of the thermal stress between the silicon and the electrode material. Therefore, in such a structure, since the heat dissipation characteristics are limited since the heat dissipation is limited to the anode direction, there is a problem of being limited to a rated current of about 400 A at maximum.

디스크형 패키지는 고전압, 대용량 칩의 경우 스터드형과 같은 단면 방열 구조에 탑재하는 것은 불가능하다. 따라서 도 1 의 단면 구조와 같이 양면 방열 구조체 내에 실리콘칩을 실장한다. 이러한 구조는 방열 특성이 뛰어나기 때문에 수 kV, 수 kA 급까지 응용된다. 이 구조는 스터드 구조와 거의 동일하나 캐소드 측이 압착 접착되어 있고 애노드 측은 웰딩되는 구조와 애노드 및 캐소드 양쪽이 웰딩되어 있는 두 가지의 경우가 있다.Disk-type packages cannot be mounted in single-sided heat dissipation structures such as studs for high-voltage, high-capacity chips. Therefore, the silicon chip is mounted in the double-sided heat dissipation structure as in the cross-sectional structure of FIG. 1. This structure has excellent heat dissipation characteristics, so it is applied to several kV and several kA class. This structure is almost the same as the stud structure, but there are two cases in which the cathode side is press-bonded and the anode side is welded, and both the anode and the cathode are welded.

한편, 디스크형 패키지에서 게이트는 스프링으로 눌러지며 단자는 자기질 절연체 면에서 빠져나오도록 되어 있다. 특히, 절연 애관을 통과하는 지점에서의 게이트 단자는 관으로 되어 최종 조립 후 이 관을 통하여 내부를 진공으로 만든 뒤 절연 가스를 채우고 봉합할 수 있도록 되어 있다.On the other hand, in the disc-shaped package, the gate is pressed with a spring and the terminal is forced out of the magnetic insulator face. In particular, the gate terminal at the point passing through the insulated pipe is made into a tube so that after the final assembly, the inside of the tube can be vacuumed to fill and seal the insulating gas.

상기한 바와 같은 디스크형 패키지는 대전력을 구동하는 시스템에 적용되기 때문에 신뢰성 있게 제작되는 것이 매우 중요하다. 디스크형 패키지는 양면 방열체 구조를 갖기 때문에 대전력 소자에 유용하게 적용이 가능한 반면에 소용량의 패키지 구조 보다 복잡하고 사용되는 부품이 많기 때문에 이들 부품들의 조립시에 공정 안정성을 보장하기 위해서는 각각의 재료를 준비하는 단계에서부터 재료의 정렬 및 웰딩 또는 압착의 최종 봉합공정에 이르기까지 공정의 안정성이 매우 중요한 요소가 된다.Since the disk-type package as described above is applied to a system for driving a large power, it is very important to be manufactured reliably. The disk-type package has a double-sided heat sink structure, which can be usefully applied to large power devices. However, the disk-type package is more complicated and has many parts used than the small-capacity package structure. The stability of the process is a very important factor from the preparation of the material to the final sealing process of material alignment and welding or pressing.

한편, 도 2 에 도시된 바와 같이, 웰딩공정에 사용되는 반도체 패키지장치는 챔버 내부에는 샘플 세팅척(38), 샘플위치 정렬레버(42), 샘플 고정지그(40), 웰딩팁(도시되지 않음) 및 챔버입구덮개(도시되지 않음)로 구성되어 있다. 챔버 외부에는 아아크 웰딩에 필요한 아르곤 가스 및 챔버 내부의 압력을 제어할 수 있는 펌핑 시스템 등의 부가적인 장치들(도시되지 않음)이 연결되어 있다. 샘플위치 정렬레버(42)는 3 개의 레버가 샘플을 중심으로 정삼각형으로 배치되어 있으며, 각 레버의 단부에는 자체회전링(44)이 샘플 세팅척(38) 위에 고정된 샘플의 웰딩면(34)에 접촉과 비접촉이 가능하도록 좌우로 움직일 수 있게 되어 있으므로 레버를 접촉시키고 샘플을 회전시키면 샘플위치 정렬레버(42)가 웰딩면(34)을 지지하고 있으므로 샘플이 샘플 세팅척(38)의 중앙에 정확하게 정렬된다. 샘플정렬이 끝나면 샘플 고정지그(40)로 샘플 상부를 일정 압력으로 눌러 샘플이 완전히 고정되도록 한 후 수동으로 웰딩될 면 사이를 균일하게 조정하고 줄(file)을 사용하여 산화막을 제거하기 위해 웰딩면(34)을 약간 갈아낸다. 이어서 챔버입구덮개를 닫고 펌핑 시스템을 동작시켜 챔버 내부의 압력을 조절한 후 웰딩 팁을 일정 간격으로 웰딩면(34)에 세팅하고 샘플 세팅척(38)을 회전시키면서 아르곤 아아크 웰딩을 실시하게 된다.On the other hand, as shown in Figure 2, the semiconductor package device used in the welding process, the sample setting chuck 38, the sample position alignment lever 42, the sample fixing jig 40, the welding tip (not shown) inside the chamber ) And chamber inlet cover (not shown). Outside the chamber are connected additional devices (not shown), such as an argon gas for arc welding and a pumping system to control the pressure inside the chamber. The sample position alignment lever 42 has three levers arranged in an equilateral triangle around the sample, and at the end of each lever, a welding surface 34 of a sample having a self-rotating ring 44 fixed on the sample setting chuck 38. It is able to move from side to side to allow contact and non-contact. Therefore, when the lever is contacted and the sample is rotated, the sample position alignment lever 42 supports the welding surface 34 so that the sample is in the center of the sample setting chuck 38. Aligned correctly. After the sample is aligned, the sample holding jig 40 is pressed at the upper part of the sample to a certain pressure so that the sample is completely fixed, and then evenly adjusted between the surfaces to be manually welded and the welding surface to remove the oxide film using a file. Grind slightly (34). Subsequently, the chamber inlet cover is closed and the pumping system is operated to adjust the pressure in the chamber, and then argon arc welding is performed while setting the welding tip to the welding surface 34 at a predetermined interval and rotating the sample setting chuck 38.

그런데, 상기한 바와 같은 일반적인 웰딩공정을 실시함에 있어서 도 3 에 도시된 바와 같은 종래의 자체회전링(46)이 샘플위치 정렬레버(42)의 단부에서 단순히 회전하면서 웰딩면(34)을 지지하고 정렬하여 주는 역할만을 할 수 있도록 되어 있기 때문에 아아크 웰딩 전까지의 공정순서를 진행한 후 별도로 도 1 의 세라믹 케이스와 애노드 및 캐소드 전극 사이를 균일하게 해주고 웰딩면(34)의 산화에 의한 웰딩 효율을 높이기 위해 줄을 이용하여 웰딩면(34)을 갈아주어야 하는 비효율적인 공정이 추가되는 문제점이 있었다.However, in carrying out the general welding process as described above, the conventional self-rotating ring 46 as shown in FIG. 3 supports the welding surface 34 while simply rotating at the end of the sample position alignment lever 42. Since only the alignment process can be performed, the process sequence before arc welding is performed, and the uniformity between the ceramic case and the anode and cathode electrodes of FIG. 1 is increased, and the welding efficiency is increased by oxidation of the welding surface 34. There was a problem in that an inefficient process of changing the welding surface 34 by using a stripe was added.

본 발명의 목적은 패키지 웰딩공정에 있어서 샘플의 위치조정, 웰딩면의 균일화, 공정시 발생한 오염원이나 산화막 제거 등의 공정을 동시에 실시함으로서 웰디 효율을 향상시켜 공정 안정화를 실현할 수 있는 패키지공정을 제공하는 데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a package process that can achieve process stabilization by improving the weld efficiency by simultaneously performing a process such as adjusting the position of a sample, uniformizing the welding surface, and removing contaminants or oxides generated during the process in the package welding process. There is.

본 발명의 다른 목적은 패키지 웰딩 장치에 있어서 샘플위치 정렬레버의 단부에 부착된 자체회전링의 구조를 개선하여 샘플위치 정렬과 동시에 웰딩면의 균일한 접촉 상태 및 웰딩면의 산화막을 동시에 제거할 수 있는 패키지장치를 제공하는 데 있다.Another object of the present invention is to improve the structure of the self-rotating ring attached to the end of the sample position alignment lever in the package welding device to simultaneously remove the uniform contact state of the welding surface and the oxide film of the welding surface at the same time as the sample position alignment. To provide a package device.

상기 목적을 달성하기 위한 본 발명의 패키지공정은, 애노드전극 상부에 반도체칩과 패키지 케이스를 탑재하고 상기 패키지 케이스 상부에 캐소드전극을 탑재하여 형성된 반도체 패키지를 정렬하고 상기 애노드전극과 상기 패키지 케이스 사이의 웰딩면 및 상기 캐소드전극과 상기 패키지 케이스 사이의 웰딩면을 웰딩하여 이루어지는 반도체 패키지공정에 있어서, 절삭날이 형성된 복수개의 지지대 사이에 상기 반도체 패키지의 상기 웰딩면을 위치시키고 상기 반도체 패키지를 회전시키면서 상기 지지대에 소정의 압력을 가하여 상기 반도체 패키지를 정렬시키는 동시에 상기 웰딩면의 형성된 오염물질을 제거하는 공정을 포함하는 것을 특징으로 한다.The packaging process of the present invention for achieving the above object, the semiconductor package formed by mounting a semiconductor chip and a package case on the anode electrode and the cathode electrode on the package case and the alignment between the anode electrode and the package case A semiconductor package process comprising welding a welding surface and a welding surface between the cathode electrode and the package case, wherein the welding surface of the semiconductor package is positioned between a plurality of supports having cutting edges, and the semiconductor package is rotated while And applying a predetermined pressure to a support to align the semiconductor package and removing contaminants formed on the welding surface.

상기 다른 목적을 달성하기 위한 본 발명의 반도체 패키지장치는, 상부에 반도체 패키지가 적재되는 회전 가능한 샘플 세팅척과, 상기 샘플 세팅척 상부에 적재되는 반도체 패키지 상부에 하방으로 소정의 압력을 가하는 회전 가능한 샘플 고정지그와, 상기 샘플 세팅척 상부에 적재되는 반도체 패키지의 웰딩면을 지지하는 자체회전링과, 상기 자체회전링을 지지하며 상기 반도체 패키지의 웰딩면 방향으로 소정의 압력을 가하는 샘플위치 정렬레버로 구성된 반도체 패키지장치에 있어서, 상기 자체회전링의 둘레에는 요홈이 형성되어 있으며 상기 요홈에는 절삭날이 형성되어 있는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a semiconductor package device including a rotatable sample setting chuck having a semiconductor package loaded thereon, and a rotatable sample applying a predetermined pressure downward to an upper portion of the semiconductor package loaded on the sample setting chuck. A fixing jig, a self-rotating ring for supporting the welding surface of the semiconductor package loaded on the sample setting chuck, and a sample position alignment lever for supporting the self-rotating ring and applying a predetermined pressure in the direction of the welding surface of the semiconductor package. In the configured semiconductor package device, a groove is formed around the self-rotating ring, characterized in that the cutting edge is formed in the groove.

도 1 은 디스크형 반도체 패키지의 단면 구조를 나타내는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 shows a cross-sectional structure of a disc type semiconductor package.

도 2 는 디스크형 반도체 패키지의 웰딩공정에 사용되는 반도체 패키지장치를 나타내는 개략적인 도면.FIG. 2 is a schematic view showing a semiconductor package device used in the welding process of a disk-type semiconductor package. FIG.

도 3 은 도 2 의 반도체 패키지장치에 사용되는 자체회전링의 구조를 나타내는 도면.3 is a view showing a structure of a self-rotating ring used in the semiconductor package device of FIG.

도 4 는 본 발명에 따른 자체회전링의 구조를 나타내는 도면.4 is a view showing a structure of a self-rotating ring according to the present invention.

도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of the drawings

10 : 애노드전극12 : 구리판10 anode electrode 12 copper plate

14 : 스틸판16 : 반도체칩14 steel plate 16: semiconductor chip

18 : 게이트전극20 : 게이트전극 완충스프링18: gate electrode 20: gate electrode buffer spring

22 : 게이트전극 격리 테프론링24 : 게이트 리드선22: gate electrode isolation Teflon ring 24: gate lead wire

26 : 세라믹 케이스28 : 게이트전극정렬 캐소드전극26 ceramic case 28 gate electrode alignment cathode electrode

30 : 캐소드전극32 : 테프론링30 cathode electrode 32 teflon ring

34 : 웰딩면36 : 챔버34: welding surface 36: chamber

38 : 샘플 세팅척40 : 샘플 고정지그38: sample setting chuck 40: sample fixing jig

42 : 샘플위치 정렬레버44,46,50 : 자체회전링42: sample position alignment lever 44, 46, 50: self-rotating ring

48 : 링지지대52 : 절삭날48: ring support 52: cutting edge

54 : 절삭날 지지대54: cutting edge support

이하, 본 발명의 구체적인 실시예를 나타내는 첨부된 도면을 참조하여 더욱 상세히 설명한다.Hereinafter, with reference to the accompanying drawings showing a specific embodiment of the present invention will be described in more detail.

도 4 를 참조하면, 본 발명의 패키지장치에 사용되는 자체회전링(50)의 둘레에는 요홈이 형성되어 있으며 상기 요홈에는 반도체 패키지의 웰딩면(34)에 대응하는 크기를 가진 디귿자 형태의 절삭날(52)이 삽입되어 있다. 상기 절삭날(52)은 절삭날 지지대(54)에 의해 고정 지지되며 절삭날 지지대(54)로부터 반도체 패키지의 웰딩면(34) 방향으로 소정의 압력을 받도록 되어 있다.Referring to Figure 4, a groove is formed around the self-rotating ring 50 used in the packaging device of the present invention, the groove is a cutting edge of the form of a diamond shape having a size corresponding to the welding surface 34 of the semiconductor package 52 is inserted. The cutting edge 52 is fixedly supported by the cutting edge support 54 and receives a predetermined pressure from the cutting edge support 54 toward the welding surface 34 of the semiconductor package.

상기와 같이 구성된 자체회전링(52)이 장착된 반도체 패키지장치에서 디스크형 반도체 패키지의 정렬 및 웰딩공정이 이루어지는 순서를 살펴보면 다음과 같다.In the semiconductor package apparatus equipped with the self-rotating ring 52 configured as described above, the order in which the disk-type semiconductor package is aligned and welded will be described below.

먼저, 도 1 에 도시된 바와 같이, 애노드전극(10) 상부에 반도체칩(16)을 탑재하고 세라믹 케이스(26)와 캐소드전극(30)을 장착하여 형성된 반도체 패키지는 후속공정인 웰딩공정을 위해 도 2 의 반도체 패키지장치로 이동된다.First, as shown in FIG. 1, the semiconductor package formed by mounting the semiconductor chip 16 on the anode electrode 10 and the ceramic case 26 and the cathode electrode 30 is used for a subsequent welding process. It moves to the semiconductor package apparatus of FIG.

도 2 에 도시된 바와 같이, 반도체 패키지는 샘플 세팅척(38) 상부에 적재되고 반도체 패키지의 웰딩면(34)은 정 3 각형 형태로 배치된 샘플위치 고정레버(42)의 단부에 장착된 자체회전링(44)의 고속도강으로 제조된 절삭날(52) 안으로 삽입되어 지지되며 상기 반도체 패키지의 상부에는 샘플 고정지그(40)가 하방으로 일정한 압력을 가하면서 반도체 패키지를 지지하고 있다.As shown in FIG. 2, the semiconductor package is mounted on the sample setting chuck 38 and the welding surface 34 of the semiconductor package is mounted on the end of the sample position fixing lever 42 disposed in a regular triangle shape. The rotary ring 44 is inserted into and supported by the cutting blade 52 made of high speed steel, and the sample fixing jig 40 supports the semiconductor package while applying a constant pressure downward to the upper portion of the semiconductor package.

상기와 같이 반도체 패키지장치에 반도체 패키지를 장착한 후 상기 샘플 세팅척과(38) 상기 샘플 고정지그(40)를 회전시키는 동시에 상기 샘플위치 정렬레버(42)를 통해 상기 자체회전링(44)에 반도체 패키지의 웰딩면(34) 방향으로 소정의 압력을 가하면서 반도체 패키지의 정렬작업이 진행된다. 이때 반도체 패키지의 웰딩면(34)은 도 4 에 도시된 디귿자 형태의 절삭날(52)의 안쪽에 삽입되어 상기한 바와 같이 샘플위치 정렬레버(42)를 통해 소정의 압력을 받으면서 회전되기 때문에 반도체 패키지의 애노드전극(10)과 세라믹 케이스(26) 및 캐소드전극(30)이 정렬되면서 동시에 웰딩면(34)의 표면에 형성된 산화막 등의 오염물질이 절삭날(52)에 의해 제거된다.After the semiconductor package is mounted on the semiconductor package device as described above, the sample setting chuck 38 and the sample fixing jig 40 are rotated and the semiconductor is rotated to the self-rotating ring 44 through the sample positioning lever 42. Alignment of the semiconductor package proceeds while applying a predetermined pressure toward the welding surface 34 of the package. At this time, the welding surface 34 of the semiconductor package is inserted into the inside of the cutting blade 52 in the form of a recess shown in FIG. 4 and rotated while being subjected to a predetermined pressure through the sample positioning lever 42 as described above. While the anode electrode 10 of the package, the ceramic case 26 and the cathode electrode 30 are aligned, contaminants such as an oxide film formed on the surface of the welding surface 34 are removed by the cutting edge 52.

상기와 같이 정렬되고 웰딩면(34)의 오염물이 제거된 반도체 패키지는 회전하면서 웰딩면(34)을 따라 웰딩공정이 진행되어 반도체 패키지공정이 마무리된다.As described above, the semiconductor package in which the contaminants of the welding surface 34 are removed is rotated while the welding process is performed along the welding surface 34 to finish the semiconductor package process.

따라서, 본 발명은 반도체 패키지공정에서 반도체 패키지의 정렬 및 웰딩면의 산화막 등의 오염물질 제거가 동시에 수행되기 때문에 패키지공정을 단순화시킬 수 있고 반도체 패키지의 신뢰성을 향상시킬 수 있는 효과가 있다.Therefore, the present invention has the effect of simplifying the packaging process and improving the reliability of the semiconductor package because the semiconductor package process is carried out at the same time to remove the contaminants such as the alignment of the semiconductor package and the oxide film of the welding surface.

Claims (2)

애노드전극 상부에 반도체칩과 패키지 케이스를 탑재하고 상기 패키지 케이스 상부에 캐소드전극을 탑재하여 형성된 반도체 패키지를 정렬하고 상기 애노드전극과 상기 패키지 케이스 사이의 웰딩면 및 상기 캐소드전극과 상기 패키지 케이스 사이의 웰딩면을 웰딩하여 이루어지는 반도체 패키지공정에 있어서, 절삭날이 형성된 복수개의 지지대 사이에 상기 반도체 패키지의 상기 웰딩면을 위치시키고 상기 반도체 패키지를 회전시키면서 상기 지지대에 소정의 압력을 가하여 상기 반도체 패키지를 정렬시키는 동시에 상기 웰딩면의 형성된 오염물질을 제거하는 공정을 포함하는 것을 특징으로 반도체 패키지공정.Arrange the semiconductor package formed by mounting the semiconductor chip and the package case on the anode electrode and the cathode electrode on the package case, the welding surface between the anode electrode and the package case and the well between the cathode electrode and the package case A semiconductor package process comprising welding a bonding surface, wherein the welding surface of the semiconductor package is positioned between a plurality of supports having a cutting edge, and the semiconductor package is aligned by applying a predetermined pressure to the support while rotating the semiconductor package. And at the same time removing the contaminants formed on the welding surface. 상부에 반도체 패키지가 적재되는 회전 가능한 샘플 세팅척과, 상기 샘플 세팅척 상부에 적재되는 반도체 패키지 상부에 하방으로 소정의 압력을 가하는 회전 가능한 샘플 고정지그와, 상기 샘플 세팅척 상부에 적재되는 반도체 패키지의 웰딩면을 지지하는 자체회전링과, 상기 자체회전링을 지지하며 상기 반도체 패키지의 웰딩면 방향으로 소정의 압력을 가하는 샘플위치 정렬레버로 구성된 반도체 패키지장치에 있어서, 상기 자체회전링의 둘레에는 요홈이 형성되어 있으며 상기 요홈에는 절삭날이 형성되어 있는 것을 특징으로 하는 반도체 패키지장치.A rotatable sample setting chuck having a semiconductor package loaded thereon, a rotatable sample holding jig for applying a predetermined pressure downwardly to an upper portion of the semiconductor package loaded on the sample setting chuck, and a semiconductor package loaded above the sample setting chuck A semiconductor package device comprising a self-rotating ring for supporting a welding surface and a sample position alignment lever for supporting the self-rotating ring and applying a predetermined pressure in the direction of the welding surface of the semiconductor package, wherein the recess is formed around the self-rotating ring. And a cutting edge is formed in the groove.
KR1019960053530A 1996-11-12 1996-11-12 Packaging process and package apparatus of semiconductor KR100198993B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960053530A KR100198993B1 (en) 1996-11-12 1996-11-12 Packaging process and package apparatus of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960053530A KR100198993B1 (en) 1996-11-12 1996-11-12 Packaging process and package apparatus of semiconductor

Publications (2)

Publication Number Publication Date
KR19980035250A KR19980035250A (en) 1998-08-05
KR100198993B1 true KR100198993B1 (en) 1999-06-15

Family

ID=19481605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053530A KR100198993B1 (en) 1996-11-12 1996-11-12 Packaging process and package apparatus of semiconductor

Country Status (1)

Country Link
KR (1) KR100198993B1 (en)

Also Published As

Publication number Publication date
KR19980035250A (en) 1998-08-05

Similar Documents

Publication Publication Date Title
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
KR100305227B1 (en) Turn-Off High Power Semiconductor Components
US2756374A (en) Rectifier cell mounting
EP0159797A2 (en) Thyristor device and process for producing it
EP0673060B1 (en) Jig and manufacturing method for a semiconductor device
US5018002A (en) High current hermetic package including an internal foil and having a lead extending through the package lid and a packaged semiconductor chip
KR940008217B1 (en) Crimp-type power semiconductor device
KR100198993B1 (en) Packaging process and package apparatus of semiconductor
CN104319242A (en) Thick film substrate welding-flux-free eutectic crystal mounting method
JP2004119696A (en) Method of bonding, bonding stage, and electronic component mounter
US20240213106A1 (en) Semiconductor device
US3218524A (en) Semiconductor devices
CN110211885A (en) Power chip is pre-packaged, packaging method and its structure, wafer pre-package structure
US3559004A (en) Connector structure for housing of pressure-biased semiconductor device
JP3277751B2 (en) Flat semiconductor device and method of manufacturing the same
US2987597A (en) Electrical component assembly
JP7080392B2 (en) Pressure welding type semiconductor device
US11688698B2 (en) Trench insulated gate bipolar transistor packaging structure and method for manufacturing the trench insulated gate bipolar transistor
JPH039622B2 (en)
CN110246814B (en) Power chip pre-package, packaging method and structure thereof, wafer pre-package structure
CN101373753A (en) Switching assembly for an aircraft ignition system
JPH0251275A (en) control semiconductor device
JPH05218397A (en) Pressure-welded semiconductor element
JPH10289917A (en) Power semiconductor device
CN117175346A (en) A gallium nitride laser and its processing technology

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961112

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961112

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990225

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990303

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990304

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020103

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040227

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050303

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060228

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080225

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110210