[go: up one dir, main page]

KR100193846B1 - 인터리브 리드 어드레스 생성기 - Google Patents

인터리브 리드 어드레스 생성기 Download PDF

Info

Publication number
KR100193846B1
KR100193846B1 KR1019960043731A KR19960043731A KR100193846B1 KR 100193846 B1 KR100193846 B1 KR 100193846B1 KR 1019960043731 A KR1019960043731 A KR 1019960043731A KR 19960043731 A KR19960043731 A KR 19960043731A KR 100193846 B1 KR100193846 B1 KR 100193846B1
Authority
KR
South Korea
Prior art keywords
bit
significant
read address
counter
interleaving
Prior art date
Application number
KR1019960043731A
Other languages
English (en)
Other versions
KR19980025564A (ko
Inventor
김대중
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960043731A priority Critical patent/KR100193846B1/ko
Priority to CN97121111A priority patent/CN1114996C/zh
Priority to RU97116582A priority patent/RU2134017C1/ru
Priority to US08/938,928 priority patent/US6321311B1/en
Priority to GB9720859A priority patent/GB2318034B/en
Publication of KR19980025564A publication Critical patent/KR19980025564A/ko
Application granted granted Critical
Publication of KR100193846B1 publication Critical patent/KR100193846B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 CDMA 이동국의 인터리버에 관한 것으로, 인터리브 메모리에 라이트된 데이터를 인터리빙하기 위하여 리드할 때 필요로 하는 인터리브 리드 어드레스를 생성하는 인터리브 리드 어드레스 생성기에 관한 것이다.
나. 발명이 해결하고자 하는 기술적 과제
인터리브 리드 어드레스 생성기를 카운터와 논리게이트로 간단히 구성한다.
다. 발명의 해결방법의 요지
클럭을 입력받아 18진 카운트를 수행하고, 캐리를 발생하며, 상기 18진 카운트 값을 인터리빙 리드 어드레스 중 열에 대응하는 어드레스로 출력하는 18진 카운터와, 상기 18진 카운터의 캐리를 입력받아 인에이블되어, 클럭을 입력받아 32진 카운트를 수행하고, 상기 32진 카운트 값을 인터리빙 리드 어드레스 중 행에 대응하는 어드레스로 출력하는 32진 카운터를 구비하는 것을 특징으로 한다.
라. 발명의 중요한 용도
CDMA방식의 PCS이동국의 인터리버에 유용하게 사용된다.

Description

인터리브 리드 어드레스 생성기
본 발명은 CDMA(Code Division Multiple Access)방식의 PCS(Personal Communications Service)이동국의 인터리버에 관한 것으로, 특히 인터리브 메모리에 라이트된 데이터를 인터리빙하기 위하여 리드할 때 필요로 하는 인터리브 리드 어드레스를 생성하는 인터리브 리드 어드레스 생성기에 관한 것이다.
상기 CDMA 방식의 PCS 이동국에서 사용되는 규격 SP-3384는 역방향 채널의 버스트 에러를 방지하기 위하여 인터리빙을 수행하도록 규정하고 있다. 상기 인터리빙은 전송하고자 하는 데이터들을 인터리브 메모리에 순차적으로 라이트하고 이를 정해진 순서에 따라 리드하여 전송함으로서 수행한다.
상기와 같이 인터리빙을 수행하는 종래의 인터리버의 블록도를 도시한 것이 도 1이다. 상기 도 1에 도시한 카운터(10)는 시스템 클럭을 카운트하고, 상기 카운트 값은 롬(12)에 입력된다. 상기 롬(12)은 카운트 값에 대응한 인터리브 리드 어드레스가 라이트되어 있다. 이에따라 롬(12)은 상기 카운트 값을 입력받으면, 상기 카운트 값과 대응하는 인터리빙 리드 어드레스를 출력한다. 기준 어드레스 발생회로(16)는 인터리브 램(18)상에 데이터의 라이트와 리드에 필요한 기준이 되는 어드레스를 발생한다. 상기 인터리브 리드 어드레스와 기준 어드레스는 가산기(14)에 입력되어 가산되고, 이때 가산된 값이 인터리브 램(18)상에 라이트된 데이터를 리드할 최종 리드 어드레스가 된다. 상기 인터리브 램(18)은 입력 데이터를 입력받아 라이트하고, 상기 리드 어드레스가 입력되면 상기 리드 어드레스에 라이트되어 있는 데이터를 출력한다.
상기와 같은 종래의 기술은 인터리브 리드 어드레스가 라이트되어 있는 롬을 반드시 구비하여야 한다. 상기 롬은 매우 고가이므로 인터리버의 원가를 상승시켰다.
한편 상기 규격은 특히 가변 데이터 레이트를 가진다. 즉 상기 규격은 9600과 1400Bps와, 4800과 7200Bps와, 2400과 3600Bps와, 1200과 1800Bps의 데이터 레이트를 가진다. 상기 다수의 데이터 레이트에 대하여 인터리빙은 각각 다른 형태로 수행된다. 이에따라 상기와 같이 가변 데이터 레이트를 가지는 CDMA 시스템에서 인터리빙을 수행하기 위해서는 각각의 데이터 레이트에 대한 인터리브 리드 어드레스를 라이트하고 있는 롬이 필요하다. 상기 데이터 레이트가 상기와 같이 가변적일 경우에는 롬이 라이트하여야 할 데이터 량이 많아지므로, 롬의 용량이 커져야 한다.
상술한 바와 같이 종래의 인터리버는 리드 어드레스를 생성하기 위해서 단순히 인터리브 리드 어드레스를 라이트한 롬을 사용하였다. 이에따라 원가가 상승되는 원인이 되었다. 특히 가변 데이터 레이트를 가지는 CDMA 방식의 PCS 이동국의 SP-3384 규격에 적용하여 사용할 때에는 롬의 용량이 커야 되므로 원가가 많이 드는 문제가 있었다.
따라서 본 발명의 목적은 카운터와 논리게이트 등으로 단순하게 구성되는 인터리브 리드 어드레스 생성기를 제공함에 있다.
도 1은 종래의 인터리버의 블록도이다.
도 2는 9600과 14400Bps의 데이터가 인터리브 메모리상에 라이트될 때의 위치를 도시한 것이다.
도 3은 4800과 7200Bps의 데이터가 인터리브 메모리상에 라이트될 때의 위치를 도시한 것이다.
도 4는 2400과 3600Bps의 데이터가 인터리브 메모리상에 라이트될 때의 위치를 도시한 것이다.
도 5는 1200과 1800Bps의 데이터가 인터리브 메모리상에 라이트될 때의 위치를 도시한 것이다.
도 6은 인터리브 메모리상에 라이트된 데이터를 인터리빙하기 위하여 리드할 때의 행의 순서를 도시한 것이다.
도 7은 9600과 14400Bps의 데이터의 인터리브 리드 어드레스 생성회로도이다.
도 8은 4800과 7200Bps의 데이터의 인터리브 리드 어드레스 생성회로도이다.
도 9는 2400과 3600Bps의 데이터의 인터리브 리드 어드레스 생성회로도이다.
도 10은 1200과 1800Bps의 데이터의 인터리브 리드 어드레스 생성회로도이다.
도 11은 가변 데이터 레이트를 가지는 데이터의 인터리브 리드 어드레스 생성회로도이다.
상술한 본 발명의 목적을 달성하기 위하여 클럭을 입력받아 18진 카운트를 수행하고, 캐리를 발생하며, 상기 18진 카운트 값을 인터리빙 리드 어드레스 중 열에 대응하는 어드레스로 출력하는 18진 카운터와, 상기 18진 카운터의 캐리를 입력받아 인에이블되어, 클럭을 입력받아 32진 카운트를 수행하고, 상기 32진 카운트 값을 인터리빙 리드 어드레스 중 행에 대응하는 어드레스로 출력하는 32진 카운터를 구비하는 것을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
CDMA 방식의 PCS 이동국의 SP-3384 규격에 따르는 9600과 14400Bps의 데이터가 램 등과 같은 인터리브 메모리에 라이트되어 있는 위치를 도시한 것이 도 2이다. 상기 도 2는 라이트되어 있는 데이터의 양과 어드레스가 동일한 크기이므로, 도 2의 숫자는 인터리브 메모리상의 어드레스와 동일하다. 따라서 도 2에 1은 1번째 데이터와 1행1열의 어드레스를, 2는 2번째 데이터와 1행2열의 어드레스를, 3은 3번째 데이터와 1행3열을… 나타낸다. 상기 어드레스는 다른 데이터 레이트에서도 동일하게 적용된다.
상기 9600과 14400Bps의 데이터는 어드레스의 순서에 따라 순차적으로 라이트된다. 상기와 같이 어드레스의 순서에 따라 순차적으로 라이트된 데이터는 인터리빙시 인터리브 리드 어드레스에 따라 리드되는데, 상기 인터리브 리드 어드레스 중 열의 순서를 도시한 것이 도 6이다. 상기 도 6에 도시한 것은 인터리브 어드레스 중 행 어드레스의 순서만을 기재한 것이다. 상기 행의 리드 순서는 1,2,3,4…32이다. 상기 행이 결정되면 그 행의 1열에서 18열까지에 라이트되어 있는 데이터를 순차적으로 리드한다. 이때 상기와 같이 행이 결정되면, 그 행의 1열에서부터 18열까지 순차적으로 리드하는 것은 다른 데이터 레이트에서도 동일하다.
즉 상기 9600과 14400Bps의 리드 순서는 1,33,56,97,129…이다. 상기 순서와 도 2를 살펴보면 도 2의 1행1열, 1행2열, 1행3열, 1행4열…의 순서임을 알 수 있다. 상기와 같은 행과 열의 관계로부터 구현한 본 발명의 바람직한 실시예에 따른 인터리브 리드 어드레스 생성기를 도시한 것이 도 7이다. 상기 도 7에 도시한 리드 어드레스 생성기는 18진 카운터(18CNT1)와 32진 카운터(32CNT1)로 구성된다.
우선 어드레스 생성기의 상세한 설명에 앞서 상기 어드레스를 행과 열로 표시하는 것을 설명한다. 상기 행과 열은 각각 5비트, 즉 열은 c9,c8,c7,c6,c5로, 행은 c4,c3,c2,c1,c0으로 표시한다. 상기 행을 비트로 나타낸 것이 하기 표 1이다. 하기 표1과 같이 32개의 행은 5개의 비트(c4,c3,c2,c1,c0)로 표시된다. 상기와 같이 행을 5개의 비트(c4,c3,c2,c1, c0)로 나타내는 것은 다른 데이터 레이트에서도 동일하다.
[표 1]
한편 열 역시 5개의 비트(c9,c8,c7,c6,c5)로 열을 표시하는데, 상기 5개의 비트(c9,c8,c7,c6,c5)로 표시된 열을 나타낸 것이 하기 표 2이다. 하기 표 2와 같이 5개의 비트(c9,c8,c7,c6,c5)로 열을 표시하는 것은 다른 데이터 레이트에서도 동일하다.
열을 나타내는 5개의 비트(c9,c8,c7,c6,c5)와 행을 나타내는 5개의 비트(c4,c3,c2,c1,c0)를 서로 대응시키어 도 2의 576개의 어드레스를 표시한다. 예를 들어 1열 1행과 대응되는 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0의 값은 00000 00000이다.
[표 2]
상기와 같이 어드레스를 표시하는 10개 비트(c9,c8,c7,c6,c5,c4,c3,c2,c1, c0)를 9600과 14400Bps의 데이터의 인터리브 리드 어드레스 순서에 따라 인터리브 리드 어드레스를 생성하는 인터리브 리드 어드레스 생성기를 도시한 것이 도 7이다.
이제 상기 인터리브 리드 어드레스의 순서에 따라 10개의 비트(c9,c8,c7,c6, c5,c4,c3,c2,c1,c0)로 구성된 인터리브 리드 어드레스를 출력하는 인터리브 리드 어드레스 생성기의 동작을 상세히 설명한다.
18진 카운터(18CNT1)는 클럭을 카운트하여 c9,c8,c7,c6,c5로 구성된 카운트 값을 출력한다. 이때 상기 c5는 최하위 비트이고, c9는 최상위 비트이다. 그리고, 상기 카운트 값은 상기 열 어드레스를 표시한다. 상기 카운트 값은 00000에서 10001까지 통상의 카운트 순서에 따라 증가한다. 상기 카운트 값은 1열에서 18까지의 열과 대응한다.
한편 상기 18진 카운터(18CNT1)의 카운트 값이 10001에서 00000으로 변화될 때마다 18진 카운터(18CNT1)는 캐리출력단자에서 캐리를 발생한다. 상기 캐리는 32진 카운터(32CNT1)의 인에이블 단자에 입력된다. 상기 32진 카운터(32CNT1)는 클럭단자를 입력받는다. 상기 32진 카운터(32CNT1)는 상기 캐리가 입력될 때, 상기 클럭을 카운트한다. 이때 카운트 값은 c0,c1,c2,c3,c4이다. 상기 카운트 값은 표와 대응하여 c0이 최하위 비트이고, c4가 최상위비트이다. 상기 c4,c3,c2,c1,c0은 00000에서 11111까지 순차적으로 증가하며, 1에서 32의 행과 대응된다.
상기한 바와 같은 인터리브 리드 어드레스 생성기의 32진 카운터(32CNT1)의 카운트 값이 00000일 때, 상기 18진 카운터(18CNT1)는 클럭을 입력받아 00000에서 10001까지 카운트를 수행한다. 이때 생성되는 어드레스가 1,33,65,129,161,…545이다. 상기 18진 카운터(18CNT1)가 10001에서 00000으로 변화할 때 캐리가 발생하고, 상기 캐리에 발생함에 따라 상기 32진 카운터(32CNT1)가 카운트를 수행하여 카운트 값이 00001이 된다. 이때 다시 18진 카운터(18CNT1)는 클럭을 입력받아 00000에서 10001까지 카운트를 수행한다. 이때 생성되는 어드레스가 2,34,66,98,130,…546이다. 이와 같은 방법으로 576까지의 인터리빙 리드 어드레스가 모두 생성된다.
한편 상기 CDMA 방식의 PCS 이동국의 SP-3384 규격에 따르는 4800과 7200Bps의 데이터가 인터리브 메모리에 라이트되어 있는 데이터의 위치를 도시한 것이 도 3이다. 상기 인터리브 메모리의 어드레스는 상기 9600과 14400Bps와 동일하나, 상기 4800과 7200Bps의 데이터 속도가 2배 느리다. 이에따라 상기 인터리브 메모리상에 라이트되는 4800과 7200Bps의 데이터는 순차적인 두 어드레스에 라이트된다. 이에따라 도 4에는 모든 데이터가 2개로 나타났다. 그러나 인터리빙시에는 한 어드레스 단위로 인터리빙된다.
상기와 같이 두 어드레스에 순차적으로 라이트된 데이터는 인터리빙시 인터리브 리드 어드레스에 따라 리드되는데, 상기 인터리브 리드 어드레스 중 행의 순서를 도시한 것이 도 6이다. 상기 도 6에 도시한 것은 인터리브 어드레스 중 행 어드레스의 순서만을 기재한 것이다. 상기 행의 리드 순서는 1,3,2,4,5,… 32순이다.
즉 상기 4800과 7200Bps의 리드 순서는 1,33,65,129,…545,2,34…576의 순이다. 상기 순서를 살펴보면 열의 순서는 9600과 14400Bps와 동일하나 행의 순서만이 변화한 것을 알 수 있다. 상기 행의 리드 순서에 따른 어드레스를 c4,c3,c2,c1,c0으로 나타내면 0000, 00010, 00001, 00011, 00100, 00110,…11111이다.
통상적으로 카운터는 최하위 비트가 먼저 0,1,0,1…로 토글시키고, 다음 비트는 상기 최하위 비트가 1에서 0으로 변환될 때 토글시키는 순으로 카운트를 수행한다. 그러나 상기 4800과 7200Bps의 c4,c3,c2,c1,c0의 변화를 살펴보면 c1이 최하위 비트와 같이 먼저 토글되고, 그 다음에는 c0,c2,c3,c4의 순으로 토글된다. 이에따라 상기 4800과 7200Bps의 인터리브 리드 어드레스 생성기는 상기 9600과 14400Bps의 인터리브 리드 어드레스 생성기의 출력을 변환함으로서 구현될 수 있다. 즉 상기 9600과 14400Bps의 출력 c0을 c1로, c1을 c0으로 변환하여 4800과 7200Bps의 인터리브 리드 어드레스 생성기를 생성할 수 있다.
한편 본 발명의 바람직한 다른 실시예로서 상기 인터리브 리드 순서에 따라 변화하는 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0을 출력하는 4800과 7200Bps의 인터리브 리드 어드레스 생성기를 도시한 것이 도 8이다. 상기 4800과 7200Bps의 인터리브 리드 어드레스 생성기는 제2 18진 카운터(18CNT2)와 제1 8진 카운터(8CNT1)와 제1,제2 2진 카운터(2CNT1,2CNT2)로 구성된다. 상기 제2 18진 카운터(18CNT2)는 9600과 14400Bps의 인터리브 리드 어드레스 생성기의 제1 18진 카운터(18CNT1)와 동일하게 열 어드레스 c4,c3,c2,c1,c0을 출력한다. 상기 제2 18진 카운터(18CNT2)는 열 어드레스 c4,c3,c2,c1,c0과 캐리를 출력한다. 상기 제2 18진 카운터(18CNT2)의 캐리는 제1 2진 카운터(2CNT1)의 인에이블 단자에 입력된다. 상기 제1 2진 카운터(2CNT1)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제1 2진 카운터(2CNT1)는 제2 18진 카운터(18CNT2)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제1 2진 카운터의 출력이 c1이다. 상기 제1 2진 카운터(2CNT1)는 상기 c1이 1에서 0으로 변환할 때 캐리를 발생한다. 상기 제1 2진 카운터(2CNT1)의 캐리는 제2 2진 카운터(2CNT2)의 인에이블 단자에 입력된다. 상기 제2 2진 카운터(2CNT2)는 클럭단자에 클럭을 입력받는다. 이에따라 제2 2진 카운터(2CNT2)는 제1 2진 카운터(2CNT1)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제2 2진 카운터(2CNT2)의 카운트 값이 c0이다. 상기 제2 2진 카운터(2CNT2)는 c0이 1에서 0으로 변환될 때마다 캐리를 발생한다. 상기 제2 2진 카운터(2CNT2)의 캐리는 제1 8진 카운터(8CNT1)의 인에이블 단자에 입력된다. 상기 제1 8진 카운터(8CNT1)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제1 8진 카운터(8CNT1)는 제2 2진 카운터(2CNT2)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제1 8진 카운터(8CNT1)의 카운트 값이 c4,c3,c2이다. 상기 제2 18진 카운터(18CNT2)의 카운트 값 c9,c8,c7,c6,c5와, 상기 제1,제2 2진 카운터(2CNT1,2CNT2)의 카운트 값 c0,c1과, 제1 8진 카운트(8CNT1)의 카운트 값 c4,c3,c2가 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합되어 인터리빙 리드 어드레스가 생성된다.
한편 상기 CDMA 방식의 PCS 이동국의 SP-3384 규격에 따르는 2400과 3600Bps의 데이터가 인터리빙 메모리에 라이트되어 있는 데이터의 위치를 도시한 것이 도 4이다. 상기 인터리브 메모리의 어드레스는 상기 9600과 14400Bps와 동일하나, 상기 2400과 3600Bps의 데이터 속도가 4배 느리다. 이에따라 상기 인터리브 메모리상에 라이트되는 2400과 3600Bps의 데이터는 순차적인 네 어드레스에 라이트된다. 이에따라 도 4에는 모든 데이터가 4개로 나타나 있다. 그러나 인터리빙시에는 한 어드레스 단위로 인터리빙된다.
상기와 같이 네 어드레스에 순차적으로 라이트된 데이터는 인터리빙시 인터리브 리드 어드레스에 따라 리드되는데, 상기 인터리브 리드 어드레스 중 행의 순서를 도시한 것이 도 6이다. 상기 도 6에 도시한 것은 인터리브 어드레스 중 행 어드레스의 순서만을 기재한 것이다. 상기 행의 리드 순서는 1,5,2,6,3,7,4,8,9,13,… 32순이다.
즉 상기 2400과 3600Bps의 리드 순서는 1행에 대응하는 1열에서 18열을 리드하고, 5행에 대응하는 1열에서 18열을 리드하는 순이다. 상기 순서를 살펴보면 열의 순서는 9600과 14400Bps와 동일하나 행의 순서만이 변화한 것을 알 수 있다. 상기 행의 리드 순서에 따른 어드레스를 c4,c3,c2,c1,c0으로 나타내면 00000, 00100, 00001, 00101, 00010, 00110,…11111이다.
상기 2400과 3600Bps의 c4,c3,c2,c1,c0의 변화를 살펴보면 c2가 최하위 비트와 같이 먼저 토글되고, 그 다음에는 c0,c1,c3,c4의 순으로 토글된다. 이에따라 상기 2400과 3600Bps의 인터리브 리드 어드레스 생성기는 상기 9600과 14400Bps의 인터리브 리드 어드레스 생성기의 출력을 변환함으로서 구현될 수 있다. 즉 상기 9600과 14400Bps의 출력 c0을 c2로, c1을 c0으로, c2를 c1로 변환하면 4800과 7200Bps의 인터리브 리드 어드레스 생성할 수 있다.
한편 본 발명의 바람직한 다른 실시예로서 상기 인터리브 리드 순서에 따라 변화하는 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0을 출력하는 2400과 3600Bps의 인터리브 리드 어드레스 생성기를 도시한 것이 도 9이다. 상기 2400과 3600Bps의 인터리브 리드 어드레스 생성기는 제3 18진 카운터(18CNT3)와 제1,제2 4진 카운터(4CNT1, 4CNT2)와 제3 2진 카운터(2CNT3)로 구성된다. 상기 제3 18진 카운터(18CNT3)는 9600과 14400Bps의 리드 어드레스 생성기의 제1 18진 카운터(18CNT1)와 동일하게 열 어드레스 c9,c8,c7,c6,c5를 출력한다. 상기 제3 18진 카운터(18CNT3)는 캐리를 출력하고, 상기 캐리는 제3 2진 카운터(2CNT3)의 인에이블단자에 입력된다. 상기 제3 2진 카운터(2CNT3)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제3 18진 카운터(18CNT3)가 캐리를 출력할 때마다, 클럭을 카운트한다. 상기 제3 2진 카운터(2CNT3)의 카운트 값이 c2이다. 상기 제3 2진 카운터(2CNT3)는 c2가 1에서 0으로 변화할 때 캐리를 발생한다. 상기 캐리는 제1 4진 카운터(4CNT1)의 인에이블 단자에 입력된다. 상기 제1 4진 카운터(4CNT1)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제1 4진 카운터(4CNT1)는 상기 제3 2진 카운터(2CNT3)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제1 4진 카운터(4CNT1)의 카운트 값이 c0,c1이다. 상기 제1 4진 카운터(4CNT1)는 c0,c1이 11에서 00으로 변환될 때마다 캐리를 발생한다. 상기 제1 4진 카운터(4CNT1)의 캐리는 제2 4진 카운터(4CNT2)의 인에이블 단자에 입력된다. 상기 제2 4진 카운터(4CNT2)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제2 4진 카운터(4CNT2)는 제1 4진 카운터(4CNT1)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제2 4진 카운터(4CNT2)의 카운트 값이 c4,c3이다. 상기 제3 18진 카운터(18CNT3)의 카운트 값 c9,c8,c7,c6,c5와, 상기 제1,제2 4진 카운터(4CNT1,4CNT2)의 카운트 값 c0,c1,c3,c4와, 제3 2진 카운트(2CNT3)의 카운트 값 c2가 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합되어 인터리빙 리드 어드레스가 생성된다.
한편 상기 CDMA 방식의 PCS 이동국의 SP-3384 규격에 따르는 1200과 1800Bps의 데이터가 인터리브 메모리에 라이트되어 있을 때의 데이터 위치를 도시한 것이 도 5이다. 상기 인터리브 메모리의 어드레스는 상기 9600과 14400Bps와 동일하나, 상기 1200과 1800Bps의 데이터 속도가 8배 느리다. 이에따라 상기 인터리브 메모리상에 라이트되는 1200과 1800Bps의 데이터는 순차적인 8개의 어드레스에 라이트된다. 이에따라 도 5에는 모든 데이터가 8개로 나타나 있다. 그러나 인터리빙시에는 한 어드레스 단위로 인터리빙된다.
상기와 같이 8개의 어드레스에 순차적으로 라이트된 데이터는 인터리빙시 인터리브 리드 어드레스에 따라 리드되는데, 상기 인터리브 리드 어드레스 중 행의 순서를 도시한 것이 도 6이다. 상기 도 6에 도시한 것은 인터리브 어드레스 중 행 어드레스의 순서만을 기재한 것이다. 상기 행의 리드순서는 1,9,2,10,3,11,4,12,5,… 32순이다.
즉 1행에 대응하는 1열에서 18열을 리드하고, 9행에 대응하는 1열에서 18열을 리드하는 순이다. 상기 순서를 살펴보면 열의 순서는 9600과 14400Bps와 동일하나 행의 순서만이 변화한 것을 알 수 있다. 상기 행의 리드 순 따른 어드레스를 c4,c3,c2,c1,c0으로 나타내면 00000, 01000, 00001, 01001, 00010, 001011,…11111이다.
상기 1200과 1800Bps의 c4,c3,c2,c1,c0의 변화를 살펴보면 c3이 최하위 비트와 같이 먼저 토글되고, 그 다음에는 c0,c1,c2,c4의 순으로 토글된다. 이에따라 상기 1200과 1800Bps의 인터리브 리드 어드레스 생성기는 상기 9600과 14400Bps의 인터리브 리드 어드레스 생성기의 출력을 변환함으로서 구현될 수 있다. 즉 상기 9600과 14400Bps의 출력 c0을 c3으로, c1을 c0으로, c2를 c1로, c3을 c2로 변환하여 1200과 1800Bps의 인터리브 리드 어드레스 생성기를 생성할 수 있다.
한편 본 발명의 바람직한 다른 실시예로서 상기 인터리브 리드 순서에 따라 변화하는 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0을 출력하는 1200과 1800Bps의 인터리브 리드 어드레스 생성기를 도시한 것이 도 10이다. 상기 1200과 1800Bps의 인터리브 리드 어드레스 생성기는 제4 18진 카운터(18CNT4)와 제5,제6 2진 카운터(2CNT5,2CNT6)와 제2 8진 카운터(8CNT2)로 구성된다. 상기 제4 18진 카운터(18CNT2)는 9600과 14400Bps의 리드 어드레스 생성기의 제1 18진 카운터(18CNT2)와 동일하게 열 어드레스 c9,c8,c7,c6,c5를 출력한다. 상기 제3 18진 카운터(18CNT3)는 캐리를 출력하는데, 상기 캐리는 제5 2진 카운터(2CNT5)에 입력된다. 상기 제5 2진 카운터(2CNT5)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제5 2진 카운터(2CNT5)는 제3 18진 카운터(18CNT3)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제5 2진 카운터(2CNT5)의 카운트 값이 c3이다. 한편 상기 제5 2진 카운터(2CNT5)는 상기 c3이 1에서 0으로 변환할 때에 캐리를 출력한다. 상기 제5 2진 카운터(2CNT5)의 캐리는 제2 8진 카운터(8CNT2)의 인에이블 단자에 입력된다. 상기 제2 8진 카운터(8CNT2)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제2 8진 카운터(8CNT2)는 상기 제5 2진 카운터(2CNT5)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제2 8진 카운터(8CNT2)의 카운트 값이 c0,c1,c2이다. 상기 제2 8진 카운터(8CNT2)는 c0,c1,c2가 111에서 000으로 변할 때마다 캐리를 발생한다. 상기 제2 8진 카운터(8CNT2)의 캐리는 제6 2진 카운터(2CNT6)의 인에이블 단자에 입력된다. 상기 제6 2진 카운터(2CNT6)는 클럭단자에 클럭을 입력받는다. 이에따라 상기 제6 2진 카운터(2CNT6)는 상기 제2 8진 카운터(8CNT2)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제6 2진 카운터(2CNT6)의 카운트 값이 c4이다. 상기 제4 18진 카운터(18CNT3)의 카운트 값 c9,c8,c7,c6,c5와, 상기 제5,제6 2진 카운터(2CNT5,2CNT6)의 카운트 값 c3,c4와, 제2 8진 카운트(2CNT3)의 카운트 값 c2,c1,c0이 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합되어 인터리빙 리드 어드레스가 생성된다.
상술한 바와 같이 다수의 데이터 레이트에 따른 인터리빙 리드 어드레스의 생성은 도 7에 도시한 9600과 14400Bps의 인터리빙 리드 어드레스 생성기의 출력을 변환함으로서 구할 수 있다. 이에따라 상기 도 7에 도시한 9600과 14400Bps의 인터리빙 리드 어드레스 생성기의 입력을 데이터 레이트에 따라 변환 출력함으로서 모든 데이터 레이트에 대한 인터리빙 리드 어드레스 생성기를 구현한다. 상기 인터리빙 리드 어드레스 생성기의 블록도를 도시한 것이 도 11이다. 상기 도 11은 제5 18진 카운터(18CNT5)와 제2 32진 카운터(32CNT2)와 멀티플렉서(MUX)로 구성된다. 상기 제5 18진 카운터(18CNT5)는 9600과 14400Bps의 리드 어드레스 생성기의 제1 18진 카운터(18CNT1)와 동일하게 열 어드레스 c9,c8,c7,c6,c5를 출력한다. 상기 제5 18진 카운터(18CNT5)는 캐리를 출력하며, 상기 캐리는 제2 32진 카운터(32CNT2)의 인에이블 단자에 입력된다. 상기 제2 32진 카운터(32CNT2)는 클럭을 입력받는다. 이에따라 상기 제2 32진 카운터(32CNT2)는 제5 18진 카운터(18CNT5)가 캐리를 발생할 때마다 클럭을 카운트한다. 상기 제2 32진 카운터(32CNT2)의 카운트 값이 c4,c3',c2',c1',c0'이다. 상기 출력은 도 7에서 c4,c3,c2,c1,c0과 동일하다. 상기 c4는 그대로 출력되고, 상기 c3',c2',c1',c0'은 멀티플렉서(MUX)에 입력된다. 상기 멀티플렉서(MUX)는 선택신호 S3,S2,S1,S0을 입력받는다. 상기 선택신호 S3,S2,S1,S0과 데이터 레이트에 따라 다르게 입력된다. 그리고, 상기 선택신호 S3,S2,S1,S0에 따라 c3',c2',c1',c0'을 출력하는 관계를 도시한 것이 표 3이다.
[표 3]
상기 표 3과 같이 데이터 레이트에 따라 다르게 입력되는 선택신호 S3,S2,S1,S0에 따라 출력되는 비트가 다르다. 즉 9600과 14400Bps인 경우에 멀티플렉서(MUX)는 c3,c2,c1,c0의 출력단자에서 c3',c2',c1',c0'을 출력한다. 이는 도 7의 출력 c3,c2,c1,c0과 동일하다. 상기 출력단자 c3,c2,c1,c0의 출력과 제2 32진 카운터(32CNT2)의 출력 C4와 제5 18진 카운터(18CNT5)의 출력c9,c8,c7,c6,c5를 c9,c8,c7,c6,c5,c4,c3,c2, c1,c0으로 조합하면 9600과 14400Bps의 인터리빙 리드 어드레스가 된다.
그리고, 4800과 7200Bps인 경우에 멀티플렉서(MUX)는 c3,c2,c1,c0의 출력단자에서 c3'c2'c0'c1'을 출력한다. 이는 도 8의 출력 c3,c2,c1,c0과 동일하다. 상기 출력단자 c3,c2,c1,c0의 출력과 제2 32진 카운터(32CNT2)의 출력 c4와 제5 18진 카운터(18CNT5)의 출력 c9,c8,c7,c6,c5를 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합하면 4800과 7200Bps의 인터리빙 리드 어드레스가 된다.
그리고, 2400과 3600Bps인 경우에는 멀티플렉서(MUX)는 c3,c2,c1,c0의 출력단자에서 c3'c0'c2'c1'을 출력한다. 이는 도 9의 출력 c3,c2,c1,c0과 동일하다. 상기 출력단자 c3,c2,c1,c0의 출력과 제2 32진 카운터(32CNT2)의 출력 C4와 제5 18진 카운터(18CNT5)의 출력 c9,c8,c7,c6,c5를 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합하면 2400과 3600Bps의 인터리빙 리드 어드레스가 된다.
그리고, 1200과 1800Bps인 경우에는 멀티플렉서(MUX)는 c3,c2,c1,c0의 출력단자에서 c0'c3'c2'c1'을 출력한다. 이는 도 10의 출력 c3,c2,c1,c0과 동일하다. 상기 출력단자 c3,c2,c1,c0의 출력과 제2 32진 카운터(32CNT2)의 출력 c4와 제5 18진 카운터(18CNT5)의 출력 c9,c8,c7,c6,c5를 c9,c8,c7,c6,c5,c4,c3,c2,c1,c0으로 조합하면 1200과 1800Bps의 인터리빙 리드 어드레스가 된다.
한편 상기 멀티플렉서(MUX)는 제1 내지 제16앤드게이트(AND1∼AND16)와 제1 내지 제4오아게이트(OR1∼OR4)로 구성된다. 상기 멀티플렉서(MUX)의 입력 c0'은 제4,제7,제10,제13앤드게이트(AND4,AND7,AND10,AND13)에 입력된다. 그리고 c1'은 제1,제5,제9,제14앤드게이트(AND1,AND5,AND9,AND14)에 입력된다. 그리고, c2'는 제2,제6,제11,제15앤드게이트(AND2,AND6,AND11,AND15)에 입력된다. 그리고, c3'은 제3,제8,제12,제16앤드게이트(AND3,AND8,AND12,AND16)에 입력된다.
한편 선택신호 S3은 제1,제2,제3,제4앤드게이트(AND1,AND2,AND3,AND4)에 입력된다. 상기 제1,제2,제3,제4앤드게이트(AND1,AND2,AND3,AND4)는 상기 선택신호 S3이 1일 때, 즉 1200과 1800Bps의 인터리빙 리드 어드레스를 생성하고자 하는 경우에 c0',c3',c2',c1'을 출력하고, 선택신호 S0이 0일 경우에는 0을 출력한다.
그리고, S2는 제5,제6,제7,제8앤드게이트(AND5,AND6,AND7,AND8)에 입력한다. 이에따라 상기 제5,제6,제7,제8앤드게이트(AND5,AND6,AND7,AND8)는 상기 선택신호 S2가 1일 때, 즉 2400과 3600Bps의 인터리빙 리드 어드레스를 생성하고자 하는 경우에 c3',c0',c2',c1'을 출력하고, 선택신호 S0이 0일 경우에는 0을 출력한다.
그리고, S1은 제9,제10,제11,제12앤드게이트(AND9,AND10,AND11,AND12)에 입력한다. 이에따라 상기 제9,제10,제11,제12앤드게이트(AND9,AND10,AND11,AND12)는 상기 선택신호 S1이 1일 때, 즉 4800과 7200Bps의 인터리빙 리드 어드레스를 생성하고자 하는 경우에 c3',c2',c0',c1'을 출력하고, 선택신호 S0이 0일 경우에는 0을 출력한다.
그리고, S0은 제13,제14,제15,제16앤드게이트(AND13,AND14,AND15,AND16)에 입력한다. 이에따라 상기 제13,제14,제15,제16앤드게이트(AND13,AND14,AND15, AND16)는 상기 선택신호 S0이 1일 때, 즉 9600과 14400Bps의 인터리빙 리드 어드레스를 생성하고자 하는 경우에 c3', c2', c1', c0'을 출력하고, 선택신호 S0이 0일 경우에는 0을 출력한다.
한편 상기 제1,제5,제9,제13앤드게이트(AND1,AND5,AND9,AND13)의 출력은 제1오아게이트(OR1)에 입력된다. 상기 제1오아게이트(OR1)의 출력은 입력되는 제1,제5,제9,제13앤드게이트(AND1,AND5,AND9,AND13)의 출력 중 어느 하나라도 1이면, 1을 출력한다. 상기 제1오아게이트(OR1)의 출력이 c0 이다.
한편 상기 제2,제6,제10,제14앤드게이트(AND2,AND6,AND10,AND14)의 출력은 제2오아게이트(OR2)에 입력된다. 상기 제2오아게이트(OR2)의 출력은 입력되는 제2,제6,제10,제14앤드게이트(AND2,AND6,AND10,AND14)의 출력 중 어느 하나라도 1이면 1을 출력한다. 상기 제2오아게이트(OR2)의 출력이 c1 이다.
한편 상기 제3,제7,제11,제15앤드게이트(AND3,AND7,AND11,AND15)의 출력은 제3오아게이트(OR3)에 입력된다. 상기 제3오아게이트(OR3)의 출력은 입력되는 제3,제7,제11,제15앤드게이트(AND3,AND7,AND11,AND15)의 출력 중 어느 하나라도 1이면 1을 출력한다. 상기 제3오아게이트(OR3)의 출력이 c2 이다.
한편 상기 제4,제8,제12,제16앤드게이트(AND4,AND8,AND12,AND16)의 출력은 제4오아게이트(OR4)에 입력된다. 상기 제4오아게이트(OR4)의 출력은 입력되는 제4,제8,제12,제16앤드게이트(AND4,AND8,AND12,AND16)의 출력 중 어느 하나라도 1이면 1을 출력한다. 상기 제4오아게이트(OR4)의 출력이 c3이다. 상기 제1 내지 제4오아게이트(OR1∼OR4)의 출력이 멀티플렉서(MUX)의 출력 c3,c2,c1,c0이다.
상기한 바와 같이 본 발명은 CDMA방식의 PCS 이동국에서 사용되는 인터리빙 리드 어드레스 생성기를 간단한 카운터로서 구현하였다. 또한 상기와 같이 카운터로 구성된 인터리빙 리드 어드레스 생성기의 출력을 변화시킴으로서 다수의 데이터 레이트에 대한 인터리빙 리드 어드레스를 출력할 수 있다.
상술한 바와 같이 간단한 카운터로 CDMA방식의 PCS 이동국의 인터리빙 리드 어드레스 생성기를 구현하여 종래와 같이 롬과같은 고가의 부품을 사용하지 않고, 인터리빙 리드 어드레스를 생성할 수 있다. 이에따라 원가가 저렴해지는 이점이 있다.

Claims (6)

  1. 인터리빙 리드 어드레스 생성기가,
    클럭을 입력받아 18진 카운트를 수행하고, 캐리를 발생하며, 상기 18진 카운트 값을 인터리빙 리드 어드레스 중 열에 대응하는 어드레스로 출력하는 18진 카운터와,
    상기 18진 카운터의 캐리를 입력받아 인에이블되어, 클럭을 입력받아 32진 카운트를 수행하고, 상기 32진 카운트 값을 인터리빙 리드 어드레스 중 행에 대응하는 어드레스로 출력하는 32진 카운터를 구비하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
  2. 제1항에 있어서, 상기 인터리빙 리드 어드레스 생성기가,
    9600과 14400Bps의 데이터의 인터리빙 리드 어드레스를 생성하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
  3. 제1항에 있어서, 상기 인터리빙 리드 어드레스 생성기가,
    32진 카운터의 출력 중 최하위 비트와 최하위+1비트의 출력을 서로 바꾸어 출력하여, 4800과 7200Bps의 데이터 인터리빙 리드 어드레스를 생성하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
  4. 제1항에 있어서, 상기 인터리빙 리드 어드레스 생성기가,
    32진 카운터의 출력 중 최하위 비트를 최하위+2비트의 출력과 바꾸고, 다시 최하위+1비트를 최하위 비트 위치로 보내고, 최하위 비트+2비트를 최하위 +1비트위치로 보내어 출력하여, 2400과 3600Bps의 데이터 인터리빙 리드 어드레스를 생성하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
  5. 제1항에 있어서, 상기 인터리빙 리드 어드레스 생성기가,
    32진 카운터의 출력 중 최하위 비트를 최하위+3비트의 출력과 바꾸고, 다시 최하위+1비트를 최하위 비트 위치로 보내고, 최하위 비트+2비트를 최하위+1비트위치로 보내고, 최하위 비트+3비트를 최하위 비트+2비트 위치로 보내어 출력하여, 1200과 1800Bps의 데이터 인터리빙 리드 어드레스를 생성하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
  6. 인터리빙 리드 어드레스 생성기가,
    클럭을 입력받아 18진 카운트를 수행하고, 캐리를 발생하며, 상기 18진 카운트 값을 인터리빙 리드 어드레스 중 열에 대응하는 어드레스로 사용하는 18진 카운터와,
    상기 18진 카운터의 캐리를 입력받아 인에이블되어, 클럭을 입력받아 32진 카운트를 수행하고, 상기 32진 카운트 값을 출력하는 32진 카운터와,
    상기 32진 카운터의 카운트값 중 하위 4비트를 입력받아 데이터 레이트에 따른 선택신호를 입력받아, 상기 선택신호가 9600과 14400Bps의 인터리빙 리드 어드레스의 생성을 선택하는 것이면, 상기 하위 4비트를 그대로 출력하고, 상기 선택신호가 4800과 7200Bps의 인터리빙 리드 어드레스의 생성을 선택하는 것이면, 상기 하위 4비트 중 최하위 비트와 최하위+1 비트를 서로 바꾸어 출력하고, 상기 선택신호가 2400과 3600Bps의 인터리빙 리드 어드레스의 생성을 선택하는 것이면, 상기 하위 4비트 중 최하위 비트를 최하위+2 비트위치로 보내고, 최하위+2 비트를 최하위+1 비트위치로 보내고, 최하위 비트+1을 최하위 비트위치로 보내어 출력하고, 상기 선택신호가 1200과 1800Bps의 인터리빙 리드 어드레스의 생성을 선택하는 것이면, 상기 하위 4비트 중 최하위 비트를 최하위+3위치로 보내고, 상기 최하위+3비트를 최하위+2비트 위치로 보내고, 최하위+2비트를 최하위+1비트위치로 보내고, 최하위+1비트를 최하위 비트위치로 보내어 출력하고, 상기와 같이 선택신호에 따라 출력되는 신호와 32진 카운터의 카운트값 중 최상위비트를 인터리빙 리드 어드레스의 행어드레스로 사용하는 멀티플렉서를 구비하는 것을 특징으로 하는 인터리빙 리드 어드레스 생성기.
KR1019960043731A 1996-10-02 1996-10-02 인터리브 리드 어드레스 생성기 KR100193846B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960043731A KR100193846B1 (ko) 1996-10-02 1996-10-02 인터리브 리드 어드레스 생성기
CN97121111A CN1114996C (zh) 1996-10-02 1997-09-30 交错读出地址产生器
RU97116582A RU2134017C1 (ru) 1996-10-02 1997-10-01 Генератор адреса считывания с чередованием
US08/938,928 US6321311B1 (en) 1996-10-02 1997-10-02 Interleave read address generator
GB9720859A GB2318034B (en) 1996-10-02 1997-10-02 Interleave read address generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043731A KR100193846B1 (ko) 1996-10-02 1996-10-02 인터리브 리드 어드레스 생성기

Publications (2)

Publication Number Publication Date
KR19980025564A KR19980025564A (ko) 1998-07-15
KR100193846B1 true KR100193846B1 (ko) 1999-06-15

Family

ID=19476101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043731A KR100193846B1 (ko) 1996-10-02 1996-10-02 인터리브 리드 어드레스 생성기

Country Status (5)

Country Link
US (1) US6321311B1 (ko)
KR (1) KR100193846B1 (ko)
CN (1) CN1114996C (ko)
GB (1) GB2318034B (ko)
RU (1) RU2134017C1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3239084B2 (ja) * 1997-05-30 2001-12-17 株式会社次世代デジタルテレビジョン放送システム研究所 マルチキャリア伝送インターリーブ装置及び方法
US6507629B1 (en) * 1998-04-07 2003-01-14 Sony Corporation Address generator, interleave unit, deinterleave unit, and transmission unit
JP3257984B2 (ja) * 1998-10-30 2002-02-18 富士通株式会社 インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置
KR100480286B1 (ko) * 1999-04-02 2005-04-06 삼성전자주식회사 터보 인터리빙 어드레스 발생 장치 및 방법
US20020114197A1 (en) * 2000-05-22 2002-08-22 Masataka Fukui Address converter, interleaver and de-interleaver
KR100846017B1 (ko) * 2000-10-30 2008-07-11 가부시키가이샤 히타치세이사쿠쇼 데이터 인터리브/디인터리브 효율을 향상시키기 위한 반도체 장치, 무선 통신 장치, 컴퓨터 프로그램 제품 및 방법
US6790299B2 (en) * 2001-03-26 2004-09-14 The United States Of America As Represented By The Secretary Of The Navy Minimum signature propellant
US7003643B1 (en) 2001-04-16 2006-02-21 Micron Technology, Inc. Burst counter controller and method in a memory device operable in a 2-bit prefetch mode
TW565077U (en) * 2001-04-16 2003-12-01 Interdigital Tech Corp A time division synchronous/code division multiple access (TDSCDMA) user equipment
US6954832B2 (en) * 2002-05-31 2005-10-11 Broadcom Corporation Interleaver for iterative decoder
CN101036336B (zh) 2004-07-29 2012-12-26 高通股份有限公司 交织系统和方法
US8391410B2 (en) 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
US9042212B2 (en) 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
US9391751B2 (en) 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity
US8219782B2 (en) * 2008-09-18 2012-07-10 Xilinx, Inc. Address generation
CN102708916A (zh) * 2012-04-16 2012-10-03 东莞市泰斗微电子科技有限公司 一种地址跳转输出装置和方法
RU2012130778A (ru) 2012-07-18 2014-01-27 ЭлЭсАй Корпорейшн Маршрутизатор пакетов, имеющий иерархическую структуру буфера
US10210919B2 (en) * 2015-06-03 2019-02-19 Altera Corporation Integrated circuits with embedded double-clocked components

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2191914B (en) * 1986-06-23 1991-03-20 Thorn Emi Ferguson Transmission system for audio/data signals
JPS6437125A (en) * 1987-07-31 1989-02-07 Csk Corp Cross coding method and device therefor
US4860325A (en) * 1988-06-24 1989-08-22 Advanced Micro Devices, Inc. Counter tester
JPH06119130A (ja) * 1992-10-06 1994-04-28 Fuji Xerox Co Ltd 記録装置
JPH06216882A (ja) * 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
CA2116985C (en) * 1993-03-11 1999-09-21 Cynthia J. Burns Memory system
FI97661C (fi) * 1993-12-10 1997-01-27 Nokia Mobile Phones Ltd Tiedonsiirtomenetelmä, CDMA-lähetin sekä -vastaanotin
JP3415693B2 (ja) * 1993-12-23 2003-06-09 ノキア モービル フォーンズ リミテッド インターリーブプロセス
GB2294616B (en) * 1994-10-26 1999-06-02 Nokia Mobile Phones Ltd Interleaving process
US5590305A (en) * 1994-03-28 1996-12-31 Altera Corporation Programming circuits and techniques for programming logic
US5559506A (en) * 1994-05-04 1996-09-24 Motorola, Inc. Method and apparatus for encoding and decoding a digital radio signal
US5659580A (en) 1994-11-29 1997-08-19 Lucent Technologies Inc. Data interleaver for use with mobile communication systems and having a contiguous counter and an address twister
US5809555A (en) * 1995-12-15 1998-09-15 Compaq Computer Corporation Method of determining sizes of 1:1 and 2:1 memory interleaving in a computer system, configuring to the maximum size, and informing the user if memory is incorrectly installed
US5828671A (en) * 1996-04-10 1998-10-27 Motorola, Inc. Method and apparatus for deinterleaving an interleaved data stream
US5890207A (en) * 1996-11-27 1999-03-30 Emc Corporation High performance integrated cached storage device

Also Published As

Publication number Publication date
GB2318034B (en) 1998-12-23
CN1114996C (zh) 2003-07-16
RU2134017C1 (ru) 1999-07-27
US6321311B1 (en) 2001-11-20
GB9720859D0 (en) 1997-12-03
CN1181661A (zh) 1998-05-13
KR19980025564A (ko) 1998-07-15
GB2318034A9 (en) 1998-10-13
GB2318034A (en) 1998-04-08

Similar Documents

Publication Publication Date Title
KR100193846B1 (ko) 인터리브 리드 어드레스 생성기
KR100306282B1 (ko) 통신시스템의인터리빙/디인터리빙장치및방법
KR100186627B1 (ko) 베이스 밴드 인터리버
GB2315002A (en) Convolutional interleaver and method for generating address
US5136588A (en) Interleaving method and apparatus
CA1167575A (en) Time slot multiple circuit for the selective establishment of connections in a t.d.m. digital telecommunications system
JP3553546B2 (ja) 多段階チャネルインターリーバ／デインターリーバに使用するためのアドレス生成装置
US6965557B2 (en) Interleaver memory access apparatus and method of CDMA system
US7549093B2 (en) Method for changing a depth of an interleaver device or de-interleaver device and corresponding interleaver device and de-interleaver device
KR0144326B1 (ko) 12*12 에스티에스-1 스위치
CA2262491A1 (en) Method for translating an atm switch cell header
JP3304632B2 (ja) インターリーブ方法およびインターリーブ回路
US7061988B2 (en) Interleaver memory access apparatus and method of mobile communication system
US6170077B1 (en) Method for encoding a digital communication channel
US7308618B2 (en) Interleaver and device for decoding digital signals comprising such an interleaver
US7075846B2 (en) Apparatus for interleave and method thereof
KR100255762B1 (ko) 블록 인터리버의 읽기 동작용 주소발생기
US7586993B2 (en) Interleaver memory selectably receiving PN or counter chain read address
JP3277305B2 (ja) 可変インタリーブ回路
CN113364449B (zh) 一种自校准分频器
JP2810777B2 (ja) データ発生装置
CN100518024C (zh) 一种sdh支路交叉时分电路结构和交换方法
KR100194808B1 (ko) 공중전화 교환망(pstn) 연동용 비동기전달모드 셀 역다중화회로
SU634266A1 (ru) Устройство дл сопр жени каналов св зи с цифровой вычислительной машиной
JP2623519B2 (ja) 時間スイツチ回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19961002

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961002

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990205

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990206

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030124

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040119

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050124

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060119

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070115

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20080108

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20080108

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20100109