[go: up one dir, main page]

KR100192758B1 - 반도체패키지의 제조방법 및 구조 - Google Patents

반도체패키지의 제조방법 및 구조 Download PDF

Info

Publication number
KR100192758B1
KR100192758B1 KR1019960006302A KR19960006302A KR100192758B1 KR 100192758 B1 KR100192758 B1 KR 100192758B1 KR 1019960006302 A KR1019960006302 A KR 1019960006302A KR 19960006302 A KR19960006302 A KR 19960006302A KR 100192758 B1 KR100192758 B1 KR 100192758B1
Authority
KR
South Korea
Prior art keywords
solder
semiconductor chip
bumps
bump
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1019960006302A
Other languages
English (en)
Other versions
KR970067785A (ko
Inventor
허영욱
Original Assignee
황인길
아남반도체주식회사
프랑크 제이. 마르쿠치
암코 일렉트로닉스 아이엔시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남반도체주식회사, 프랑크 제이. 마르쿠치, 암코 일렉트로닉스 아이엔시 filed Critical 황인길
Priority to KR1019960006302A priority Critical patent/KR100192758B1/ko
Priority to JP02314497A priority patent/JP3146345B2/ja
Priority to US08/813,725 priority patent/US5908317A/en
Publication of KR970067785A publication Critical patent/KR970067785A/ko
Priority to US09/222,226 priority patent/US6091141A/en
Application granted granted Critical
Publication of KR100192758B1 publication Critical patent/KR100192758B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체패키지의 제조방법 및 구조에 관한 것으로, 반도체칩의 본드패드에 직접 솔더범프를 형성하여 마더보드에 실장시킴으로서 패키지의 크기를 축소하여 경박단소화 패키지를 제조함은 물론, 패키지의 고집적화 및 고성능화 할 수 있는 반도체패키지의 제조방법 및 구조이다.

Description

반도체패키지의 제조방법 및 구조
제1도는 볼 그리드 어레이(Ball Grid Array) 반도체패키지의 구조를 나타낸 단면도.
제2a도 내지 제2d도는 본 발명에 의한 본도체패키지의 제조방법을 도시한 도면.
제3a도 내지 제3b도는 본 발명의 반도체패키지가 마더보드(Mother Board)에 실장되는 상태를 나타낸 단면도.
제4도는 본 발명의 실시예로서 반도체패키지의 외부에 메탈 또는 플라스틱 리드(Lid)가 씌워진 상태를 도시한 단면도.
제5도는 본 발명의 본드패드에 형성된 범프의 확대도.
제6도는 본 발명의 본드패드에 형성된 범프의 실시예를 도시한 확대도.
제7a도 내지 제7c도는 본 발명에 의해 형성된 솔더범프의 실시예로 솔더범프의 크기를 키우는 방법을 도시한 도면.
제8도는 본 발명의 실시예로서 웨이퍼에 직접 솔더범프를 형성한 후, 웨이퍼를 절단하여 단일 칩을 형성하는 상태를 예시한 도면.
*도면의 주요부분에 대한 부호의 설명
10 : 반도체칩 11 : 본드패드(Bond Pad)
12 : 패시베이션(Passivation) 13 : 코팅층(Coating Layer)
20 : 솔더범프(Solder Bump) 21 : 솔더테일(Solder Tail)
22 : 범프(Bump : 입·출력단자) 26 : Au범프
30 : 덮개(Lid) 31 : 에폭시 어드히시브(Epoxy Adhesive)
32 : 에폭시수지 40 : 마더보드(Mother Board)
본 발명은 반도체패키지의 제조방법 및 구조에 관한 것으로, 더욱 상세하게는 반도체칩의 본드패드에 직접 솔더범프를 형성하여 마더보드에 실장시킴으로써 패키지의 크기를 축소하여 경박단소화 패키지를 제조함은 물론, 패키지의 고집적화 및 고성능화 할 수 있는 반도체패키지의 제조방법 및 구조에 관한 것이다.
근래에 들어 반도체칩의 고집적화 및 고성능화 되어가는 실정에 맞추어 솔더볼을 입출력 단자로 사용하는 반도체패키지를 선호하고 있는 바, 전자제품의 소형화 및 고기능화 됨에 따라 반도체패키지의 제조에서도 이를 수용하기 위하여 경박단소화 되고, 고다핀화 되어가고 있다. 즉, 패키지의 크기를 최소한 적게 형성하면서 패키지의 성능은 향상시킨 패키지가 필요하게 되었다.
이러한 패키지의 구조로 솔더볼을 입·출력 단자로 사용하는 BGA(Ball Grid Array)패키지는 기존의 QFP(Quad Flat Package)에 비해서 패키지의 크기 및 집적도를 많이 향상시키기는 하였으나, 몰딩영역 때문에 패키지의 크기가 비교적 크게되어 마더보드에 실장시 많은 공간(Space)을 차지하게 되었다.
상기 BGA패키지의 구조는 제1도에 도시된 바와같이 회로패턴(71)이 형성된 PCB기판(7)의 상면에 반도체칩(1)이 에폭시에 의해 부착되고, 이 반도체칩(1) 상의 칩패드와 PCB기판(7)의 상면 회로패턴(71)과는 와이어(8)에 의해 본딩되며, 상기 반도체칩(1)은 외부의 산화 및 부식으로부터 보호하기 위하여 컴파운드(9)로 몰딩되고, 상기 PCB기판(7)의 저면에는 다수의 솔더볼(2)이 부착된 구조로 되어 있다.
그러나, 이와같은 BGA패키지는 와이어를 사용함으로서 와이어의 루프에 의해 패키지의 크기가 커져 패키지의 실장 밀도 및 마더보드의 전기적 패턴의 설계 여유도를 떨어뜨리는 한편, 온도 변화에 의한 패키지 내부의 각종 소자간에 계면박리가 발생되는 문제점이 있었다.
따라서, 본 발명은 이러한 문제점을 해결하기 위하여 발명된 것으로, 반도체칩의 본드패드에 직접 범프를 형성하여 입·출력단자로 사용함은 물론, 마더보드에 실장시 마더보드를 연결시키는 죠인트 역할을 함으로써 패키지의 크기를 축소하고, 경박단소화 할 수 있어 패키지의 고집적화 및 고성능화 할 수 있는 패키지를 제공함에 그 목적이 있다.
이러한 본 발명의 목적을 달성하기 위해서는 반도체칩의 본드패드(Bond Pad)에 볼본드(Ball Bond)용 와이어 본더(Wire Bonder)로 Sn과 Pb가 함유된 솔더와이어(Solder Wire)를 사용하여 끝단에 솔더테일(Solder Tail)을 갖는 솔더범프(Solder Bump)를 형성하는 단계와 ; 상기 솔더범프가 형성된 반도체칩 위에 폴리이미드(Polyimide) 또는 에폭시(Eopxy)수지를 이용하여 반도체칩 표면 전체에 걸쳐 균일하게 도포하여 코팅층을 형성하는 단계와 ; 상기 코팅층이 형성된 반도체칩을 150℃ 이상의 고온으로 30분 이상 가열시켜 도포된 폴리이미드나 에폭시수지를 경화시키는 단계와 ; 상기 폴리이미드 또는 에폭시수지가 경화된 반도체칩을 190℃ 이상의 고온으로 유지시킬 수 있는 오븐(Oven)이나 퍼니스(Furnace)등을 이용하여 솔더테일을 녹인 후, 냉각시켜 솔더 자체의 표면장력에 의해 원형 또는 반구형의 범프를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체패키지의 제조방법에 의해 가능하다.
이하, 본 발명을 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
제2a도 내지 제2d도는 본 발명에 의한 반도체패키지의 제조방법을 도시한 것으로, 제2a도는 반도체칩(10)의 표면을 보호하기 위하여 글라스(Glass) 또는 폴리이미드(Polyimide)등으로 패시베이션(12 ; Passivation)된 것이다.
제2b도는 반도체칩(10)의 본드패드(11 ; Bond Pad)에 볼 본드(Ball Bond)용 와이어 본더(Wire Bonder)로서 Sn과 Pb가 함유된 솔더와이어(Solder Wire)를 사용하여 솔더범프(20 ; Solder Bump)를 형성한 것이다.
이때, 상기 솔더와이어는 루프(Loop)를 형성하지 않고, 끝단에 솔더테일(21 ; Solder Tail)을 갖는 솔더범프(20)를 형성 하는데, 상기 솔더테일(21)은 20mil 이상의 높이로 형성된다.
또한, 솔더범프(20)의 형성이 직접적으로 용이하지 않을 경우에는 제6도에 도시된 바와같이 반도체칩(10)의 본드패드(11)에 Au범프(26)를 먼저 형성한 후, 그 위에 솔더테일(21)을 갖는 솔더범프(20)를 형성할 수 있다.
제2c도는 상기 솔더범프(20)가 형성된 반도체칩(10) 위에 폴리이미드(Polyimide) 또는 에폭시(Epoxy)수지를 이용하여 반도체칩(10) 표면 전체에 걸쳐 균일하게 도포하여 코팅층(13 ; Coating Layer)을 형성한 것이다.
이와같이 코팅층(13)이 형성된 반도체칩(10)을 150℃ 이상의 고온으로 30분 이상 가열시켜 도포된 폴리이미드나 에폭시수지를 경화 시킨다.
제2d도는 솔더테일(21)을 재성형하여 범프(22 ; 입·출력단자)를 형성한 것으로, 190℃ 이상의 고온으로 유지시킬 수 있는 오븐(Oven)이나 퍼니스(Furnace)등을 이용하여 경화가 완료된 폴리이미드나 에폭시수지의 코팅층(13) 위로 노출된 솔더테일(21)을 녹인 후, 녹은 솔더테일(21)을 냉각시키게 되면 솔더 자체의 표면장력에 의하여 원형 또는 반구형의 범프(22)가 형성되는 것이다. 이때, 상기 원형 또는 반구형의 범프(22)를 형성하기 위해서는 로진 베이스(Rosin Base)의 플럭스(Flux)를 사용하여 코팅층(13) 위에 도포한다.
제3a도와 제3b도는 이와같이 형성된 반도체칩(10)을 뒤집어 마더보드(40 ; Mother Board)에 실장시키는 상태를 나타낸 도면으로, 상기 범프(22)는 반도체칩(10)에서 나오는 시그널(Signal) 등을 전달하여 주는 터미널(Terminal ; 입·출력단자) 구실과 반도체칩(10)을 마더보드(40)에 연결시켜 주는 죠인트(Joint)의 역할을 하는 것이다.
제4도는 본 발명의 실시예로 범프(22)가 형성되지 않은 반도체칩(10)의 면을 보호하기 위하여 반도체칩(10)을 감싸도록 덮개(30 ; Lid)를 부착한 것으로, 상기 덮개(30)는 금속성의 메탈덮개(30 ; Metal Lid) 또는 열전도성이 우수한 플라스틱덮개(Plastic Lid)로 형성하고, 이러한 덮개(30)의 내부에 에폭시 어드히시브(31 ; Eopxy Adhesive)등을 이용하여 반도체칩(10)을 부착한 후, 100℃ 이상의 고온에 노출시켜 에폭시 어드히시브(31)를 완전히 경화시킨 다음, 반도체칩(10)의 측면과 금속 또는 플라스틱덮개(30)의 내측면과의 틈새를 메우기 위하여 에폭시수지(32) 등을 이용하여 충진시킨다.
상기 금속성의 메탈덮개(30)는 구리(Cupper), 구리합금, 스테인레스(Stainless) 또는 스틸(Steel) 등으로 이루어 지고, 이러한 메탈덮개(30)에는 니켈(Ni)을 도금한다. 또한, 프라스틱덮개(30)는 열전도성이 우수한 에폭시 타입(Epoxy Type)의 수지로 형성한다.
제7a도 내지 제7c도는 본 발명의 제조방법에 의해서 형성된 범프(22)를 필요시 크게 형성하는 방법을 도시한 것으로, 솔더와이어로 형성된 범프(22)의 크기가 불충분한 경우에는 그 위에 로진 베이스 플럭스(23 ; Rosin Base Flux)를 도포한 후, Sn/Pb가 함유된 솔더 페이스트(24 ; Solder Paste)를 입히거나, 또는 일정한 크기를 가진 Sn/Pb로 만들어진 솔더볼(25 ; Solder Ball)을 범프(22)위에 올려놓고 고온(190℃이상)의 오븐 또는 퍼니스 등을 이용하여 재성형시켜 범프(22)의 크기를 크게 할 수 있는 것이다.
제8도는 본 발명의 실시예로 반도체칩(10)에 범프(22)를 형성하지 않고, 반도체칩(10)의 원자재인 웨이퍼(50 ; Wafer)에 직접 범프(22)를 형성한 후, 소잉장비로 웨이퍼(50)를 절단하여 단일의 패키지를 형성하는 상태를 예시한 도면이다.
반도체칩(10)의 원자재인 웨이퍼(50) 상태에서 전체적으로 솔더테일(21)을 갖는 솔더범프(20) 및 Au범프(26)를 형성시킨 후, 웨이퍼(50) 전체에 걸쳐 균일하게 폴리이미드나 에폭시수지 등을 도포하여 코팅층(13)을 형성하고, 150℃ 이상의 고온에서 도포된 폴리이미드나 에폭시수지를 경화 시킨다.
상기 폴리이미드 또는 에폭시수지를 경화시킨 다음, 190℃ 이상의 고온을 유지시킬 수 있는 곳에서 오븐이나 퍼니스에서 솔더테일(21)을 재성형시켜 범프(22)를 형성한다. 이때, 상기 범프(22)를 형성시키기 위하여 코팅층(13) 위에 플럭스(Flux)를 도포한다.
이와같이 웨이퍼(50) 상태에서 전체적으로 범프(22)를 형성한 후, 소잉(Sawing) 장비를 이용하여 웨이퍼(50)을 절단시켜 단일 패키지로 분리시킨다.
상기 웨이퍼(50) 상태에서 전체적으로 범프(22)를 형성시킬 때 솔더테일(21)의 높이는 20mil 이상의 높이를 갖도록 형성하고, 범프(22)의 크기를 키우기 위해서는 전술한 제7a도 내지 제7c도의 방법에 의해 범프(22)의 크기를 크게할 수 있다.
이와같은 제조방법에 의해 완성된 패키지는 반도체칩(10)의 본드패드(11)에 직접 범프(22)를 형성하여 입·출력단자로 사용함으로서 패키지의 크기를 경박단소화 할 수 있는 것으로, 이러한 패키지를 BCSP(Bump Chip Scale Package)라 한다.
상기 BCSP의 구조는 반도체칩(10) 상에 구비된 본드패드(11)에 솔더범프(20)가 형성되고, 상기 솔더범프(20)가 형성되지 않은 반도체칩(10) 상에는 폴리이미드 또는 에폭시수지 등의 코팅층(13)이 형성된 것이다.
상기 솔더범프(20)는 본드패드(11)에 직접 형성하기 어려울 경우에는 Au범프(26)를 먼저 형성한 다음에 그 위에 솔더범프(20)를 형성하여 구성할 수 있다. 또한, 범프(22)가 형성되지 않은 반도체칩(10)의 면을 보호하기 위하여 덮개(30)의 내부에 에폭시 어드히시브(31 ; Epoxy Adhesive)를 이용하여 반도체칩(10)을 부착할 수 있다.
상기 덮개(30)는 금속성의 메탈덮개(30 ; Metal Lid) 또는 열전도성이 우수한 플라스틱덮개(Plastic Lid)로 형성하는 것으로, 금속성의 메탈덮개(30)는 구리(Cupper), 구리합금, 스테인레스(Stainless) 또는 스틸(Steel) 등으로 이루어 지고, 프라스틱덮개(30)는 열전도성이 우수한 에폭시 타입(Epoxy Type)의 수지로 형성되며, 상기 메탈덮개(30)에는 니켈(Ni)을 도금한다.
상술한 바와같이 본 발명의 패키지는 반도체칩의 본드패드에 직접 범프를 형성하여 입·출력단자로 사용함을 물론, 마더보드에 실장시 마더보드를 연결시키는 죠인트 역할을 함으로서 패키지의 크기를 축소하고, 경박단소화 할 수 있어 패키지의 고집적화 및 고성능화 할 수 있는 이점이 있다.

Claims (27)

  1. 반도체칩의 본드패드(Bond Pad)에 볼 본드(Ball Bond)용 와이어 본더(Wire Bonder)로 Sn과 Pb가 함유된 솔더와이어(Solder Wire)를 사용하여 끝단에 솔더테일(Solder Tail)을 갖는 솔더범프(Solder Bump)를 형성하는 단계와 ; 상기 솔더범프가 형성된 반도체칩 위에 폴리이미드(Polyimide) 또는 에폭시(Epoxy)수지를 이용하여 반도체칩 표면 전체에 걸쳐 균일하게 도포하여 코팅층을 형성하는 단계와 ; 상기 코팅층이 형성된 반도체칩을 150℃ 이상의 고온으로 30분 이상 가열시켜 도포된 폴리이미드나 에폭시수지를 경화시키는 단계와 ; 상기 폴리이미드 또는 에폭시수지가 경화된 반도체칩을 190℃ 이상의 고온으로 유지시킬 수 있는 오븐(Oven)이나 퍼니스(Furnace)등을 이용하여 솔더테일을 녹인 후, 냉각시켜 솔더 자체의 표면장력에 의해 원형 또는 반구형의 범프를 형성하는 단계로 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.
  2. 제1항에 있어서, 상기 솔더테일은 20mil 이상의 높이를 갖도록 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  3. 제1항에 있어서, 상기 솔더범프를 형성하기 전에 반도체칩의 본드패드에 Au범프를 먼저 형성한 후, 그 위에 솔더범프를 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  4. 제1항에 있어서, 상기 솔더테일을 녹여 원형 또는 반구형의 범프를 형성하기 전에 경화된 폴리이미드 또는 에폭시수지 위에 로진 베이스(Rosin Base)의 플럭스(Flux)를 도포하는 것을 특징으로 하는 반도체패키지의 제조방법.
  5. 제1항 또는 4항에 있어서, 상기 원형 또는 반구형의 범프는 반도체칩을 마더보드(Mother Board)에 실장시 반도체칩에서 나오는 시그널(Signal) 등을 전달하여 주는 터미널(Terminal ; 입·출력단자) 구실과 반도체칩을 마더보드에 연결시키는 죠인트(Joint)의 역할을 하는 것을 특징으로 하는 반도체패키지의 제조방법.
  6. 제1항에 있어서, 상기 솔더범프를 형성하기 전에 반도체칩의 표면을 보도하기 위하여 글라스(Glass) 또는 폴리이미드(Polymide)등으로 패시베이션(Passivation)을 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  7. 제1항에있어서, 상기 솔더테일을 녹여 원형 또는 반구형의 범프를 형성한 후, 범프가 형성되지 않은 반도체칩의 면을 보호하기 위하여 반도체칩을 감싸도록 덮개(Lid)를 부착하는 단계를 포함하는 것을 특징으로 하는 반도체패키지의 제조방법.
  8. 제7항에 있어서, 상기 덮개는 금속성의 메탈덮개(Metal Lid)로 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  9. 제8항에 있어서, 상기 메탈덮개는 구리(Cupper), 구리합금, 스테인레스(Stainless) 또는 스틸(Steel)로 이루어지는 것을 특징으로 하는 반도체패키지의 제조방법.
  10. 제8항 또는 9항에 있어서, 상기 메탈덮개에는 니켈(Ni)을 도금한 것을 특징으로 하는 반도체패키지의 제조방법.
  11. 제7항에 있어서, 상기 덮개는 열전도성이 우수한 에폭시 타입(Epoxy Type)의 프라스틱덮개(Plastic Lid)로 형성된 것을 특징으로 하는 반도체패키지의 제조방법.
  12. 제7항에 있어서, 상기 덮개와 반도체칩의 부착은 에폭시 어드히시브(Epoxy Adhesive)를 도포한 후, 100℃ 이상의 고온에서 에폭시 어드히시브를 경화시켜 주착하는 것을 특징으로 하는 반도체패키지의 제조방법.
  13. 제12항에 있어서, 상기 덮개에 반도체칩을 부착한 후, 반도체칩의 측면과 덮개의 내측면과으 틈새를 에폭시수지로 충진시키는 것을 특징으로 하는 반도체패키지의 제조방법.
  14. 제1항에 있어서, 상기 원형 또는 반구형의 범프를 형성하는 단계 후, 그 위에 로진 베이스 플럭스(Rosin Base Flux)를 도포하고, Sn/Pb가 함유된 솔더 페이스트(Solder Paste)를 입히거나, 또는 일정한 크기를 가진 Sn/Pb로 만들어진 솔더볼(Solder Ball)을 범프위에 올려놓은 후, 190℃ 이상의 고온에서 재성형시켜 범프의 크기를 키우는 단계를 포함하는 것을 특징으로 하는 반도체패키지의 제조방법.
  15. 반도체칩의 원자제인 웨이퍼 상태에서 전체적으로 본드패드에 솔더테일을 갖는 솔더범프를 형성하는 단계와 ; 상기 솔더범프가 형성된 웨이퍼 전체에 걸쳐 균일하게 폴리이미드나 에폭시수지를 도포하여 코팅층을 형성하는 단계와 ; 150℃ 이상의 고온에서 도포된 폴리이미드나 에폭시수지를 경화 시키는 단계와 ; 상기 단계후에 190℃ 이상의 고온에서 솔더테일을 재성형시켜 원형 또는 반구형의 범프를 형성하는 단계와 ; 상기 단계를 거친 웨이퍼를 소잉(Sawing) 장비로 절단하여 단일 패키지로 분리시키는 단계로 이루어진 것을 특징으로 하는 반도체패키지의 제조방법.
  16. 제15항에 있어서, 상기 솔더테일은 20mil 이상의 높이를 갖도록 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  17. 제15항에 있어서, 상기 솔더범프를 재성형시켜 범프를 형성하기 전에 상기 코팅층 위에 플럭스(Flux)를 도포하는 것을 특징으로 하는 반도체패키지의 제조방법.
  18. 제15항에 있어서, 상기 솔더범프를 재성형시켜 범프를 형성하는 단계 후, 그 위에 로진 베이스 플럭스(Rosin Base Flux)를 도포하고, Sn/Pb가 함유된 솔더 페이스트(Solder Paste)를 입히거나, 또는 일정한 크기를 가진 Sn/Pb로 만들어진 솔더볼(Solder Ball)을 범프위에 올려놓은 후, 190℃ 이상의 고온에서 재성형시켜 범프의 크기를 키우는 단계를 포함하는 것을 특징으로 하는 반도체패키지의 제조방법.
  19. 제15항에 있어서, 상기 솔더범프를 형성하기 전에 Au범프를 먼저 형성한 후, 그 위에 솔더범프를 형성하는 것을 특징으로 하는 반도체패키지의 제조방법.
  20. 반도체칩의 본드패드가 형성된 면에는 폴리이미드 또는 에폭시수지 등의 코팅층을 형성하고, 상기 반도체칩의 본드패드에 직접 입·출력단자인 범프를 형성함을 특징으로 하는 반도체패키지 구조.
  21. 제20항에 있어서, 상기 범프는 Sn/Pb가 함유된 솔더범프인 것을 특징으로 하는 반도체패키지의 구조.
  22. 제20항에 있어서, 상기 범프는 반도체칩의 본드패드에 Au범프가 형성되고, 그 위에 Sn/Pb가 함유된 솔더범프가 형성된 것을 특징으로 하는 반도체패키지의 구조.
  23. 제20항에 있어서, 상기 범프가 형성되지 않은 반도체칩의 면에는 반도체칩을 감싸도록 덮개(Lid) 덮개가 부착된 것을 특징으로 하는 반도체패키지의 구조.
  24. 제23항에 있어서, 상기 메탈덮개는 금속성의 메탈덮개(Metal Lid) 또는 열전도성이 우수한 에폭시 타입(Epoxy Type)의 프라스틱덮개(Plastic Lid)로 형성된 것을 특징으로 하는 반도체패키지의 구조.
  25. 제24항에 있어서, 상기 메탈덮개는 구리(Cupper), 구리합금, 스테인레스(Stainless) 또는 스틸(Steel)인 것을 특징으로 하는 반도체패키지의 구조.
  26. 제20항 또는 23항에 있어서, 상기 덮개와 반도체칩의 부착은 에폭시 어드히시브(Epoxy Adhesive)에 의해 부착된 것을 특징으로 하는 반도체패키지의 구조.
  27. 제20항 또는 23항에 있어서, 상기 덮개의 내측면과 반도체칩의 외측면과의 틈새에 에폭시수지가 충진된 것을 특징으로 하는 반도체패키지의 구조.
KR1019960006302A 1996-03-11 1996-03-11 반도체패키지의 제조방법 및 구조 Expired - Lifetime KR100192758B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960006302A KR100192758B1 (ko) 1996-03-11 1996-03-11 반도체패키지의 제조방법 및 구조
JP02314497A JP3146345B2 (ja) 1996-03-11 1997-01-22 バンプチップスケール半導体パッケージのバンプ形成方法
US08/813,725 US5908317A (en) 1996-03-11 1997-03-07 Method of forming chip bumps of bump chip scale semiconductor package
US09/222,226 US6091141A (en) 1996-03-11 1998-12-29 Bump chip scale semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006302A KR100192758B1 (ko) 1996-03-11 1996-03-11 반도체패키지의 제조방법 및 구조

Publications (2)

Publication Number Publication Date
KR970067785A KR970067785A (ko) 1997-10-13
KR100192758B1 true KR100192758B1 (ko) 1999-06-15

Family

ID=19452748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006302A Expired - Lifetime KR100192758B1 (ko) 1996-03-11 1996-03-11 반도체패키지의 제조방법 및 구조

Country Status (1)

Country Link
KR (1) KR100192758B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057699A (ko) * 2001-01-05 2002-07-12 박덕흥 연마방식에 의해 제조된 씨. 에스. 피 패키지 및 그제조방법
KR100454836B1 (ko) * 1996-11-28 2005-01-17 소니 가부시끼 가이샤 땜납범프의형성방법및그장치
KR100690552B1 (ko) 2005-02-04 2007-03-12 세이코 엡슨 가부시키가이샤 절연화 처리전 기판, 기판의 제조 방법, 탄성 표면파진동자의 제조 방법, 탄성 표면파 진동자, 탄성 표면파장치 및 전자 기기
KR100922372B1 (ko) * 2008-01-23 2009-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100452820B1 (ko) * 2002-07-12 2004-10-15 삼성전기주식회사 회로소자의 전극형성 방법, 그를 이용한 칩 패키지 및 다층기판

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100454836B1 (ko) * 1996-11-28 2005-01-17 소니 가부시끼 가이샤 땜납범프의형성방법및그장치
KR20020057699A (ko) * 2001-01-05 2002-07-12 박덕흥 연마방식에 의해 제조된 씨. 에스. 피 패키지 및 그제조방법
KR100690552B1 (ko) 2005-02-04 2007-03-12 세이코 엡슨 가부시키가이샤 절연화 처리전 기판, 기판의 제조 방법, 탄성 표면파진동자의 제조 방법, 탄성 표면파 진동자, 탄성 표면파장치 및 전자 기기
KR100922372B1 (ko) * 2008-01-23 2009-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법

Also Published As

Publication number Publication date
KR970067785A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
US5908317A (en) Method of forming chip bumps of bump chip scale semiconductor package
US6291274B1 (en) Resin molded semiconductor device and method for manufacturing the same
US6162664A (en) Method for fabricating a surface mounting type semiconductor chip package
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6790712B2 (en) Semiconductor device and method for fabricating the same
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
US6429043B1 (en) Semiconductor circuitry device and method for manufacturing the same
US20040089936A1 (en) Semiconductor device
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
JP2000022027A (ja) 半導体装置、その製造方法およびパッケージ用基板
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
KR100192758B1 (ko) 반도체패키지의 제조방법 및 구조
JPH11260850A (ja) 半導体装置およびその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR100473336B1 (ko) 반도체패키지
KR100192759B1 (ko) 범프 칩 스케일 패키지의 범프 형성방법
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP2001044326A (ja) 半導体装置およびその製造方法
KR100459820B1 (ko) 칩스케일패키지및그제조방법
US7078798B2 (en) Semiconductor package and manufacturing method thereof
JP2003017624A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960311

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960311

Comment text: Request for Examination of Application

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 19971008

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981030

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20020130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030128

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20040126

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20050110

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20060119

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20070125

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080122

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090128

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20100127

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20110125

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20120126

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20130116

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20130116

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20140121

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20140121

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20150119

Start annual number: 17

End annual number: 17

EXPY Expiration of term
PC1801 Expiration of term