[go: up one dir, main page]

KR100192470B1 - 씨엠오에스 인버터 구조 및 제조방법 - Google Patents

씨엠오에스 인버터 구조 및 제조방법 Download PDF

Info

Publication number
KR100192470B1
KR100192470B1 KR1019910020284A KR910020284A KR100192470B1 KR 100192470 B1 KR100192470 B1 KR 100192470B1 KR 1019910020284 A KR1019910020284 A KR 1019910020284A KR 910020284 A KR910020284 A KR 910020284A KR 100192470 B1 KR100192470 B1 KR 100192470B1
Authority
KR
South Korea
Prior art keywords
forming
drain
gate
mos transistor
conductive
Prior art date
Application number
KR1019910020284A
Other languages
English (en)
Other versions
KR930011311A (ko
Inventor
장태식
이증상
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019910020284A priority Critical patent/KR100192470B1/ko
Publication of KR930011311A publication Critical patent/KR930011311A/ko
Application granted granted Critical
Publication of KR100192470B1 publication Critical patent/KR100192470B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 종래의 CMOS에 있어서, 웰 형성을 위해 넓은 면적이 필요했던 단점을 보완하고 게이트를 공유하게하여, 집적도를 향상시킬 수 있는 CMOS 인버터 구조 및 제조방법에 관한 것으로, 제1도전형의 기판에 제1도전형과 반대되는 제2도전형의 모스트랜지스터를 형성하고, 그 위에 게이트를 공유하고 제2도전형 모스트랜지스터의 소오스/드레인과 연결된 제1도전형의 소오스/드레인을 갖는 제1도전형의 모스트랜지스터가 형성된 CMOS 구조로써, 그 제조 방법은, 제1도전형의 기판위에 게이트를 형성하고 제1도전형과 반대되는 제2도전형의 소오스/드레인을 형성하여 제2도전형의 모스트랜지스터를 형성하는 공정과, 전표면에 격리용막을 증착하고 제2도전형 모스트랜지스터의 드레인 콘택홀을 형성하는 공정과,상기 드레인 콘택홀에 전도체층을 선택적으로 형성하여 평탄화하고 상기 게이트 표면까지 에치백하는 공정과, 제1도전형의 모스트랜지스터 형성을 위한 게이트 산화막을 상기 전도체층 위를 제외한 부분에 형성하고 제2도전형으로 도핑된 폴리실리콘을 증착하는 공정과, 상기 중착된 폴리실리콘에 채널영역을 정의하여 제1도전형의 소오스드레인을 형성하여 제1도전형의 모스트랜지스터를 형성하는 공정으로 이루어진다.

Description

CMOS 인버터 구조 및 제조방법
제1도는 종래의 CMOS 인버터 구조 단면도.
제2도는 종래의 NMOS 인버터 구조 단면도.
제3도는 인버터 회로 구성도.
제4도는 본 발명의 CMOS인버터 제조공정 단면도.
제5도는 본 발명의 CMOS인버터 완성단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 필드산화막
5, 12 : 소오스/드레인 9 : 실리사이드
10 : 도핑된 폴리실리콘 7, 13 : 산화막
14 : 금속
본 발명은 반도체 소자에 관한 것으로 특히 엔모스(NMOS)와 피모스(PMOS)트랜지스터가 게이트를 공유한 구조의 CMOS 인버터 구조 및 제조방법에 관한 것이다.
종래의 CMOS 구조 및 제조방법을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 종래의 CMOS 인버터 구조 단면도로서, CMOS 인버터는 한 개의 엔모스 트랜지스터와 한 개의 피모스 트랜지스터를 금속으로 연결한 것으로, 실리콘기판(1)에 필드산화막(2)을 성장하여 액티브영역과 필드영역을 구분하고, 액티브영역중 피모스영역에 n형 웰(2)을 형성하고, 게이트산화막을 성장하여 폴리사이드(Polycide)를 증착식각하여 엔모스와 피모스 각각의 게이트(6)를 형성하고, n+이온주입으로 엔모스영역의 소오스/드레인과 P+이온주입으로 피모스 영역의 소오스/드레인을 형성하고, 워드라인의 격리를 위해 산화막(7)을 증착하고 베리드 콘택형성을 위해 산화막(7)을 선택식각하여 금속(8)을 증착하여 이루어진 구조이다.
제2도는 제1도중 엔모스 영역을 나타낸 것으로, 하나의 엔모스 트랜지스터와 폴리저항(LOAD POLY) 및 금속라인으로 구성된 것이다.
이와 같이 구성된 종래의 CMOS 인버터의 동작은 다음과 같다.
제3도는 인버터회로 구성도로써, 제3도(a)는 엔모스 인버터 회로도이고, 제3도(b)는 CMOS 인버터회로도이다.
즉 제3도(a)에서 입력신호가 하이레벨일때 엔모스가 "온"되어 출력신호는 로우레벨이 되고, 입력시호가 로우레벨일때 엔모스는 오프되어 출력신호는 하이레벨이 된다. 그리고 제3도(b)에서 입력신호가 하이레벨일 경우, 피모스는 "오프"되고 엔모스는 "온"되어 출력신호는 로우레벨이되고, 입력신호가 로우레벨일 경우 피모스는 "온"되고, 엔모스는 "오프"되어 출력신호는 하이레벨이 된다.
그러나, 종래의 CMOS 인버터에 있어서, 피모스 트랜지스터를 형성하기 위해서는 n형 웰을 형성하여야 했기 때문에 매우 큰 면적을 차지하여 집적화에 어려운 결점이 있다.
본 발명은 이와 같은 결점을 해결하기 위해 안출한 것으로서, 박막의 엔모스와 피모스를 형성하고 게이트를 고유하도록 하는 CMOS를 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기위한 본 발명은 기판에 피모스를 박막트랜지스터(Thin Film Transisitor)를 형성하고, 이를 격리시킨 뒤 그 위에 게이트가 공유되도록 엔모스트랜지스터를 형성하는 구조 및 제조방법이다.
이와 같은 본 발명을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
제4도는 본 발명의 CMOS 인버터 제조공정 단면도를 낱낸 것으로, 제4도(a)와 같이 실리콘기판(1)에 필드산화막(2)을 성장하여 액티브영역과 필드영역을 구분하고, 게이트 산화막을 성장한 후 n형 불순물로 도핑된 폴리실리콘과 캡게이트 산화막을 차례로 증착하여 포토에치공정으로 게이트(6)를 형성하고, LDD(Lighly doped drain) 구조의 소오스/드레인을 형성하기위해 n-불순물 이온주입한 뒤 게이트(6)에 측벽산화막을 형성하여 n+불순물이온 주입을 한다.
제4도(b)와 같이 낮은 온도에서 전표면에 격리용 산화막(7)을 증착하고 포토에치공정으로 엔모스 트랜지스터의 드레인 콘택홀(Contact hole)을 형성하여 콘택홀내에 선택적인 화학증착법으로 실리사이드(Silicide)(9)를 증착한다.
제4도(C)와 같이 평탄화를 위하여 Chemical-Mechanical-Polishing으로 표면을 평탄화시킨후 게이트(6) 표면까지 에치백하고, 박막산화막을 성장시켜 피모스 트랜지스터의 게이트산화막을 형성한 다음 실리사이드(9)위의 산화막을 선택적 습식식각하고 n형 불순물로 도핑된 폴리실리콘(10)을 중착한다.
제4도(d)와 같이 , 포토레지스트(11)를 도포하여 피모스의 채널부분을 마스킹한 뒤 보론(Boron)을 고농도로 이온주입하고 제4도(e)와 같이 불필요한 부분을 제거하여 피모스의 트랜지스터의 소오스/드레인을 형성한다.
그 뒤, 산화막(13)을 두껍게 중착하고 콘택을 형성하여 금속전극(14)을 연결한다.
이와 같은 방법으로 제조하여 완성된 CMOS의 구조는 제5도와 같다.
즉, 기판(1)에 필드산화막(2)이 형성되고 액티브영역에 게이트(6)와 n형 소오스/드레인(5)이 형성되어 엔모스 트랜지스터가 형성되고, 그 위에 게이트 산화막을 사이에 두고 상기 게이트(6)를 공통으로하여 P형 소오스/드레인(12)이 형성되어 피모스 트랜지스터가 형성되고 피모스 트랜지스터와 엔모스 트랜지스터의 소오스/드레인 (5,12)은 실리사이드(9)로 연결되고 전극이 형성되어 있는 구조이다.
이상에서 설명한 바와 같이 본 발명의 CMOS 인버터 구조 및 제조방법에 있어서는 종래의 CMOS 구조에서 웰형성을 위해 넓은 면적이 필요했던 단점을 보완하고, 엔모스와 피모스 트랜지스터가 게이트를 고유하게하여 면적을 최소화하여 집적도를 향상시킬 수 있고, 소자표면의 평편도를 증가시킬 수 있는 효과등이 있다.

Claims (3)

  1. 제1도전형 기판위에 게이트가 형성되고, 게이트 양측의 하부에 제1도전형과 반대인 제2도전형의 소오스/드레인이 형성되어 제2도전형의 모스트랜지스터가 형성되고,상기 제2도전형 모스트랜지스터의 상측부위에, 제2도전형 모스트랜지스터의 게이트를 공유하고 제1도전형의 소오스/드레인이 형성되어 제1도전형의 모스트랜지스터가 형성되고, 상기 제2도전형 모스트랜지스터의 소오스/드레인과 제1도전형 모스트랜지스터의 소오스/드레인이 연결된 CMOS 인버터 구조.
  2. 제1도전형의 기판에 필드영역과 액티브영역을 한정하고 액티브영역상에 게이트를 형성하는 공정과, 게이트 양측하부에 제2도전형의 소오스/드레인을 형성하여 제2도전형의 모스트랜지스터를 형성하는 공정과, 전표면에 격리용 절연막을 증착하고 상기 제2도전형 모스트랜지스터의 드레인 콘택홀을 형성하는 공정과, 드레인 콘택홀에 전도체층을 형성하고 평탄화하여 상기 제2도전형 모스트랜지스터의 게이트 표면까지 에치백하여 게이트 산화막을 형성하는 공정과, 상기 전도체층위의 게이트 산화막을 제거하고 제2도전형으로 도핑된 폴리실리콘을 전도층에 연결되게 증착하는 공정과, 증착된 폴리실리콘의 채널영역을 한정하고 제2도전형 모스트랜지스터의 소오스/드레인과 연결되게 제1도전형의 소오스/드레인을 형성하여 게이트를 공유한 제1도전형의 모스트랜지스터를 형성하고, 금속전극을 형성하는 공정으로 이루어짐을 특징으로 하는 CMOS 인버터 제조방법.
  3. 제1항 또는 제2항에 있어서, 전도체층은 실리사이드를 이용함을 특징으로 하는 CMOS인버터 구조 및 제조방법.
KR1019910020284A 1991-11-14 1991-11-14 씨엠오에스 인버터 구조 및 제조방법 KR100192470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910020284A KR100192470B1 (ko) 1991-11-14 1991-11-14 씨엠오에스 인버터 구조 및 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910020284A KR100192470B1 (ko) 1991-11-14 1991-11-14 씨엠오에스 인버터 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR930011311A KR930011311A (ko) 1993-06-24
KR100192470B1 true KR100192470B1 (ko) 1999-07-01

Family

ID=19322846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910020284A KR100192470B1 (ko) 1991-11-14 1991-11-14 씨엠오에스 인버터 구조 및 제조방법

Country Status (1)

Country Link
KR (1) KR100192470B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593770B2 (en) 2017-06-16 2020-03-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10593770B2 (en) 2017-06-16 2020-03-17 Samsung Display Co., Ltd. Display device and method of manufacturing the same
US10910477B2 (en) 2017-06-16 2021-02-02 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR930011311A (ko) 1993-06-24

Similar Documents

Publication Publication Date Title
US5166084A (en) Process for fabricating a silicon on insulator field effect transistor
US5773358A (en) Method of forming a field effect transistor and method of forming CMOS integrated circuitry
US5682051A (en) CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US4395726A (en) Semiconductor device of silicon on sapphire structure having FETs with different thickness polycrystalline silicon films
US5721165A (en) Method of forming CMOS circuitry
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
US4178605A (en) Complementary MOS inverter structure
US6294817B1 (en) Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication
US5102811A (en) High voltage bipolar transistor in BiCMOS
US6605843B1 (en) Fully depleted SOI device with tungsten damascene contacts and method of forming same
US6271064B2 (en) Thin film transistor and method of manufacturing the same
KR100221064B1 (ko) 반도체장치의 제조방법
KR19980053390A (ko) 듀얼 게이트(dual-gate)의 반도체 장치 제조방법
KR940008219B1 (ko) Cmos 제조방법
KR920010316B1 (ko) 반도체장치의 제조방법
KR100331844B1 (ko) 씨모스소자
KR100192470B1 (ko) 씨엠오에스 인버터 구조 및 제조방법
JPH07120705B2 (ja) 素子間分離領域を有する半導体装置の製造方法
US6709936B1 (en) Narrow high performance MOSFET device design
JP2006514424A (ja) ショットキ・バリアｃｍｏｓデバイスおよび方法
KR20010053237A (ko) 전계 효과 트랜지스터, 집적 회로, 전계 효과 트랜지스터제작 방법, 그리고 집적 회로 제작 방법
JP2549657B2 (ja) 半導体装置およびその製造方法
KR20000045456A (ko) 반도체소자의 제조방법
KR100855862B1 (ko) 에스렘(ｓｒａｍ) 셀 및 그의 제조방법
KR0165381B1 (ko) 고전압용 모스 트랜지스터를 갖는 반도체장치의 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19911114

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961111

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19911114

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19981231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19990129

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19990130

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011214

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021223

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20031219

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20041220

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20051219

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20061211

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20080102

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20090102

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20091222

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20111210