[go: up one dir, main page]

KR100186796B1 - 필터 회로 - Google Patents

필터 회로 Download PDF

Info

Publication number
KR100186796B1
KR100186796B1 KR1019960012594A KR19960012594A KR100186796B1 KR 100186796 B1 KR100186796 B1 KR 100186796B1 KR 1019960012594 A KR1019960012594 A KR 1019960012594A KR 19960012594 A KR19960012594 A KR 19960012594A KR 100186796 B1 KR100186796 B1 KR 100186796B1
Authority
KR
South Korea
Prior art keywords
signal
input terminal
buffer
filter circuit
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019960012594A
Other languages
English (en)
Other versions
KR960039609A (ko
Inventor
다카히로 구사노
Original Assignee
사또오 후미오
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또오 후미오, 가부시기가이샤 도시바 filed Critical 사또오 후미오
Publication of KR960039609A publication Critical patent/KR960039609A/ko
Application granted granted Critical
Publication of KR100186796B1 publication Critical patent/KR100186796B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

양호한 이득 특성과 군지연 특성을 가지며, 회로 면적이 작고, 또한, 뛰어난 S/N비를가지는 필터 회로를 제공한다.
저항(102) 및 콘덴서(103)의 일단에 입력단이 접속된 버퍼(101)와, 버퍼(101)의 출력단에 일단이 접속된 콘덴서(104)와, 신호 입력 단자(105)에 일단이 접속된 저항(106)과 저항(106)의 타단 및 콘덴서(104)의 타단에 입력단이 접속되고 또한 신호 출력단자(108)에 출력단이 접속된 버퍼(107)와, 버퍼(107)의 출력 신호 y와 신호 입력 단자(105)로부터 입력된 신호 x의 차에 비례하는 신호를 저항(102)을 통하여 버퍼(101)의 입력단에 공급하는 신호 공급부(109)와, 신호 입력 단자(105)로부터 입력된 신호 x에 비례하는 신호를 콘덴서(103)를 통하여 버퍼(101)의 입력단에 공급하는 신호 공급부(110)를 구비한다.

Description

필터회로
제 1 도는 본 발명에 관한 필터 회로의 개념을 설명하기 위한 전기 회로도.
제 2 도는 제 1 도에 도시한 필터 회로의 특성을 도시하는 그래프이고,
(a)는 이득 특성, (b)는 군지연 특성을 나타내고 있다.
제 3 도는 실시예 1 에 관한 필터 회로의 구성을 도시하는 전기 회로도.
제 4 도는 실시예 2 에 관한 필터 회로의 구성을 도시하는 전기 회로도.
제 5 도는 실시예 3 에 관한 필터 회로의 구성을 도시하는 전기 회로도.
제 6 도는 종래의 필터 회로의 일구성예를 도시하는 전기 회로도.
제 7 도는 제 6 도에 도시한 필터 회로의 특성을 도시하는 그래프이고,
(a)는 이득 특성, (b)는 군지연 특성을 나타내고 있다.
제 8 도는 제 6 도에 도시한 gm앰프의 일구성예를 도시하는 전기 회로도.
*도면의 주요 부분에 대한 부호의 설명
101,107 : 버퍼 102,106 : 저항
103,104 : 콘덴서 105 : 신호 입력 단자
108 : 신호 출력 단자 109,110 : 신호 공급부
본 발명은 예컨대 VTR(Video Tape Rcorder)에 있어서의 화질 조정 회로 등에 사용되는 필터 회로에 관한 것이다.
종래의 필터 회로에 관하여 VTR의 화질 조정 회로에서 사용하는 것을 예로 채택하여 설명한다.
제 6 도는 이러한 필터 회로의 일구성예를 도시하는 전기 회로도이다.
동도에 도시된 바와 같이 이 필터 회로는 2 개의 gm앰프(전압을 전류로 변환하는 앰프)(605,607)와, 2개의 가변 앰프(이들을 변화시킬 수 있는 램프)(605,607)를 구비하고 있다.
gm앰프(603)(상호 콘덕턴스를 gm1로 한다)는 +입력이 신호 단자(601)에 접속되고, 또한 , -입력이 gm앰프(604)의 출력에 접속되어 있다. 또한, 이 gm앰프(604)(상호 콘덕턴스를 gm2로 한다)는 +입력이 gm앰프(603)의 출력에 접속되고, 입력이 gm앰프(604)의 출력에 접속되며, 또한, 출력이 신호 출력단자(602)에 접속되어 있다.
가변 앰프(605)(이득을 m 으로 한다)는 입력이 신호 입력 단자(601)에 접속되고, 또한, 출력이 콘덴서(606)(커패시터 C2로 한다)를 통하여 신호 출력단자(602)에 접속되어 있다.
가변 앰프(607)(이득을 n으로 한다)는 +입력이 gm앰프(604)의 출력에 접속되고, 또한, -입력이 신호 입력 단자(601)에 접속되어 있다, 또한, NOT게이트(608)의 입력은 gm앰프(604)의 출력에 접속되어 있다. 그리고, 가변앰프(607)의 출력과 NOT게이트(608)의 출력은 가산기(609)에 입력된다. 이 가산기(609)의 출력은 콘덴서(커패시터를 C1로 한다)를 통하여 gm앰프(604)의 +입력에 접속되어 있다.
제 6 도에 도시한 필터 회로에 있어서 입력 신호치를 x, 출력신호치를 y로 하고, 또, gm앰프(604)의 +입력의 전압치를 z 로 하면, 다음 식(1)이 성립한다.
또, s=j이다.
여기서, 상기 식(1)을 정리하여 전달 함수 H 를 구하면, 다음 식(2)를 얻을 수 있다.
다음에 상기 식(2)로부터 회로의 이득 특성 및 군지연 특성을 구하면, 다음 식(3),(4)를 얻을수 있다.
여기서 상기 식(4)로 부터 주파수가 0 헤르츠일 때의 군지연량(0)을 구하면, 다음 식(5)를 얻을 수 있다.
즉, 주파수가 0 헤르쯔일 때의 군지연량(0)은 가변 앰프(605,607)의 이득 m, n에 의하지 않고 일정하다. 이것은 화질 조정을 위해 APCONT(개구제어)의 조정을 하더라도 신호의 지연 시간은 거의 변화하지 않음을 의미하고 있다.
제 7(a) 도, 제 7(b) 도는 상기 식(3),(4)에서 얻어진 이득 특성 및 군지연 특성을 각각 그래프화한 것이다.
제 6 도에 도시한 필터 회로의 이득 특성은 제 7(a) 도로부터 알 수 있듯이 m=1로서 n을 1~2 사이에서 가변하는 경우에는 소정주파수로 피크를 도시한다. 또한, m=1, n=1 일 때는 위상 EQ 특성을 가지며, 또,m 1, n1 일 때는 하부를 가지는 파형을 나타낸다.
한편, 이러한 필터 회로의 군지연 특성은 제 7(b) 도로부터 알 수 있는 바와 같이 저주파수 영역에서는 일정해진다.
그러나, 상술한 바와 같은 종래의 필터 회로에는 이하와 같은 결점이 있었다.
종래의 필터 회로는 제 6 도에 도시된 바와 같이 2 개의 gm앰프(603,604)를 필요로 하고 있다.
제 8 도는 gm앰프의 일구성예를 도시하는 전기 회로도이다. 동도에 도시된 바와 같이, gm앰프에서는 6 개의 양극형 트랜지스터(801~806)와, 2 개의 저항 소자(807,808)와, 3 개의 정전류 회로(809~811)를 사용하고 있다.
제 8 도에 도시된 바와 같이, gm앰프는 소자수가 많고, 회로의 점유면적이 크다고 하는 결점이 있다. 이 때문에, 종래의 필터 회로도 이러한 gm앰프를 2 개 사용하고 있음으로써 소자수가 매우 많아지고, 회로 면적이 커진다.
이것에 대하여, 콘덴서(606,610)의 커패시터를 작게 하여 점유 면적을 감소시킴으로써, 필터 회로의 면적을 작게 하는 것도 가능하다.
여기서, 상기 식(2)에서 도시한 전파 함수에서 필터 회로의 계수는 gm2/C2및 (gm1ㆍgm2)/(C1ㆍC2) 로 결정한다. 따라서, 콘덴서(606,610)의 커패시터를 작게 하기 위해서는 상호 콘덕턴스 gm1ㆍgm2도 작게 할 필요가 있다. 이 때문에, 제 8 도에 도시한 gm앰프는 양극형 트랜지스터(801,802,805,806)와 저항소자(807,808)에 의해 입력 신호를 re/(R+2re)배로 압축하도록 구성되어 있다. 또 Ye는 양극형 트렌지스터(801,802,805,806)의 에이터 저항치이고, 저항 소자(807,808)의 저항치이다. 이것에 의해, 콘덴서(606,610)의 커패시터를 re/(R+2re) 배로 할 수 있으므로 이들 콘덴서(606,610)의 점유 면적을 작게 할 수 있다.
그러나, 제 8 도에 도시한 gm앰프에서는 양극형 트랜지스터(801,802) 및 양극형 트랜지스터(805,806)로 압축된 신호에 저항 소자 (807,808)에 의한 열잡음등이 가해지므로, 신호의 압축비가 커질수록 S/N비도 나빠진다.
즉, 콘덴서(606,610)의 점유 면적을 감소시킴에 따라 필터 회로의 면적을 작게 하고자 하면, 이 필터 회로의 S/N비가 악화된다고 하는 새로운 결점이 생긴다.
본 발명은 이러한 종래 기술의 결점을 감안하여 행해진 것으로서, 종래의 필터 회로와 동등한 양호한 이득 특성이나 군지연 특성을 가지며, 회로 면적이 작고, 또한, 뛰어난 S/N비를 가지는 필터 회로의 제공을 목적으로 한다.
본 발명에 관한 필터 회로는
제 1 저항 및 제 1 용량의 일단에 입력단이 접속된 제 1 버퍼와,
이 제 1 버퍼의 출력단에 일단이 접속된 제 2 용량과, 신호 입력 단자에 일단이 접속된 제 2 저항과,
상기 제 2 저항의 타단 및 제 2 용량의 타단에 입력단이 접속되고, 또한, 신호 출력 단자에 접속된 제 2 버퍼와,
상기 제 2 버퍼의 출력 신호 입력 단자로부터 입력된 신호와의 차에 비례하는 신호를 상기 제 1 저항을 통하여 상기 제 1 저항을 통하여 상기 제 1 버퍼의 상기 입력단에 공급하는 제 1 신호 공급 수단과,
상기 신호 입력 단자로부터 입력된 신호에 비례하는 신호를 상기 제 1 용량을 통하여 상기 제 1 버퍼의 상기 입력단에 공급하는 제 2 신호 공급 수단을 구비한 것을 특징으로한다.
본 발명에 의하면, 제 1 신호 공급 수단 및 제 2 공급 수단 에 의해 제 2 버퍼의 출력신호와 신호 입력 단자로부터 입력된 신호와의 차에 비례하는 신호 및 신호 입력단자로부터 입력된 신호에 비례하는 신호를 제 1 저항 및 제 1 용량을 통하여 제 1 버퍼에 입력시키는 것으로 하고, 또, 이 제 1 버퍼의 출력 신호 및 신호 입력 단자로부터의 입력 신호를 제 2 용량 및 제 2 저항을 통하여 제 2 버퍼에 공급하는 것으로 하였으므로, 종래의 필터 회로와 동일한 특성을 가지는 필터 회로를 적은 소자로 구성할 수 있다.
이하, 본 발명의 실시예를 설명하면서 본 발명에 관하여 상세히 설명한다.
제 1 도는 본 발명에 관한 필터 회로(청구범위 제 1 항에 대응한다)의 개념을 설명하기 위한 전기 회로도이다.
동도에 도시된 바와 같이, 버퍼(101)(본 발명의 「제 1 버퍼」에 상당한다)의 입력단은 저항(102)(본 발명의 「제 1 저항」에 상당한다)의 일단 및 콘덴서 (103)(본 발명의 「제 1 용량」에 상당한다)의 일단에 접속되어 있다.
이 버퍼(101)의 출력단에는 콘덴서(104)(본 발명의 「제 2 용량」에 상당한다)의 일단이 접속되어 있다.
또한, 신호 입력 단자(105)의 일단은 저항(106)(본 발명의 「제 2 저항」에 상당한다)에 접속되어 있다.
한편, 버퍼(107)(본 발명의 「제 2 버퍼」에 상당한다)는 입력단이 콘덴서(104)의 타단 및 저항(106)의 타단에 접속되어 있고, 출력단이 신호 출력단자(108)에 접속되어 있다.
신호 공급부(109)(본 발명의「제 1신호공급수단」에 상당한다)는 입력단자(105)로부터의 입력 신호 x와 버퍼(107)의 출력 신호(즉 신호 출력단자(108)로부터의 출력 신호 y)와의 차를 m1배로 증폭한 신호를 저항(102)을 통하여 버퍼(101)의 입력단에 공급한다.
또한, 신호 공급부(110)(본 발명의 「제 2 신호 공급 수단」에 상당한다)는 입력단자(105)로부터의 입력 신호 x를 m2로 증폭한 신호를 콘덴서(103)를 통하여 버퍼(101)의 입력단에 공급한다.
이러한 필터 회로의 있어서, 버퍼(101)의 입력 신호를 z 로 하면, 입력신호 x, 출력신호 y및 신호 z 의 사이에는 이하와 같은 관계식(6)이 성립한다.
또, 식(6)에서는, 저항(102,106)의 저항치를 각각 R1, R2 로 하고, 콘덴서(103,104)의 커패시터를 각각 C1, C2로 하고 있다. 또한, k1=C1ㆍR1, k2=C2ㆍR2, s=j이다.
여기서 상기 식(6)을 정리하여 전달 하여 전달 함수 H 를 구하면, 다음 식(7)을 얻을 수있다.
또, 상기 식(7)로부터 필터 회로의 이득 특성 및 군지연 특성을 구하면,
다음, 식(8), (9)를 얻을 수 있다.
여기서 상기 식(9)로부터 주파수가 0 헤르츠일 때의 군지연량(0)을 구하면, 다음 식(10) 을 얻을 수 있다.
즉, 주파수가 0 헤르쯔일 때의 군지연량(0)은 신호 공급부(109,110)의 이득 m1,m2에 의하지 않고 일정해진다.
제 2(a) 도, 제 2(b) 도는 상기 식(8),(9)에서 얻어진 이득 특성 및 군지연특성을 각각 그래프화한 것이다.
제 2(a) 도에 도시된 바와 같이, 제 1 도에 도시한 필터 회로의 이득 특성은
의 경우에는 소정의 주파수에서의 피크를 도시한다. 또한,
의 경우는 위상 EQ 특성을 가진다. 또한,
의 경우에는 하부를 가지는 파형을 도시한다.
한편, 이러한 필터 회로의 군지연 특성은 제 2(b) 도로부터 알 수 있는 바와 같이 저주파수 영역에서는 일정해진다.
또, 이득 m1을 변경함으로써 이득 특성의 피크 및 하부를 조정할 수 있고, 또한 이득 m2를 변경함으로써 이득 특성의 고역 감쇠량을 조정할 수 있다.
여기서, 제 1 도에 도시한 필터 회로의 각 특성(제 2 도 참조)을 종래의 필터 회로(제 6 도 참조)의 각 특성(제 7 도 참조)과 비교하면, 양쪽은 완전히 동일한 특성을 구비하고 있음을 알 수 있다. 본 발명에 의하면, 종래의 필터 회로와 동일한 특성의 필터 회로를 얻을 수 있다.
다음에, 실시예 1 로서 본 발명에 관한 필터 회로의 구체적인 회로 구성의 일예(청구범위 제 2 항에 상당한다)에 관하여 설명한다.
제 3 도는 본 실시예에 관한 필터 회로의 구성을 도시하는 전기 회로도이다.
동일도에 있어서, 제 1 도와 동일한 부호를 붙인 구성부는 각각 제 1 도의 경우와 동일한 것을 나타낸다.
제 3 도에 있어서, NOT 게이트(301)(청구범위 제 2 항의 「반전기」에 상당한다)는 신호 입력 단자(105)로부터의 신호 x를 입력한다. 또한, 가산기(302)는 이 NOT 게이트(301)의 출력 신호와 버퍼(107)의 출력신호 y가산하고, 그 결과 즉 (y-x) 를 출력한다. 가변앰프(303)(청구범위 제 2 항의 「증폭기」에 상당한다)는 가산기(302)의 출력 신호를 m1배한 신호를 저항(102)을 통하여 버퍼(101)의 입력단에 공급한다. 또, 이들 각 구성부(301,302,303)에 의하여 제 1 도의 신호 공급부(109) 즉, 본 발명의 「제 1 신호 공급 수단」이 구성되어 있다.
또한, 가변 앰프(304)는 신호 입력 단자 (105)로부터 입력한 신호 x를 m2배로 증폭하고, 콘덴서(103)를 통하여 버퍼(101)의 입력단에 공급한다. 또, 이 가변 앰프(304)에 의해 제 1 도의 신호 공급부(110) 즉, 본 발명의 「제 2 신호 공급 수단」이 구성되어 있다.
이러한 회로 구성에 의하면, 상기 식 (8), (9) 및 제 2 도에서 도시한 바와 같은 특성의 필터 회로, 즉, 종래의 필터 회로(제 6 도 참조)와 같은 특성의 필터 회로를 얻을 수 있다.
또한, gm앰프를 사용하고 있지 않으므로, 종래의 필터 회로(제 6 도 참조)와 비교하여 S/N비를 악화시키지 않고 소자수를 감소시킬 수 있으며, 따라서 회로의 점유 면적을 감소시키는 것이 가능하다.
다음에, 실시예 2 로서 본 발명에 관한 필터 회로의 구체적인 회로 구성의 다른 예(청구범위 제 3 항에 상당한다)에 관하여 설명한다.
제 4 도는 본 실시예에 관한 필터 회로의 구성을 도시하는 전기 회로도이다.
동도에 있어서, 제 1 도와 동일한 부호를 붙인 구성부는 각각 제 1 도의 경우와 동일한 것을 나타낸다.
제 4 도에 있어서, 차동 앰프(401)의 +입력에는 버퍼(107)의 출력 신호 y가 입력된다. 또한 , 차동 앰프(401)의 -입력에는 신호 입력 단자(105)로 부터의 신호 x가 입력된다. 이것에 의해, 이 차동 앰프(401)는 버퍼(107)의 출력 신호 y와 신호 입력 단자(105)로부터의 입력신호 x와의 차를 m1배한 신호 즉 (y-x)m1을 저항(102)을 통하여 버퍼(101)의 입력단에 공급한다. 또, 이 차동 앰프(401)가 제 1 도의 신호 공급부(109) 즉, 본 발명의 「제 1 신호 공급 수단」을 구성하고 있다.
또한, 가변 앰프(402)는 신호 입력 단자(105)로부터 입력한 신호 x를 m2배로 증폭하고, 콘덴서(103)를 통하여 버퍼(101)의 입력단에 공급한다. 또 이 가변 앰프(402)에 의하여 제 1 도의 신호 공급부(110) 즉, 본 발명의 「제 2 신호 공급 수단」이 구성되어 있다.
이러한 회로 구성에 의해서도, 상기 식(8), (9) 및 제 2 도에서 도시한 바와 같은 특성의 필터 회로, 즉, 종래의 필터 회로(제 6 도 참조)와 동일한 특성의 필터 회로를 얻을 수 있다.
또한, gm앰프를 사용하고 있지 않으므로, 종래의 필터 회로(제 6 도 참조)와 비교하여 S/N비를 악화시키지 않고 소자수를 감소시킬 수 있으며, 따라서 회로의 점유 면적을 감소시키는 것이 가능하다.
다음에, 실시예 3 으로서 본 발명에 관한 필터 회로의 구체적인 회로 구성의 제 3 의 예(청구범위 제 4 항에 상당한다)에 관하여 설명한다.
제 5 도는 본 실시예에 관한 필터 회로의 구성을 도시하는 전기 회로도이다.
동도에 있어서, 제 1 도와 동일한 부호를 붙인 구성부는 각각 제 1 도의 경우와 동일한 것을 나타낸다.
제 5 도에 있어서, 가변 앰프(501)는 신호 입력 단자(105)로부터의 입력신호 x를 m3배로 증폭한 신호를 출력한다. 또한, 가변 앰프(503)는 신호 입력 단자(105)로부터의 입력신호 x를 m4배로 증폭한 신호를 출력한다. 또, 이들 가변 앰프(501,503)에 의하여 제 1 도의 신호 공급부(109) 즉, 본 발명의 「제 1 신호 공급 수단」이 구성되고, 또한, 저항 소자(502,504)에 의하여 제 1 도의 저항(102) 즉, 본 발명의 「제 1 저항이 구성되어 있다.
또한, 가변 앰프(505)는 신호 입력 단자(105)로부터 입력한 신호 x를 m2배로 증폭하고, 콘덴서(103)를 통하여 버퍼(101)의 입력단에 공급한다. 또, 이 가변 앰프(505)에 의하여 제 1 도의 신호 공급부(110) 즉, 본 발명의 「제 2 신호 공급 수단」이 구성되고 있다.
이것에 의해, 버퍼(101)의 입력 신호를 z' 로 하고, 저항 소자(502,504)의 저항치를 각각 R3, R4로 하면 다음 식(11)이 성립한다.
따라서, 예컨대 R3= R4=2R1, m3= -2m1, m4= 2m1로 하면, 다음 식(12)가 성립한다.
이 식(12)는 상기 식(6)과 동일하므로, 제 5 도에 도시된 필터 회로는 제 1 도의 회로와 등가이다.
이와 같이, 본 실시예의 회로 구성에 의해서도 상기 식(8), (9) 및 제 2 도에서 도시된 바와 같은 특성의 필터 회로, 즉, 종래의 필터 회로(제 6 도 참조)와 같은 특성의 필터 회로를 얻을 수 있다.
또한 gm앰프를 사용하고 있지 않으므로, 종래의 필터 회로(제 6 도 참조)와 비교하여 S/N비를 악화시키지 않고 소자수를 감소시킬 수 있으며, 따라서 회로의 점유 면적을 감소시키는 것이 가능하다.
이상 상세히 설명한 바와 같이, 본 발명에 의하면, 양호한 이득 특성이나 군지연 특성을 가지며, 회로 면적이 작고, 또한, 뛰어난 S/N비를 가지는 필터 회로를 제공할 수 있다.
또한, 본원 청구범위의 각 구성 요건에 병기한 도면 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예로 한정할 의도로 병기한 것은 아니다.

Claims (4)

  1. 제 1 저항(102) 및 제 1 용량(103)의 일단에 입력단이 접속된 제 1 버퍼(101)와,
    상기 제 1 버퍼(101)의 출력단에 일단이 접속한 제 2 용량(104)과,
    신호 입력 단자(105)에 일단이 접속된 제 2 저항(106)과,
    상기 제 2 저항(106)의 타단 및 상기 제 2 용량(104)의 타단에 입력단이 접속되고, 또한 신호 출력 단자(108)에 출력단이 접속된 제 버퍼(107)와,
    상기 제 2 버퍼(107)의 출력 신호와 상기 신호 입력 단자(105)로부터 입력된 신호의 차에 비례하는 신호를 상기 제 1 저항(102)을 통하여 상기 제 1 버퍼(101)의 상기 입력단에 공급하는 제 1 신호 공급 수단과,
    상기 신호 입력 단자(105)로 부터 입력된 신호에 비례하는 신호를 상기 제 1 용량(103)을 통하여 상기 제 1 버퍼(101)의 상기 입력단에 공급하는 제 2 신호 공급 수단(110)을 구비한 것을 특징으로 하는 필터 회로.
  2. 제 1 항에 있어서,
    상기 제 1 신호 공급 수단(109)이,
    상기 신호 입력 단자(105)로부터 입력된 신호를 반전하여 출력하는 반전기(301)와,
    상기 반전기(301)의 출력신호와 상기 제 2 버퍼(107)의 출력 신호를 가산하여 출력하는 가산기(302)와,
    상기 가산기(302)의 출력 신호를 소정배한 신호를 출력하는 증폭기(303)를 구비한 것을 특징으로 하는 필터 회로.
  3. 제 1 항에 있어서,
    상기 제 1 신호 공급 수단(109)이, 상기 제 2 버퍼(107)의 출력단이 비반전 입력 단자에 접속되고, 또한 상기 신호 입력 단자가 반전 입력 단장에 접속된 자동 증폭기인 것을 특징으로 하는 필터 회로.
  4. 제 1 항에 있어서,
    상기 제 1 저항(102)이 병렬 접속된 제 3 저항(504)과 제 4 저항(502)을 가지며, 또한 상기 제 1 신호 공급 수단(109)이 상기 제 2 버퍼(107)의 출력 신호를 상기 제 3 저항(504)에 공급하는 제 3 신호 공급 수단(503)과, 상기 신호 입력 단자(105)로부터 입력된 신호를 상기 제 4 저항 소자(502)에 공급하는 제 4 신호 공급 수단(501)을 가지는 것을 특징으로 하는 필터회로.
KR1019960012594A 1995-04-26 1996-04-24 필터 회로 Expired - Fee Related KR100186796B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10275295A JP3151376B2 (ja) 1995-04-26 1995-04-26 フィルタ回路
JP95-102752 1995-04-26

Publications (2)

Publication Number Publication Date
KR960039609A KR960039609A (ko) 1996-11-25
KR100186796B1 true KR100186796B1 (ko) 1999-04-15

Family

ID=14335952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960012594A Expired - Fee Related KR100186796B1 (ko) 1995-04-26 1996-04-24 필터 회로

Country Status (5)

Country Link
US (1) US5703523A (ko)
EP (1) EP0740412A3 (ko)
JP (1) JP3151376B2 (ko)
KR (1) KR100186796B1 (ko)
TW (1) TW299528B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4546627B2 (ja) * 2000-08-29 2010-09-15 旭化成エレクトロニクス株式会社 フィルタ中心周波数調整装置および方法
DE10333108A1 (de) * 2003-07-21 2005-03-03 Schmidt, Peter Anschlussvorrichtung für Computer-Peripheriegeräte
KR101324197B1 (ko) 2007-09-17 2013-11-06 삼성전자주식회사 이퀄라이저 용 필터
CN104485929A (zh) * 2014-11-21 2015-04-01 成都嵌智捷科技有限公司 接收信号灵敏的驱动电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792367A (en) * 1972-05-01 1974-02-12 Bell Telephone Labor Inc Active controllable filter circuit using variable transconductance amplifier
US4719512A (en) * 1983-10-18 1988-01-12 Kabushiki Kaisha Toshiba Noise cancelling image sensor
JP2542634B2 (ja) * 1987-09-08 1996-10-09 株式会社東芝 アクティブフィルタ型信号調整回路
JPH03172014A (ja) * 1989-11-30 1991-07-25 Toshiba Corp アクティブ・フィルタ
JPH04180405A (ja) * 1990-11-15 1992-06-26 Toshiba Corp フィルタ回路
DE4038111A1 (de) * 1990-11-29 1992-06-04 Thomson Brandt Gmbh Universalfilter
JPH04230110A (ja) * 1990-12-27 1992-08-19 Toshiba Corp アクティブフィルタ回路
JP3349550B2 (ja) * 1993-05-31 2002-11-25 トウシバビデオプロダクツ プライベート リミテッド フィルタ回路
JP3005413B2 (ja) * 1994-01-26 2000-01-31 三洋電機株式会社 フィルタ回路
JPH07245546A (ja) * 1994-03-03 1995-09-19 Nippon Motorola Ltd アクティブローパスフィルタ

Also Published As

Publication number Publication date
EP0740412A2 (en) 1996-10-30
JPH08298436A (ja) 1996-11-12
KR960039609A (ko) 1996-11-25
JP3151376B2 (ja) 2001-04-03
TW299528B (ko) 1997-03-01
EP0740412A3 (en) 1997-01-02
US5703523A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
EP0766381B1 (en) Improved single-ended to differential converter with relaxed common-mode input requirements
US5481225A (en) Variable gain differential amplifier circuit
JP2830087B2 (ja) 周波数特性補正回路
JPH0474882B2 (ko)
US6194959B1 (en) Active filter circuit
US4521741A (en) Impedance transformer circuit
KR100186796B1 (ko) 필터 회로
JPH0616569B2 (ja) 演算増幅器回路
US5703534A (en) Operational transconductance amplifier with good linearity
KR19990008229A (ko) 주파수 의존 저항기
US5266905A (en) Audio amplifier with amplified feedback
US4766395A (en) Circuits to provide desired conductance characteristics using a FET
US5463309A (en) Variable voltage to current conversion circuit
JP3431984B2 (ja) 高速精密合成増幅器
JPH04331504A (ja) 高速応答高精度複合増幅器
KR970009870B1 (ko) 2차 액티브 위상등가기
JPH0472904A (ja) ケーブル伝送信号の補正装置
US5113144A (en) Feed-back type emphasis circuit
JPS60239108A (ja) 改良形相互コンダクタンス増幅器
JPH0744417B2 (ja) ノイズキャンセル回路
US5394113A (en) High impedance low-distortion linear amplifier
EP0220043B1 (en) Circuits to provide desired conductance characteristics using a fet
JPH0241934Y2 (ko)
JPH01316014A (ja) アクティブフィルター回路
JP3099679B2 (ja) 低域ろ波回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19960424

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19960424

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980930

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981230

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981230

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20011130

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20021128

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20031128

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20031128

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20051110