JP2830087B2

JP2830087B2 - 周波数特性補正回路

Info

Publication number: JP2830087B2
Application number: JP1168377A
Authority: JP
Inventors: 武夫江口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1989-06-30
Filing date: 1989-06-30
Publication date: 1998-12-02
Anticipated expiration: 2013-12-02
Also published as: EP0413934A3; DE69028052T2; CA2020258C; KR0153444B1; CA2020258A1; EP0413934A2; KR910002107A; JPH0334716A; DE69028052D1; EP0413934B1; US5115213A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、例えば同軸ケーブル等の信号伝送系での信
号の周波数特性の劣化を補正するのに使用して好適な周
波数特性補正回路に関する。

〔発明の概要〕

本発明は、例えば同軸ケーブル等の信号伝送系での信
号の周波数特性の劣化を補正するのに使用して好適な周
波数特性補正回路において、入力信号を乗算回路と固有
の周波数特性を有する増幅器との縦続接続回路を通して
第１の信号を生成し、その入力信号を平坦な周波数特性
を有する増幅器を通して第２の信号を生成し、それら第
１の信号と第２の信号とを加算又は減算して出力信号を
得る基本回路を複数段従属接続したことにより、それら
複数段の基本回路の周波数特性を夫々適切な特性に設定
するだけで、全体として所望の周波数特性の補正が容易
に行えると共に、回路構成をビルディングブロック化し
て集積回路（IC）化に適する様にしたものである。

〔従来の技術〕

同軸ケーブルや光ファイバのような信号伝送系を電気
や光の信号が通過するときには、その信号の周波数によ
って遅延時間や減衰量などが変化する周波数特性の劣化
によって、次第にその信号の波形が入力信号の波形とは
異なったものになる。従って、そのような信号伝送系を
用いて信号を伝送する場合にはその周波数特性の劣化を
補正して元の入力信号の波形を回復するために波形等化
回路（補償回路）が使用されている（例えば実開昭62-5
3842号公報参照）。

従来の波形等化回路には大きく分けて次の２通りの回
路がある。

可変容量ダイオードを使用する回路可変容量ダイオードを用いたエミッタ−ピーキング回
路を縦続接続することにより同軸ケーブル等での周波数
特性の劣化を近似的に補正する回路である。

高速スイッチング素子を使用する回路 PIN型ダイオードのような高速スイッチング素子によ
り異なる周波数特性の増幅器を組合わせて所望の周波数
特性を近似的に達成する回路である。

〔発明が解決しようとする課題〕

しかしながら、従来の波形等化回路の内での可変容
量ダイオードを使用する回路は、その可変容量ダイオー
ドの特性のバラツキによって所望の特性を得るのが困難
であると共に、回路の調整項目が多くなる不都合があ
る。更に、可変容量ダイオードは外付けしなければなら
ないため、回路全体を集積回路（IC）化するのが難しい
不都合がある。

また、の高速スイッチング素子を使用する回路は、
一般に特性の可変範囲が狭いと共に近似誤差を可変範囲
全域に亘って一様に保つのが困難である不都合がある。
更に、特殊なスイッチング特性を有する素子を集積回路
中に形成するのは困難であり、と同様に集積回路化
に適さない不都合がある。

本発明は斯かる点に鑑み、所望の周波数特性の補正が
容易に行えると共に、集積回路化に適する周波数特性補
正回路を提案することを目的とする。

〔課題を解決するための手段〕

本発明による周波数特性補正回路は例えば第１図及び
第３図に示す如く、入力信号を制御信号が供給される乗
算回路（１）と所望の周波数特性に設定可能な増幅器
（３）との縦続接続回路を通して第１の信号V_Aを生成
し、その入力信号を平坦な周波数特性を有する増幅器
（ゲイン１即ちスルーの場合を含む）を通して第２の信
号V_Bを生成し、それら第１の信号V_Aと第２の信号V_Bとを
加算又は減算して出力信号を得る基本回路を複数段（例
えばF₁〜F_NのＮ段）従属接続したものである。

〔作用〕

斯かる本発明によれば、個々の回路F₁〜F_Nにおいて、
乗算回路（１）で乗ずる係数や増幅器（３）の固有の周
波数特性を所定の値や特性に設定して、基本回路として
の周波数特性を適切な特性に選択することにより、その
従属接続した回路全体として容易に所望の周波数特性の
補正を行うことができる。

また、回路構成がビルディングブロック化されて基本
回路F₁〜F_Nを従属接続するだけで全体の回路が構成でき
るので、容易に集積回路化することができる。

〔実施例〕

以下、本発明の一実施例につき第１図〜第６図を参照
して説明しよう。

第１図は本例の基本回路を示し、この第１図におい
て、入力端子INを介して乗算回路（１）の一方の入力端
子及び加算回路（２）の一方の入力端子に夫々入力信号
を供給し、その乗算回路（１）の他方の入力端子に制御
端子CNTを介して制御信号を供給する。（３）は増幅
器、（４）はその増幅器（３）の中の線形増幅回路を示
し、その線形増幅回路（４）をコンデンサ（５）及び抵
抗器（６）を接続して成るCRフィルタを介して接地す
る。そのコンデンサ（５）の容量値及び抵抗器（６）の
抵抗値等を所定の値に設定することによって、その増幅
器（３）に特有の周波数特性を持たせることができる。

そして、乗算回路（１）の出力信号をその増幅回路
（３）に通して第１の信号V_Aを得て、この第１の信号V_A
を加算回路（２）の他方の入力端子に供給する。この加
算回路（２）の一方の入力端子には既に入力信号がその
まま供給されているが、その入力信号を平坦な周波数特
性を有する増幅器を介してその加算回路（２）の一方の
入力端子に供給してもよく、この一方の入力端子に供給
される信号（本例では入力信号そのもの）を第２の信号
V_Bと称する。その加算回路（２）はそれら第１の信号V_A
及び第２の信号V_Bを加算して出力端子OUTに供給する。

また、第１図例の基本回路の代わりに第２図に示す基
本回路を使用してもよい。この第２図例においては、第
１図例と比較して乗算回路（１）と増幅器（３）との順
序が入替えられていると共に、加算回路（２）の代わり
に減算回路（７）が使用されている。この場合、減算回
路（７）の加算側入力端子と減算側入力端子とは互いに
入替えてもよい。

第１図例又は第２図例の基本回路中の増幅器（３）は
CRフィルタを含むため、その増幅器（３）の伝達関数Ａ
は双一次形式で表現できる。即ち、角周波数をω、係数
をa,b,c,dとすると、伝達関数Ａは次の形式で表現でき
る。

従って、伝達関数Ａは１個の零点−c/a及び１個の極
−d/bを有する。そして、乗算回路（１）において乗ず
る係数をＫとして、本例の基本回路の全体の伝達関数を
Ｈとすると、Ｈは次のように表わすことができる。

本例においては、第１図例の基本回路を第３図に示す
如くＮ個（Ｎまたは２以上の整数）従属接続する。この
第３図において、F₁〜F_Nは夫々異なった（同一でもよ
い）周波数特性を有する基本回路を示し、基本回路F₁の
出力端子OUT₁を基本回路F₂の入力端子IN₂に接続し、基
本回路F₂の出力端子OUT₂を基本回路F₃（図示省略）の入
力端子に接続し、以下同様に接続を行う。

また、第３図において、（８）は入力端子、（９）は
出力端子、（10）は共通の制御端子を示し、その入力端
子（８）を基本回路F₁の入力端子IN₁に接続し、基本回
路F_Nの出力端子OUT_Nを出力端子（９）に接続し、その制
御端子（10）を基本回路F₁〜F_Nの夫々の制御端子OUT₁〜
OUT_Nに共通に接続する。その入力端子（８）に信号V₀を
供給することにより、その信号V₀は基本回路F₁〜F_Nを通
過して夫々信号V₁〜V_Nに補正され、最終的に得られた信
号V_Nが出力端子（９）を介して後続の処理回路（図示省
略）に供給される。また、本例では制御端子（10）に係
数Ｋに相当する制御信号を供給することにより、基本回
路F₁〜F_Nの中の夫々の乗算回路において共通に係数Ｋを
乗ずる如くなす。従って、式（２）に対応させて基本回
路F_n（ｎ＝1,‥‥,N）の伝達関数をH_nとすると、と表わすことができる。尚、g_n（ω）は原則として１個
の零点と１個の極とを有する関数であるが、a_n＝０のと
きには零点はなくなり、b_n＝０のときには極はなくな
り、a_n＝b_n＝０のときには零点も極もなくなる。従っ
て、第３図例において、信号V₀と信号V_Nとの間の伝達関
数である総合伝達係数をH₀とすれば、式（３）のH_nを用
いてH₀は次のように表わされる。

H₀＝H₁・H₂・‥・H_N ＝１＋Kf₁（ω）＋K²f₂（ω）＋‥‥＋K^Nf_N（ω） ‥（４）この式（４）において、f_j（ω）（ｊ＝1,2,‥‥,N）
はg_n（ω）（ｎ＝1,2,‥‥,N）のｊ次の関数であり、f_j
（ω）は最大でｊ個の零点及びｊ個の極を有する。

第３図例の動作につき説明するに、総合伝達関数H₀は
式（４）で表わされるので、例えば係数Ｋの値を０に設
定することにより総合伝達関数H₀は１（完全に平坦な特
性）に設定できる。更に、その係数Ｋの値を１に設定す
ることにより総合伝達関数H₀は式（４）のf₁（ω）〜f_n
（ω）を完全な形で全て含む如く設定できる。従って、
本例によれば各基本回路F₁〜F_Nに共通の係数Ｋの値を負
の値から正の値まで様々に設定することにより、極めて
容易に回路全体としての周波数特性をほとんど任意の特
性に設定することができる利益がある。

例えば、第３図例の回路を信号伝送系や磁気記録再生
系での信号劣化を補正する波形等化回路に適用するとし
て、等化に必要なゲイン−周波数特性が予め第４図の実
線の関数（16）であることが分かっているものとする。
この場合は先ずその関数（16）を直線部分の傾きが±6d
B/oct,±12dB/oct,±18dB/oct,‥‥である折れ線の関数
（17）で近似する。そして、その関数（17）が得られる
ように基本回路の段数Ｎを決定すると共に、各基本回路
F₁〜F_Nの零点及び極を所定の値に設定すればよい。

また、第３図例の補正回路は基本回路F₁〜F_Nを接続す
るだけで所謂ビルディングブロック方式で構成されてい
ると共に、可変容量ダイオードや高速スイッチング素子
などの集積回路化に適さない特殊な素子が使用されてい
ない。従って、所定のパターンの回路をステップ・アン
ド・リピートで形成して行くことにより製造できるた
め、集積回路化に適する利益がある。

更に、本例の補正回路はビデオ信号に特殊な処理を施
す回路にも適用することができる。例えば第３図例にお
いて基本回路としてはF₁及びF₂のみを使用して、基本回
路F₁及びF₂の伝達関数H₁及びH₂が夫々次式で表わされる
如くなす。

H₁＝１＋Kajω，H₂＝１−Kajω ‥‥（５）この場合、総合伝達係数ＨはＨ＝H₁・H₂＝１＋(Ka)²ω^２ ‥‥（６）となり、これに対応するゲイン−周波数特性は第５図に
示すものとなる。第５図の特性は高周波成分を強調する
特性であるため、ビデオ信号を処理した場合には映像の
輪郭が強調される。

次に、第１図例の基本回路のより具体的な構成例を第
６図に示し、この第１図に対応する部分に同一符号を付
して示す第６図において、乗算回路（１）の出力信号を
npnトランジスタ（11）のベースに供給し、トランジス
タ（11）のエミッタを電流I₀の電流源（12）を介して負
側電極端子（13）に接続し、同時にそのエミッタを容量
値C_nのコンデンサ（５）及び抵抗値R_nの抵抗器（６）を
介して接地する。また、トランジスタ（11）のコレクタ
を抵抗値R_Lの負荷抵抗器（14）を介して正側電源端子
（15）に接続し、そのコレクタに生じる信号即ち第１の
信号V_Aを加算回路（２）の他方の入力端子に供給する。
他の構成は第１図例と同様である。

第６図において、乗算回路（１）の出力インピーダン
スは充分に低く、加算回路（２）の入力インピーダンス
は抵抗値R_Lに比べて充分に高く、電流源（12）の内部抵
抗は無限大であると仮定して、増幅器（３）の伝達関数
をA_nとすれば、と表わすことができる。従って、第６図の基本回路全体
の伝達関数をH_nとすると、式（２）と対応させることに
よりが成立する。但し、係数Ｋの値は０≦Ｋ≦１の範囲内の
或る値を選択するものとする。この第６図例において
は、容量値C_n及び抵抗値R_n,R_Lの値を様々な値に設定す
ることにより、所望の周波数特性を得ることができる。
尚、第６図の増幅器（３）は差動増幅器の半回路に相当
するものであり、実際に適用する場合はその半回路を２
個組合わせて成る差動増幅器を使用するとよい。

次に、本発明の他の実施例につき第７図〜第11図を参
照して説明する。本例はデジタルVTR用の270Mbps程度の
デジタル信号を伝送する同軸ケーブルのための同軸ケー
ブルデータ伝送用等化回路に本発明を適用したものであ
る。また、本例は第３図例においてＮ＝2,0≦Ｋ≦１と
設定して、回路全体を集積回路化したものである。

第７図は本例の等化回路を示し、この第７図におい
て、（18A）及び（18B）は夫々入力端子であり、これら
入力端子（18A）及び（18B）に差動の入力信号を供給す
る。この入力信号を第１の基本回路としての初段等化器
（19）に供給し、この初段等化器（19）の差動出力信号
を第２の基本回路としての次段等化器（20）に供給し、
この次段等化器（20）の差動出力信号を１対の出力端子
（21A）及び（21B）を介して後続の処理回路（図示省
略）に供給する。また、その次段等化器（20）の差動出
力信号に連動して変化する信号を尖頭値検出回路（22）
に供給する。この尖頭値検出回路（22）は次段等化器
（20）の出力信号である等化後の出力信号の振幅の最大
値に対応する信号を保持して初段等化器（19）及び次段
等化器（20）の夫々の乗算回路部へ負帰還する。この尖
頭値検出回路（22）において、（26）及び（27）は接続
端子であり、これら接続端子（26）と（27）との間にピ
ークホールド用の容量値C_EXのコンデンサ（32）を接続
する。

また、（23）はグランド端子、（24）は負側電源電圧
V_EE（例えば−5V）が供給される負側電源端子、（25）
は所定のトランジスタのバイアス電流を設定するための
バイアス電圧V_Bが供給される入力端子である。

第７図例の等化回路の基本的な動作につき説明する
に、初段等化器（19）においてはトランジスタQ₁,Q₂,
Q₃,Q₄が乗算回路を構成し、回路の接続点（28）及び（2
9）にて信号の加算が行われる。また、次段等化器（2
0）においてはトランジスタQ₅,Q₆,Q₇,Q₈が乗算回路を構
成し、回路の接続点（30）及び（31）にて信号の加算が
行われる。この場合、本例では尖頭値検出回路（22）の
作用によって等化後の差動出力信号の振幅が一定の値と
なる様にそれら初段等化器（19）及び次段等化器（20）
の夫々の乗算回路での係数Ｋの値が共通に制御されるた
め、入力信号が変動しても常に安定な出力信号が得られ
る利益がある。このことは、本例によれば自動等化回路
が実現できることをも意味する。

第７図例の等化回路の効果を調べるため、100mの同軸
ケーブルで270Mbpsのデータ信号を伝送して実験を行っ
た結果を第８図及び第９図に示す。第８図Ａはその同軸
ケーブルへの入力信号の波形、第８図Ｂは本例の等化回
路を使用しなかった場合のその同軸ケーブルからの出力
信号の波形を示す。但し、第８図Ａ及びＢの夫々の縦方
向のレンジは異なっている。また、第９図Ａは実質的に
その同軸ケーブルへの入力信号の波形、第９図Ｂは本例
の等化回路を使用した場合のその同軸ケーブルからの出
力信号の波形を示す。

第８図Ｂ及び第９図Ｂの比較より明らかな如く、本例
の等化回路によればほぼ正確に正規の入力信号の波形を
そのまま回復することができる。

同様に、250mの同軸ケーブルでそのデジタル信号を伝
送して実験を行った結果を第10図及び第11図に示す。そ
の第10図Ｂ及び第11図Ｂの比較より明らかな如く、本例
の等化回路によれば同軸ケーブルの長さが250mになった
場合でも正確に波形等化を行うことができる。

上述のように、特に同軸ケーブルの如く信号伝送によ
り周波数特性がその長さに比例して単調に劣化するよう
な信号伝送系に対しては、本例の等化回路中のコンデン
サや抵抗器の定数を調整するだけで容易に対応できるた
め、本例の等化回路が特に有効に活用てきる。また、コ
ンデンサや抵抗器の定数を調整するだけでよいため、等
化回路の集積回路化が特に容易となり、１個の集積回路
でアナログ信号及びデジタル信号のいずれの信号であっ
ても波形の等化を行うことができる。

尚、本発明は上述実施例に限定されず、本発明の要旨
を逸脱しない範囲で種々の構成を採り得ることは勿論で
ある。

〔発明の効果〕

本発明によれば、複数段の基本回路の周波数特性を夫
々適切な特性に設定するだけで、全体として所望の周波
数特性の補正が容易に行えると共に、回路構成がビルデ
ィングブロック化されるので集積回路化に適する実用上
の利益がある。

【図面の簡単な説明】

第１図は本発明の一実施例の基本回路を示す構成図、第
２図は第１図例の変形例を示す構成図、第３図は第１図
例の基本回路を接続して成る補正回路を示す構成図、第
４図及び第５図は夫々第３図例の動作の説明に供する線
図、第６図は第１図例の基本回路の一例を示す構成図、
第７図は本発明の他の実施例を示す構成図、第８図〜第
11図は夫々第７図例の動作の説明に供する線図である。（１）は乗算回路、（２）は加算回路、（３）は増幅回
路、（７）は減算回路、F₁〜F_Nは夫々基本回路である。

Claims

(57)【特許請求の範囲】

【請求項１】入力信号を制御信号が供給される乗算回路
と所望の周波数特性に設定可能な増幅器との従属接続回
路を通して第１の信号を生成し、上記入力信号を平坦な
周波数特性を有する増幅器を通して第２の信号を生成
し、上記第１の信号と第２の信号とを加算又は減算して
出力信号を得る基本回路を複数段従属接続したことを特
徴とする周波数特性補正回路。